P8 CIRCUITI SEQUENZIALI ELEMENTARI

Похожие документы
I.P.S.I.A. DI BOCCHIGLIERO Multivibratori monostabili ---- Materia: Elettronica. alunni: Ammannato Luigi Valente Francesco Spataro Leonardo.

, proporzionale alla RH%, si fa riferimento allo schema di figura 3 composto dai seguenti blocchi:

GENERATORE DI ONDE QUADRE REALIZZATO CON AMPLIFICATORE OPERAZIONALE A SINGOLA ALIMENTAZIONE

SISTEMI LINEARI TEMPO INVARIANTI

Teoria dei Segnali. La Convoluzione (esercizi) parte prima

Volume FISICA. Elementi di teoria ed applicazioni. Fisica 1

UNITA 3. LE EQUAZIONI GONIOMETRICHE.

La porta seriale nei PC

Soluzione degli esercizi del Capitolo 3

UNITA 3. LE EQUAZIONI GONIOMETRICHE.

PIL NOMINALE, PIL REALE E DEFLATORE

Geometria analitica del piano pag 7 Adolfo Scimone. Rette in posizioni particolari rispetto al sistema di riferimento

RISPOSTA IN FREQUENZA DEI SISTEMI LINEARI TEMPO INVARIANTI

ESEMPI DI ESERCIZI SU IRPEF ED IRES

Tratto dal Corso di Telecomunicazioni Vol. I Ettore Panella Giuseppe Spalierno Edizioni Cupido. lim. 1 t 1 T

ESERCIZI di TEORIA dei SEGNALI. La Correlazione

Capitolo 8 Il regime periodico e il regime alternativo sinusoidale

Fisica Generale Modulo di Fisica II A.A Ingegneria Meccanica Edile - Informatica Esercitazione 4 CIRCUITI ELETTRICI

M286- ESAME DI STATO DI ISTITUTO TECNICO INDUSTRIALE. Indirizzo: ELETTRONICA E TELECOMUNICAZIONI

SESSIONE SUPPLETIVA PROBLEMA 2

Calcolatori Elettronici

Equazioni Differenziali (5)

Collegamento elettrico

Vantaggio temporale. Problemi sul moto rettilineo uniforme. Risoluzione

Esercizi di Matematica Finanziaria - Corso Part Time scheda 1- soluzioni - Leggi finanziarie, rendite ed ammortamenti

Lezione n.12. Gerarchia di memoria

LATCH E FLIP-FLOP PREMESSA

Esercizi aggiuntivi Unità A1

SOMMARIO. Monostabile 4538 CMOS, Timer Universale NE555. prof. Cleto Azzani IPSIA Moretto Brescia

10 ESERCITAZIONE. Esercizi svolti: Capitolo 15 Curva di Phillips Esercizio 2. Capitolo 16 Disinflazione, disoccupazione e crescita Esercizio 3

Trasmissione in banda base: interferenza intersimbolica

Teoria dei segnali. Unità 2 Sistemi lineari. Sistemi lineari: definizioni e concetti di base. Concetti avanzati Politecnico di Torino 1

LATCH E FLIP-FLOP PREMESSA

Esercizi Scheda N Fisica II. Esercizi con soluzione svolta

Struttura di un alimentatore da parete

Il circuito RC Misure e Simulazione

GENERATORE D'ONDA TRIANGOLARE E D'ONDA QUADRA

Esercizi di Teoria dei Segnali. La Trasformata di Fourier

GENERALITA SULLE MACCHINE ELETTRICHE

V AK. Fig.1 Caratteristica del Diodo

Scienze e Tecnologie Applicate L. Agarossi - ITIS P. Hensemberger - Monza

RISPOSTA NEL DOMINIO DEL TEMPO

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

Транскрипт:

P8 CICUITI EUENZIALI ELEMENTAI P8. - Tracciare lo schema a blocchi di un sisema sequenziale secondo il modello di Moore. Nel modello di Moore di un sisema sequenziale, si suppone che lo sao successivo del sisema (M n+ ) sia funzione solano dello sao precedene (M n ), a differenza del modello di Mealy in cui si suppone che M n+ dipenda, olre che da M n, anche dalle variabili di ingresso (X). Di conseguenza, lo schema generale di un sisema sequenziale secondo Moore risula analogo a quello di Mealy (v. fig 4. a pag. 283 del eso), con la differenza che in queso caso le variabili d ingresso accedono alla ree combinaoria di uscia solano araverso la ree combinaoria di sao e l evenuale ree di riardo. Lo schema richieso è perano del ipo seguene. ee combinaoria di uscia Y X ee combinaoria di sao ee di riardo

P8.2 ealizzare un lach con ingressi aivi a livello alo uilizzando l inegrao uad 2-Inpu NAND Gaes 74, avene il seguene pin-ou (v. daa shee a pag. 569 del eso). Vcc 4 A4 B4 Y4 A3 B3 Y3 3 2 9 8 2 3 4 5 6 7 A B Y A2 B2 Y2 GND Con due NAND si può realizzare un lach con gli ingressi aivi a livello basso. Per oenere la commuazione sui livelli ali si può inserire un inverer su ciascuno degli ingressi del lach, uilizzando gli alri due NAND dell inegrao. Lo schema logico del circuio richieso, compleo di numerazione dei piedini, risula perano del ipo seguene. 2 3 2 3 4 5 6 9 8

P8.3 Uilizzando un lach a pore NO, progeare un circuio per il comando di un moore mediane due pulsani, uno di avviameno (TAT) e l alro di arreso (TOP). Lo schema del circuio è del ipo seguene. Vcc ar op GND GND I pulsani sono disposiivi monosabili, sempre aperi nella condizione di riposo. In ale condizione enrambi gli ingressi, sono a massa, per cui si ha in ingresso la combinazione di livelli logici, cui corrisponde l uscia n+ = n nella abella di funzionameno del lach. n+ n+ n n Funzione LATCH EET ET Non usaa Ciò significa che il verificarsi della combinazione degli ingressi non compora variazioni sull uscia (sul lach resa memorizzaa la condizione di ET o di EET imposa per ulima). Premendo il pulsane di TAT collegao all ingresso del lach (combinazione degli ingressi ), il lach si pora in condizione ET ( n+ = ) e vi rimane anche dopo il rilascio del pulsane (ingressi a ), fino a che il lach sesso non viene reseao ( n+ = ) premendo il pulsane di TOP collegao all ingresso (ingressi a ). La pressione conemporanea dei pulsani TAT e TOP (combinazione degli ingressi ) è conraddioria e quindi non va usaa.

P8.4 Tracciare il diagramma emporale ( = andameno ideale dei segnali d ingresso e di uscia in funzione del empo, rascurando i riardi di propagazione ) di un D-lach ai cui ingressi EN (enable) e D (daa) sono applicai i segnali periodici appresso riporai. EN D Dalla abella di funzionameno del lach D si desume che, se EN è a livello, l uscia non varia, menre se è a livello l uscia assume lo sesso livello logico dell ingresso D (condizione di rasparenza). EN D n+ Funzione X n LATCH EET ET Discende da ciò, nel nosro caso, che il periodo di ripeizione degli impulsi applicai all ingresso D viene raddoppiao in uscia, perché passano solano gli impulsi che cadono negli inervalli di empo in cui il lach è in condizione di rasparenza. Il diagramma emporale risula perano come indicao nella seguene figura.

EN D P8.5 Uilizzando un lach a pore NAND, realizzare un circuio logico sequenziale funzionane come cella elemenare di memoria (cioè come memoria di leura/scriura di un singolo bi). i può realizzare il seguene circuio, avene, olre all ingresso D del dao da memorizzare, un ingresso W / di scriura /leura (Wrie/ead) e un ingresso EN di abiliazione aivo a livello alo. D Y W/ EN Per aivare la fase di scriura, si porano enrambi gli ingressi W / e EN a livello alo, consenendo con ciò al dao da memorizzare, applicao all ingresso

D, di passare sugli ingressi, del lach e quindi di venire memorizzao sull uscia del lach. Tale uscia risula isolaa rispeo all uscia Y della cella di memoria, perché il buffer hree sae inerposo ra e Y è disaivao (condizione di ala impedenza), avendo il suo enable a livello. Porando l ingresso W / a livello basso, si blocca la fase di scriura (i dai su D non possono passare sugli ingressi, del lach) e si apre quella di leura. Infai la condizionew / =, EN = aiva il buffer hree sae, consenendo al dao memorizzao su di passare sull uscia della cella di memoria. P8.6 Tracciare il diagramma emporale di un flip-flop JK in configurazione oggle, per un segnale di sincronismo ad onda quadra. La configurazione oggle di un FF JK si oiene collegando insieme gli ingressi J, K, in un unico ingresso denominao T. T J CK CK K La abella di funzionameno si desume da quella del FF JK esraendo le combinazioni per cui J = K. Con riferimeno ad un FF JK PET, si oiene: Ck T n+ Funzione Descrizione LATCH L uscia è bloccaa n TOGGLE L uscia è azionaa n In base alla abella di funzionameno si può racciare il seguene diagramma emporale, che mosra la funzione svola da flip-flop T come divisore per 2 della frquenza di clock.

T Tck 2 Tck Lo sesso risulao può essere oenuo parendo da un flip-flop di ipo D, collegando l uscia con l ingresso D (v. Problema 4.6 a pag. 298 del eso). P8.7 La figura seguene ripora una pare di un circuio sequenziale. A M B X C N D In un cero isane si ha: A=, B=, C=, D=, =. In ale condizione risula X= ed il lach è in condizione di memoria (LATCH). Nell isane successivo si ha in ingresso la sola variazione dell ingresso B, che si ripora nello sao. Anche in ale condizione risula X=, perano il lach permane nella condizione di memoria e ci si aspea che l uscia resi immuaa ( n+ = n ). Mosrare che il comporameno di un circuio reale non è quello previso e produce un errore in uscia. uggerire inolre un rimedio

Nel circuio reale, a causa del empo di propagazione p della pora NOT, accade che, all ao della commuazione di B da a, enrambe le uscie delle pore NO saranno a per un inervallo di empo pari a p. Ciò produrrà un momenaneo passaggio a del segnale X, come mosrao in deaglio nella seguene figura, dove si sono indicai con p, p2, p3 i empi di propagazione delle pore rispeivamene NOT, NO e NAND. B p B p2 M p2 N p3 X p

L impulso X pone in condizione di ET il lach, porando a l uscia, diversamene da quano voluo. Impulsi come quello sul segnale X sono chiamai alee e sono piuoso comuni nei circuii combinaori, dove normalmene non creano problemi. Nei circuii sequenziali, invece, possono dar luogo a malfunzionameni. Benché con opporuni accorgimeni sia possibile eliminare le alee, il meodo migliore per eviarne gli effei è quello di ricorrere ad un segnale di abiliazione della pare sequenziale del circuio. Nel caso in esame, si può sosiuire il lach con un lach gaed e fornire al circuio un segnale di ENABLE con un cero riardo rispeo a qualsiasi variazione degli ingressi.