Contatori. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
|
|
- Lidia Grandi
- 4 anni fa
- Visualizzazioni
Transcript
1 Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano Contatori Nicola Basilico Dipartimento di Informatica Via Comelico 39/ Milano (MI) Ufficio S242 nicola.basilico@unimi.it
2 Esercizio 1 Si realizzi un contatore ciclico in modulo n=8: Il contatore va da 0 a n-1 incrementando il suo valore di 1 ad ogni ciclo di clock Il valore successivo a n-1 nella sequenza è 0
3 Esercizio 1 Sintetizziamo la rete combinatoria add mod 8 che dato lo stato del contatore al tempo t: determini lo stato del contatore al tempo t+1: s(t+1) verrà scritto nel contatore in retroazione
4 Esercizio 1 I tre bit dello stato codificano il valore corrente del contatore Ad ogni ciclo di clock il valore (stato) passa al valore successivo, tranne il valore 7 che passerà a 0
5 Esercizio 1 s(t)=c s(t+1)= c + 1 (mod 8) NOTA: nella rappresentazione esterna del circuito la posizione di Q e Q* sono scambiate di lato
6 Esercizio 1 Utilizziamo questo componente per visualizzare in modo human-friendly il valore corrente del registro Hex digit display Visualizza in base 16 un valore binario su 4 bit Bit per accendere/spegnere il punto decimale (se undefined è spento)
7 Esercizio 1 il quarto bit non mi serve nel contatore, lo pongo a 0 nel display
8 Esercizio 2 Realizzare un contatore che segua ciclicamente una sequenza di Gray a 3 bit Nella sequenza di Gray ogni parola differisce dalla precedente per un solo bit. Ecco la sequenza su 3 bit > 001 -> 011 -> 010 -> 110 -> 111 -> 101 -> 100 Stesso principio dei contatori modulo n: le transizioni da stato corrente a stato prossimo condificheranno la sequenza di Gray Ad ogni cicli di clock, il registro a 3 bit passa dal valore i-esimo della sequenza al valore i+1- esimo (tranne alla fine, dove dall ottavo valore si ritorna al primo) Dopo aver realizzato il circuito, proviamo ad associarvi un qualche comportamento grafico (a nostro piacere) in modo simile a quanto fatto nell esercizio 1 (utilizziamo la fantansia!)
9 Esercizio 2 Su 3 bit la sequenza è: 000, 001, 011, 010, 110, 111, 101, 100
10 Esercizio 2
11 Esercizio 2 Stato prossimo Stato corrente
12 Esercizio 3 Si realizzi un contatore (non ciclico!) su 4 bit che supporti le seguenti operazioni: 1 ingresso di Reset (che azzera tutte le uscite) 1 ingresso di conteggio (che somma +1) 1 uscita su 4 bit per questo contatore non ciclico assumiamo che una volta raggiunto il valore massimo permanga in quello stato
13 Esercizio 3 Tra reset e +1 non ci sono precedenze, ammetto o uno o l altro usando uno XOR (se sono entrambi a 1 è come se fossero entrambi a 0)
14 Esercizio 3 Non uso enable per attivare/disattivare la sensibilità del circuito al clock, ma metto il clock in AND con uno dei due modi operativi (Reset e +1, ciascuno dei quali implica una scrittura). Questo è un modo alternativo non basato su enable.
15 Esercizio 3 Il display esadecimale visualizza il valore dello stato corrente Q (4 bit)
16 Esercizio 3 In modalità +1, lo stato prossimo è Q + 1 se Q < se Q = 1111 (non è ciclico) La condizione del se è valutata dall AND a 4 bit; se Q = 1 il MUX fa passare Q altrimenti Q + 1 ottenuto dal full adder (che ha in input Q e una costante 1 su 4 bit)
17 Esercizio 3 Questo secondo MUX decide se far passare lo stato prossimo della modalità +1 oppure lo stato 0000; il select bit è Reset (c). E, di fatto, un Reset sincrono: non usiamo i bit di asynchronous clear ma scriviamo 0000 in modo sincrono (sottostando al clock). E, anche questo, un modo alternativo per fare reset.
18 Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano Nicola Basilico Dipartimento di Informatica Via Comelico 39/ Milano (MI) Ufficio S242 nicola.basilico@unimi.it Hanno contribuito alla realizzazione di queste slides: Dr. Iuri Frosio Dr. Massimo Marchi Dr. Alberto Quattrini Li Dr. Matteo Re
Circuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2017-2018 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliMemorie e contatori. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Memorie e contatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliMemorie. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Memorie Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135
DettagliGeneratore random. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Generatore random Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliEsempio di progetto. Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A Università degli Studi di Milano
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Esempio di progetto Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliConvenzioni di chiamata a procedure
Università degli Studi di Milano Laboratorio di Architettura degli Elaboratori II Corso di Laurea in Informatica, A.A. 2016-2017 Convenzioni di chiamata a procedure Nicola Basilico Dipartimento di Informatica
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliIntro ai tools di MARS
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Intro ai tools di MARS Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano
DettagliTecniche di semplificazione. Circuiti digitali notevoli
Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliFondamenti di Informatica A.A. 2016/17
Fondamenti di Informatica S i m u l a z i o n e P r i m a P rova Inte rco rs o P ro f. C h r i st i a n E s p o s i to C o rs o d i L a u re a i n I n g e g n e r i a M e c ca n i ca e G e st i o n a l
DettagliProcedure annidate. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Procedure annidate Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano
DettagliConvenzioni per la chiamata a procedure
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Convenzioni per la chiamata a procedure Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliCodifica dell informazione numerica
Codifica dell informazione numerica Nicola Basilico, nicola.basilico@unimi.it Gabriella Trucco, gabriella.trucco@unimi.it Matteo Re, matteo.re@unimi.it Architetture degli Elaboratori I, Laboratorio - Corso
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Controllo di flusso Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 25/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del 2//26 Luigi Lavazza
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path. In
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliRELAZIONE DEL PROGETTO DI UN CONTATORE BINARIO UP/DOWN MODULO 4 PER IL CORSO DI APPARATI ELETTRONICI 1. INTRODUZIONE
RELAZIONE DEL PROGETTO DI UN CONTATORE BINARIO UP/DOWN MODULO 4 PER IL CORSO DI APPARATI ELETTRONICI 1. INTRODUZIONE In generale un contatore è un dispositivo che memorizza (e a volte visualizza) il numero
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliEs. 07 Bistabile asincrono SC, Latch. Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop
Es. 07 Bistabile asincrono SC, Latch sincrono SC, Latch sincrono tipo D, Flip Flop sincrono D. Hold Time e Set Time, Flip flop sincrono J K, Flip flop sincrono T, Flip Flop Flop sincrono D Master Slave,
DettagliIndirizzamento, lettura e scrittura della memoria
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 Indirizzamento, lettura e scrittura della memoria Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica
DettagliElementi di Informatica e Programmazione
Università degli Studi di Brescia Elementi di Informatica e Programmazione Rappresentazione dell'informazione Docente: Marco Sechi E mail: marco.sechi@unibs.it Vers. 16/08/2017 Dipartimento di Ingegneria
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliSystem calls. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 System calls Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI)
DettagliSystem calls. Università degli Studi di Milano Corso di Laurea in Informatica, A.A Homepage del corso
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2017-2018 System calls Homepage del corso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI)
DettagliCorso di Laurea in Informatica Architetture degli Elaboratori
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 12 settembre 2005 Esercizio 1 (punti -1, 4) Considerare la rappresentazione in complemento a due del numero decimale
DettagliIndirizzamento, lettura e scrittura della memoria
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2018-2019 Indirizzamento, lettura e scrittura della memoria Turno A Nicola Basilico Dipartimento di Informatica Via Celoria 18-20133
DettagliCodifica dell informazione numerica
Codifica dell informazione numerica Nicola Basilico, nicola.basilico@unimi.it Architetture degli Elaboratori I, Laboratorio - Corso di Laurea in Informatica, A.A. 201-2018 Informazioni (edizione 2017-2018)
DettagliMoltiplicazione e ALU
Moltiplicazione e ALU Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2017-2018.html) 1
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliNOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 17 Gennaio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 17 Gennaio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliSecondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 2007
Compito A Secondo esonero di Architetture degli Elaboratori I Canale P-Z 22 Gennaio 27 Esercizio (4 punti) Progettare una rete sequenziale con 2 linee di ingresso e y e una linea di uscita z tale che:
DettagliCalcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti
Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti Domanda 1 Rappresentare il numero -3 nel sistema di rappresentazione in eccesso
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 20 Giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 20 Giugno 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliArchitettura degli elaboratori Tema d esame del 20/01/2016
Architettura degli elaboratori - Luigi Lavazza A.A. 5/6 Università degli Studi dell Insubria Dipartimento di Informatica e Comunicazione Architettura degli elaboratori Tema d esame del //6 Luigi Lavazza
DettagliCodifica dell informazione numerica
Codifica dell informazione numerica Nicola Basilico, nicola.basilico@unimi.it Architettura degli Elaboratori I, Laboratorio - Corso di Laurea in Informatica, A.A. 2018-2019 Rappresentazione dei numeri:
DettagliMoltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
DettagliA.C. Neve Esercizi Digitali 1
Esercizi di Elettronica Digitale.. Neve Esercizi Digitali 1 Porte logiche Elementari ND OR NND NOR EXOR EXNOR 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 1 * Reti logiche con interruttori
DettagliINPUT COMPUTER OUTPUT
1) Cos è un computer? INPUT COMPUTER OUTPUT E una macchina programmabile in grado di produrre dati in output attraverso l elaborazione di dati forniti in input 2) Cos è un programma? E l elenco di istruzioni
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome
ESAME di PROGETTAZIONE di SISTEMI DIGITALI 11 Febbraio 2016 FILA A Nome e Cognome Esercizio 1 (6 punti). Si considerino otto registri R 1... R 8. Si progetti una rete di interconnessione tale che: se R
DettagliContatore asincrono esadecimale
Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e
DettagliEccezioni. Università degli Studi di Milano Corso di Laurea in Informatica, A.A
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2018-2019 Eccezioni Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI) Ufficio S242 nicola.basilico@unimi.it
DettagliArchitettura degli elaboratori Tema d esame del 8/2/2016
Architettura degli elaboratori - Esame del 8 febbraio 6 A.A. -6 Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori Tema d esame del 8//6 Luigi
DettagliPSPICE Circuiti sequenziali principali
PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato
DettagliEsercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori
Esercitazioni su rappresentazione dei numeri e aritmetica dei calcolatori slide a cura di Salvatore Orlando & Marta Simeoni Architettura degli Elaboratori 1 Interi unsigned in base 2 Si utilizza un alfabeto
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 12 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliCodifica dell informazione numerica
Codifica dell informazione numerica Nicola Basilico, nicola.basilico@unimi.it Architettura degli Elaboratori I, Laboratorio - Corso di Laurea in Informatica, A.A. 2018-2019 Rappresentazione approssimata
DettagliMacchine dedicate e Macchine programmabili
Macchine dedicate e Macchine programmabili Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Obiettivo Progettare circuiti
DettagliConversione di un numero da binario a decimale
Conversione di un numero da binario a decimale Esercizio 1. Convertire in decimale il seguente numero binario: (11100011) 2 Soluzione: Ricordando che il sistema numerico binario è un sistema posizionale,
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCodifica delle Informazioni e Aritmetica Binaria
Codifica delle Informazioni e Aritmetica Binaria Reti Logiche T Francesco Antoniazzi francesco.antoniazzi@unibo.it Argomenti Informazione Codifica Binaria Codici Rappresentare i numeri Operazioni aritmetiche
DettagliVERIFICA DEL FUNZIONAMENTO DI CONTATORI ASINCRONI E VISUALIZZAZIONE DEL CONTEGGIO SU VISUALIZZATORE A LED A 7 SEGMENTI
A cura dell alunna Martina Covelli della classe IV sez. A Indirizzo Informatica Sperimentazione ABACUS Dell Istituto Tecnico Industriale Statele A. Monaco di Cosenza Supervisore Prof. Giancarlo Fionda
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliEsempio di Tema di Esame
Esempio di Tema di Esame Esercizio 1 Progettare una rete RC ( a livello RTL) che riconosca validi gli indirizzi da 300H a 30FH nel banco DFxxxH ADDR MEMRQ 20 DECODER INDIRIZZI CS Suggerimenti ES 1 Gli
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliEsame di Progettazione di sistemi digitali. Prima Parte - Compito A
Prima Parte - Compito A Esercizio (6 punti) Dati i valori nella rappresentazione in complemento a 2: A = 00000 e B=00 calcolare i valori decimali corrispondenti. Eseguire la somma e la differenza e verificare
DettagliUNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018
UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018 Esercizio 1 La porta di ingresso di un istituto bancario è controllata
DettagliCircuiti sequenziali
Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliRappresentazioni ottale ed esadecimale Barbara Masucci
Architettura degli Elaboratori Rappresentazioni ottale ed esadecimale Barbara Masucci Punto della situazione Ø Abbiamo visto Ø ll sistema posizionale pesato, in particolare le rappresentazioni con basi
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliControllo di flusso. Università degli Studi di Milano Corso di Laurea in Informatica, A.A
Università degli Studi di Milano Corso di Laurea in Informatica, A.A. 2018-2019 Controllo di flusso Turno A Nicola Basilico Dipartimento di Informatica Via Comelico 39/41-20135 Milano (MI) Ufficio S242
DettagliProgramma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori
Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Codifica dell informazione Il calcolatore memorizza ed elabora
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 22 giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 22 giugno 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliISTITUTO ISTRUZIONE SUPERIORE
ISTITUTO ISTRUZIONE SUPERIORE Federico II di Svevia Liceo Scientifico Classico Linguistico e Scienze Applicate Via G.Verdi, 1 85025 MELFI (PZ) Tel. 097224434/35 Cod. Min.: PZIS02700B Cod. Fisc. 85001210765
DettagliElettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
DettagliMATERIA: SISTEMI AUTOMATICI ELETTRONICI
MATERIA: SISTEMI AUTOMATICI ELETTRONICI DOCENTE: Prof. Losi Arnaldo Classe: 3ª F Anno Scolastico 2012-2013 CONTENUTI DISCIPLINARI SISTEMI ELETTRONI AUTOMATICI 1 Concetti di informatica Informazione, elaborazione
DettagliL approccio controllore-data path.
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 7 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it a.a. 2007-2008 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path.
DettagliUNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A
UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2007-2008 prof. Stefano CASELLI prof. William FORNACIARI Appello dell 11 Febbraio 2008 Bozza soluzioni del
DettagliInformatica di Base - 6 c.f.u.
Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 27/28 Docente: ing. Salvatore Sorce Rappresentazione delle informazioni Sistemi di
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliSeconda esercitazione
Seconda esercitazione progetto e simulazione di registri e contatori Obiettivi analisi del costrutto «process» analisi di reti sequenziali a.a. 2-2 VHDL : Processi 2 un processo rappresenta uno statement
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliArchitetture dei Sistemi Elettronici
Architetture dei Sistemi Elettronici Roberto Roncella 12. Reti sequenziali algoritmiche Reti sequenziali algoritmiche Verso il microprocessore (8.1-8.2) Parte operativa e parte di controllo Descrizione
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliForme canoniche, circuiti notevoli, criteri di ottimizzazione
Architettura degli Elaboratori e delle Reti Lezione 5 Forme canoniche, circuiti notevoli, criteri di ottimizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
DettagliREGISTRO DELLE LEZIONI 2005/2006. Tipologia
(Sede di Ascoli) Introduzione al corso, organizzazione e testi. Evoluzione della tecnologia, storia degli elaboratorio. Componenti di base del computer. Trends tecnologici. Legge di Moore. (Sede di Ascoli)
DettagliUniversità degli Studi di Brescia INFORMATICA. Dipartimento di Ingegneria Meccanica e Industriale
Università degli Studi di Brescia INFORMATICA Rappresentazione dell'informazione Docente: Marco Sechi E mail: marco.sechi@unibs.it Vers. 26/07/2018* Dipartimento di Ingegneria Meccanica e Industriale DIPARTIMENTO
Dettagli