b) Tracciare il diagramma di Bode (modulo) di Vu/V1, su assi tarati in Hz e db, per C = 8 nf.

Transcript

1 Esercizio analogico A a) alcolare u (,) per 0, con AO ideali. b) Tracciare il diagramma di Bode (modulo) di u/, su assi tarati in Hz e db, per 8 nf. c) alcolare il guadagno in continua u/, con AO ideali, salvo che per il guadagno differenziale ad anello aperto di : Ad80. d) Prendere in considerazione l offset di uscita dovuto a off, Ioff e Ibias di. eterminare un nuovo valore di 0 tale da minimizzare questo offset di uscita, e calcolare (con la nuova 0) i valori estremi della u determinati da off, Ioff e Ibias di ( rimane ideale)., kω kω, kω, kω 9, kω, kω 0 kω 0 kω 80 kω 8 kω 0 8 kω 0 8 : off m, Ibias -80nA, Ioff0n 9 a) alcolare u (,) per 0, con AO ideali. isegno il circuito ridotto per questa domanda ( ) 0, 0 0, Errore frequente: non considerare i due contributi della alla u Esaris00908d.doc GG - /09/00 :08

2 Esaris00908d.doc GG - /09/00 :08 b) Tracciare il diagramma di Bode (modulo) di u/, su assi tarati in Hz e db, per 8 nf. isegno il circuito ridotto per questa domanda Z Z // Z ( ) ( ),ms 8 0,80 0,ms , 0 0, 0 Amplificazione asintotica per basse frequenze: -0 (db) (conferma il risultato della risposta a)) Amplificazione asintotica per alte frequenze: -0*0,- (db) E l amplificazione che si troverebbe sostituendo con un corto circuito: pulsazione del polo: 000/,9rad/s, f P 0Hz pulsazione dello zero: 90rad/s, f Z 00Hz 00 Hz k db 0 0

3 c) alcolare il guadagno in continua u/, con AO ideali, salvo che per il guadagno differenziale ad anello aperto di : Ad80. /A I 9 invariato Nel caso ideale si è trovato al punto a) per il segnale : 9 9,8 0, 9 L unico guadagno che cambia è /, che possiamo trovare cercando / con due equazioni di maglia e ponendo A80. ' A I 0 ' 80 0, 0 A 0,9 80 0, ' I( ) A 0,9 9,8 0, 9,8 d) Prendere in considerazione l offset di uscita dovuto a off, Ioff e Ibias di. eterminare un nuovo valore di 0 tale da minimizzare questo offset di uscita, e calcolare (con la nuova 0) i valori estremi della u determinati da off, Ioff e Ibias di ( rimane ideale). Il circuito equivalente da usare è il seguente 0 9 La che drena a massa la I B- è //() 0//009, kω. La che drena a massa la I B è 0//9 0, kω. Ponendo 0,9, si trova 0, kω. L offset d uscita in queste condizioni diventa: OFF I OFF ( ) 0, m off errore frequente: non tenere conto che 0 ha in serie //9 Esaris00908d.doc GG - /09/00 :08

4 Esercizio digitale A Q Q k K QN Q k Q QN Q Q I Q QN Q I pu al i consideri lo schema in figura dove i FF hanno le uscite Q inizializzate a 0, e I e I sono due inverter open collector. a) appresentare le forme d onda ai nodi Q, Q,, e Q nell ipotesi che tutti i componenti abbiano ritardo nullo per i primi 8 colpi di clock; b) appresentare per colpi di clock, quotandole, le forme d onda ai nodi Q, Q,, nell ipotesi che si abbia la seguente tempistica : per i FF di tipo : Tck->Q ns (per entrambe le transizioni), Tsu ns; per i FF K : Tck->Q ns (per entrambe le transizioni), Tsu ns; per la porta AN : TLH ns, THL ns per gli inverter I e I: TLHinv ns, THLinv ns i ipotizzi che il periodo di K sia 0 ns. c) Nelle ipotesi del punto precedente, ci sono violazioni dei tempi di setup e hold? Quale è la massima frequenza di clock? Giustificare le risposte. d) eterminare il campo di valori ammesso per la resistenza pu nell ipotesi che al, gli inverter abbiano ol 0,8, Ioh 00 µa, Iol ma, mentre gli ingressi del flip flop abbiano Iil -0, ma, Iih 0, ma, ih,, il,, garantendo un margine di rumore uguale allo zero e all uno logico. e) Le due uscite open collector di I e I realizzano una funzione logica F(Q,Q). i quale funzione logica si tratta? i realizzi la funzione F con la logica W-W. a) appresentare le forme d onda ai nodi Q, Q,, e Q nell ipotesi che tutti i componenti abbiano ritardo nullo per i primi 8 colpi di clock; K Q Q Q Q Q Q*Q not(qq)notq*notq Esaris00908d.doc GG - /09/00 :08

5 b) appresentare per colpi di clock, quotandole, le forme d onda ai nodi Q, Q,, e Q nell ipotesi che si abbia la seguente tempistica : per i FF di tipo : Tck->Q ns (per entrambe le transizioni), Tsu ns; per i FF K : Tck->Q ns (per entrambe le transizioni), Tsu ns; per la porta AN : TLH ns, THL ns per gli inverter I e I: TLHinv ns, THLinv ns i ipotizzi che il periodo di K sia 0 ns. uscitak Q not > uscita Q > > notq notq c) Nelle ipotesi del punto precedente, ci sono violazioni dei tempi di setup e hold? Quale è la massima frequenza di clock? Giustificare le risposte. Il più critico è il tempo di permanenza del che precede il ck di ns contro il minimo di ns imposto dal setup. Quindi la massima frequenza da questo punto di vista è quella che rende tale permanenza eguale a ns Tmin9ns fmax000/90mhz, come mostrato dalla figura seguente. Il tempo hold del deve essere < ns (garantito, perché Tck Q ns), Il tempo hold del K < ns. uscitak Q not K K K K uscita Q > > notq notq Esaris00908d.doc GG - /09/00 :08

6 d) eterminare il campo di valori ammesso per la resistenza pu nell ipotesi che al, inverter ol 0,8, Ioh 00 µa, Iol ma, flip flop Iil -0, ma, Iih 0, ma, ih,, il,, garantendo un margine di rumore uguale allo zero e all uno logico. Il margine L vale,-0,80, quindi si pone oh,0,, L I pul pu H I puh pu (ma) 0,mA 00µA 0,mA (0,8 ) (, ), (, ) caso H Ipuh0,mA pumax(-,)/0,,kω caso L pumin/(-0,) Ω d) Le due uscite open collector di I e I realizzano una funzione logica F(Q,Q). i quale funzione logica si tratta? i realizzi la funzione F con la logica W-W. not(qq) AL Q Q OT Q Q Errori più frequenti (esercizio digitale) funzione logica che realizza (attraverso gli inverter open collector): in molte soluzioni viene ripetuto Q invertito, come se tra Q e Q vi fosse un contatto (l incrocio di fili NON indica collegamento) velocità di funzionamento massima determinata tenendo conto del FF : le uscite di questo FF non rientrano nel circuito, quindi non vanno prese in considerazione per determinare la massima frequenza di K. E solo richiesta una durata minima per i comandi e, ma il testo non contiene specifiche su questo punto. Esaris00908d.doc GG - /09/00 :08

7 Quiz ) ato un segnale in ingresso ad un convertitore A/ con dinamica 0 0, quanti bit sono necessari, per avere una risoluzione pari almeno allo 0,0% del fondo scala? a) 0 b) c) d) Il numero complessivo di intervalli di quantizzazione per la risoluzione indicata è 00/0,0000. Il numero di bit deve essere tale da permettere di rappresentare almeno 000 stati differenti; con i valori indicati nelle soluzioni si ha: a) 0 0; b) 08 c) 09 d) 89 ono necessari bit; la risposta corretta è la d). ) Per regolare all ampiezza di picco di una sinusoide a khz, il sistema più preciso con gli strumenti del laboratorio è di usare a) l indicazione di ampiezza del generatore b) l oscilloscopio con cursori c) il multimetro regolando l ampiezza per leggere d) il multimetro regolando l ampiezza per leggere. Lo strumento che indica con maggiore precisione l ampiezza di un segnale sinusoidale è il multimetro. Il valore indicato dal multimetro corrisponde al valore efficace del segnale; per ottenere un valore di picco pari a bisogna regolare l ampiezza in modo da leggere /, 0,09. La risposta più prossima è la c). ) L inserimento di una cella passa-alto fra doppi bipoli, determina nella funzione di trasferimento: a) uno zero nell origine b) uno zero nell origine e un polo c) un polo nell origine d) un polo nell origine e uno zero. La cella passa alto (condensatore in serie) blocca la continua, quindi determina uno zero nell origine. A frequenze molto al di sopra del polo il condensatore può essere considerato un cortocircuito, e la tensione di uscita è pari a quella di ingresso. eve quindi essere presente un polo, per riportare il diagramma di Bode ad andamento piatto (livello 0 db). La risposta corretta è b). ) n amplificatore ha guadagno di tensione pari a 0dB, di 0/µs. Quale è la massima dinamica di ingresso per segnale di ingresso a MHz che non determina distorsione in uscita? a) b), c) d) 0, e il guadagno è 0 db, nelle condizioni indicate lo lew ate all ingresso è ri /µs. Per un segnale di MHz di ampiezza (valore di picco) i, lo slew rate vale d/dt i,8*0 *i /µs 0 /s i /,8 0, La risposta corretta è d) ) Il ritardo con il quale in un contatore sincrono la parola d uscita cambia rispetto al clock : a) risulta indipendente dal numero di bit del contatore; b) aumenta via via per i bit con peso maggiore c) e` direttamente proporzionale al numero di bit del contatore d) e inversamente proporzionale al numero di bit del contatore Nel contatore sincrono tutti i FF ricevono lo stesso segnale di clock, quindi tutte le uscite commutano con lo stesso ritardo rispetto al clock. La risposta corretta è a) Esaris00908d.doc GG - /09/00 :08

8 Esercizio analogico B a) alcolare u (,) per 0, con AO ideali. b) Tracciare il diagramma di Bode (modulo) di u/, su assi tarati in Hz e db, per, nf. c) alcolare il guadagno in continua u/, con AO ideali, salvo che per il guadagno differenziale ad anello aperto di : Ad80. d) Prendere in considerazione l offset di uscita dovuto a off, Ioff e Ibias di. eterminare un nuovo valore di 0 tale da minimizzare questo offset di uscita, e calcolare (con la nuova 0) i valori estremi della u determinati da off, Ioff e Ibias di ( rimane ideale).,8 kω kω, kω,8 kω 9, kω, kω kω kω 90 kω 8 kω 0 8 kω 0 8 : off m, Ibias -80nA, Ioff0n 9 a) alcolare u (,) per 0, con AO ideali. isegno il circuito ridotto per questa domanda ( ) 0, 9, 0, Esaris00908d.doc GG - /09/00 :08 8

9 Esaris00908d.doc GG - /09/00 :08 9 e) Tracciare il diagramma di Bode (modulo) di u/, su assi tarati in Hz e db, per 8 nf. isegno il circuito ridotto per questa domanda Z Z // Z ( ) ( ),0ms, 0,9 0,ms 0, ,0 0 0,, 9 Amplificazione asintotica per basse frequenze: -9, (db) (conferma il risultato della risposta a)) Amplificazione asintotica per alte frequenze: -, (,db) E l amplificazione che si troverebbe sostituendo con un corto circuito:, pulsazione del polo: 000/,08rad/s, f P,8Hz pulsazione dello zero: 00rad/s, f Z Hz 00 Hz k db 0 0

10 f) alcolare il guadagno in continua u/, con AO ideali, salvo che per il guadagno differenziale ad anello aperto di : Ad80. /A I 0 9 invariato Nel caso ideale si è trovato al punto a) per il segnale : 9 0 0, 9 L unico guadagno che cambia è /, che possiamo trovare cercando / con due equazioni di maglia e ponendo A80. ' A I 0 ' 80 0, 0 A 0,9 80 0, ' I( ) A 0,9 0 0, 0 g) Prendere in considerazione l offset di uscita dovuto a off, Ioff e Ibias di. eterminare un nuovo valore di 0 tale da minimizzare questo offset di uscita, e calcolare (con la nuova 0) i valori estremi della u determinati da off, Ioff e Ibias di ( rimane ideale). Il circuito equivalente da usare è il seguente 0 9 La che drena a massa la I B- è //() // kω. La che drena a massa la I B è 0//9 0, kω. Ponendo 0, si trova 0, kω. L offset d uscita in queste condizioni diventa: I ( ) 0,9 0,00 m off OFF OFF Esaris00908d.doc GG - /09/00 :08 0

11 Esercizio digitale B i consideri lo schema in figura dove i FF hanno le uscite Q inizializzate a 0, e I e I sono due inverter open collector. a) appresentare le forme d onda ai nodi Q, Q,, e Q nell ipotesi che tutti i componenti abbiano ritardo nullo per i primi 8 colpi di clock; b) appresentare per colpi di clock, quotandole, le forme d onda ai nodi Q, Q,, nell ipotesi che si abbia la seguente tempistica : per i FF di tipo : Tck->Q ns (per entrambe le transizioni), Tsu ns; per i FF K : Tck->Q ns (per entrambe le transizioni), Tsu ns; per la porta AN : TLH 8ns, THL ns per gli inverter I e I: TLHinv ns, THLinv ns i ipotizzi che il periodo di K sia 0 ns. c) Nelle ipotesi del punto precedente, ci sono violazioni dei tempi di setup e hold? Quale è la massima frequenza di clock? Giustificare le risposte. d) eterminare il campo di valori ammesso per la resistenza pu nell ipotesi che al, gli inverter abbiano ol, Ioh 80 µa, Iol 0 ma, mentre gli ingressi del flip flop abbiano Iil -0, ma, Iih 0, ma, ih, il,, garantendo un margine di rumore uguale allo zero e all uno logico. e) Le due uscite open collector di I e I realizzano una funzione logica F(Q,Q). i quale funzione logica si tratta? i realizzi la funzione F con la logica W-W. a) appresentare le forme d onda ai nodi Q, Q,, e Q nell ipotesi che tutti i componenti abbiano ritardo nullo per i primi 8 colpi di clock; K Q Q Q Q Q Q*Q not(qq)notq*notq Esaris00908d.doc GG - /09/00 :08

12 b) appresentare per colpi di clock, quotandole, le forme d onda ai nodi Q, Q,, nell ipotesi che si abbia la seguente tempistica : per i FF di tipo : Tck->Q ns (per entrambe le transizioni), Tsu ns; per i FF K : Tck->Q ns (per entrambe le transizioni), Tsu ns; per la porta AN : TLH 8ns, THL ns per gli inverter I e I: TLHinv ns, THLinv ns i ipotizzi che il periodo di K sia 0 ns. uscitak Q > uscita Q > 8 notq notq c) Nelle ipotesi del punto precedente, ci sono violazioni dei tempi di setup e hold? Quale è la massima frequenza di clock? Giustificare le risposte. Il più critico è il tempo di permanenza del che precede il ck di ns contro il minimo di ns imposto dal setup. Quindi la massima frequenza da questo punto di vista è quella che rende tale permanenza eguale a ns Tmin9ns fmax000/90mhz d) eterminare il campo di valori ammesso per la resistenza pu nell ipotesi che al, inverter ol, Ioh 80 µa, Iol 0 ma, flip flop Iil -0, ma, Iih 0, ma, ih, il,, garantendo un margine di rumore uguale allo zero e all uno logico. Il margine L vale,-0, quindi si pone oh0,, L I pul pu H I puh pu (0mA) 0,mA 0µA 0,mA (, ) ( ), ( ) caso H Ipuh0,mA pumax(-,)/0,,8kω caso L pumin/(0-0,) 0Ω Esaris00908d.doc GG - /09/00 :08

13 e) Le due uscite open collector di I e I realizzano una funzione logica F(Q,Q). i quale funzione logica si tratta? i realizzi la funzione F con la logica W-W. QxQ AL Q Q OT Q Q Esaris00908d.doc GG - /09/00 :08