Calcolatori Elettronici

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Calcolatori Elettronici"

Transcript

1 Calcolatori Elettronici Lezione 3 Reti Logiche: Sintesi Emiliano Casalicchio emiliano.casalicchio@uniroma2.it

2 Esercizio1 x3 x2 x1 x0 y

3 Soluzione Es.1 Applicando l algoritmo di ricerca dei sottocubi essenziali trovo (mappa K fatta alla lavagna): q 1 sottocubo dim 4 essenziale q 1 sottocubo dim 2 essenziale La tabella di verità e tutta coperta. E inutile guardare ad altri sottocubi y=x1~x0 + ~x3x2~x1 Nota= ~x si legge come x negato 3

4 Esercizio 2 x3 x2 x1 x0 y

5 Soluzione Es.2 Applicando NON CORRETTAMENTE l algoritmo di ricerca dei sottocubi essenziali trovo (mappa K fatta alla lavagna): q 1 sottocubo dim 4 essenziale (A) q 1 sottocubo dim 2 essenziale (B) q 3 sottocubi dim 2 semplicemente eliminabili (C,D,E) la lista di copertura ridondante è Lr={A,B,C,D,E} Lnr1={A,B,D} (C,E ass. eliminabili) Lnr2={A,B,C,E} (D ass. elim.) ynr1=~x2~x0 + ~x3x2~x1 + ~x3~x2~x0 ynr2=~x2~x0 + ~x3x2~x1 + ~x3~x1~x0 + ~x3x1~x0 5

6 Soluzione Es.2 cont d Applicando CORRETTAMENTE l algoritmo di ricerca dei sottocubi essenziali trovo (mappa K fatta alla lavagna): q 2 sottocubi dim 4 essenziale (A,B) q 1 sottocubo dim 2 essenziale (C) la lista è non ridondante per definizione L={A,B,C} y=x2~x0 + ~x3~x0 + ~x3x2~x1 6

7 Esercizio 3: funzione incompleta x3 x2 x1 x0 y la combinazione 10xx non si può mai verificare oppure nel caso si verifichi l uscita non è significativa 7

8 Soluzione Es.3 q le uscite non definite della funzione possono essere considerate uguali a 0 o a 1 a seconda dell occorrenza. q se pongo x3~x2x1~x0 = 1 e x3~x2~x1~x0 = 1 posso coprire la mappa con 2 cubi di dimensione 4 q y= ~x1~x0 + x3~x0 8

9 Esercizio 5 q Data la RC in figura: 1. disegnare la mappa di Karnaugh per la legge z, sapendo che non è possibile che si presentino stati di ingresso in cui tutte le variabili hanno lo stesso valore. 2. Individuare e classificare gli implicanti principali, e trovare tutte le liste di copertura irridondanti. Sintetizzare la rete in forma SP, scegliendo la realizzazione di costo minimo secondo il criterio a porte. 9

10 Soluzione: Mappe di Karnaugh Forma PS Dallo schema si ricava subito: da cui Forma SP 10

11 Soluzione: Da forma PS a mappa di Karnough Dalla forma PS Approccio alternativo Ad ogni termine somma di z corrisponde un cubo. Per ogni termine leggo le variabili negate e le mappo in un cubo di zeri 11

12 Soluzione: Passando per la forma SP Dallo schema si ricava subito: da cui Ottengo la mappa per ~z e poi la complemento ottenendo quella per z 12

13 Soluzione: sintesi in forma SP Sintesi di costo minimo: 13

14 Decoder, Multiplexer, Demultiplexer 14

15 Decoder Semplice È una rete con N ingressi e p uscite, con p=2 N Legge di corrispondenza ogni uscita riconosce uno ed un solo stato di ingresso, in particolare l uscita j-sima riconosce lo stato di ingresso i cui bit sono la codifica di j in base 2, cioè se (x N-1 x N-2...x 1 x 0 ) b2 =j Esempio decoder

16 Esempio Decoder 2-4 otteniamo la legge di corrispondenza z 3 = x 1 x 0 z 2 = x 1 x 0 z 1 = x 1 x 0 z 0 = x 1 x 0 16

17 Esempio Decoder N to 2 N Generalizzando abbiamo la legge di corrispondenza per deconder N to 2 N 17

18 Decoder con enabler Non si mettono mai 2 porte identiche in cascata a meno di non avere vincoli sul numero di ingressi 18

19 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 x3 x2 x1 x0 z0 z1 z

20 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 20

21 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 21

22 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 22

23 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 23

24 Esercizio: costruiamo un decoder 4 to 16 a partire da decoder 2 to 4 24

25 Esercizio 1 q Calcolare il numero di decoder con enabler (DE) di tipo nà 2 n che servono per costruire un decoder con enabler di tipo 2n à 2 (2n) q Risposta: Per sostenere 2 2n =2 n 2 n uscite sono necessari 2 n DE n 2 n. Ciascuno di questi riceverà l ingresso di enabler da un ulteriore DE n 2 n. In totale, il numero di DE n 2 n necessari è 2 n +1. Per Casa: Calcolare quanti DE 1 2 sono necessari per realizzare un DE n 2 n, con n = 2 k, k 1. Calcolare inoltre quante porte AND a due ingressi sono necessarie in totale. 25

26 Demultiplexer Identica a quella di un decoder con enabler!!! 26

27 Multiplexer 27

28 Multiplexer 28

29 Multiplexer 29

30 Multiplexer 30

31 Multiplexer Ad es.: N=3 z = x0 b2 b1 b0 + x1 b2 b1 b0 + x2 b2 b1 b0 + x3 b2 b1 b0 + x4 b2 b1 b0 + x5 b2 b1 b0 + x6 b2 b1 b0 + x7 b2 b1 b0 31

32 Multiplexer come rete combinatoria universale q Un multiplexer con N variabili di comando è in grado di realizzare qualunque legge combinatoria di N ingressi ed 1 uscita basta connettere ai 2 N ingressi dei generatori di costante (che, in pratica, vuol dire attaccare i piedini di ingresso a tensione o a massa) in maniera opportuna. q Prendo la tabella di verità della rete che voglio sintetizzare Per ogni riga j della tabella di verità, se l uscita vale 1 attacco l ingresso x j a Vcc, altrimenti lo attacco a massa. x7... x0 b2 b1 b0 32

33 Esercizio2: realizzazione di una rete combinatoria ad N ingressi con un MUX and N-1 variabili di comando X0 X1 X2 X Prendere N-1 ingressi e collegarli alle variabili di comando. La scelta non influisce sulla realizzabilità. Ad esempio associamo x2 e x1 a b2 e b1. Oss1: Ciascun ingresso del MUX è attivato da una coppia di stati di ingresso adiacenti Oss2: In corrispondenza di ciascuna coppia di stati di ingresso la variabile di uscita potrà assumere solo 4 configurazioni diverse: 00, nel qual caso attaccherò l ingresso corrispondente del multiplexer a massa 01, nel qual caso attacco all ingresso corrispondente x0 11 nel qual caso attaccherò l ingresso corrispondente del multiplexer a Vcc 10 nel qual caso attacco all ingresso la variabile x0 negata. 33

34 Esercizio: realizzazione di una rete combinatoria ad N ingressi con un MUX and N-1 variabili di comando 1. Veniamo al caso specifico x0 1 0 x0 y3 y2 y1 y0 x2 x1 Per Casa: Provare con una qualsiasi tabella di verita 34

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Lezione 11 -- 19/1/2012 Reti Logiche: esercizi sulle le reti combinatorie Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione Reti combinatorie Decoder,

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Lezione 2 Reti Logiche: Sintesi Emiliano Casalicchio emiliano.casalicchio@uniroma2.it Argomenti della lezione q Reti combinatorie Sintesi, Mappe Karnaugh Esercizi 2 Sintesi di reti

Dettagli

circuiti combinatori Esercitazioni su Algebra Booleana: funzioni logiche di base Algebra booleana: equazioni

circuiti combinatori Esercitazioni su Algebra Booleana: funzioni logiche di base Algebra booleana: equazioni Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Algebra Booleana: funzioni logiche di base NOT (complemento): l uscita è il complemento dell ingresso A A 0 1 1 0 NAND A B (A B)

Dettagli

Esercitazioni su circuiti combinatori

Esercitazioni su circuiti combinatori Esercitazioni su circuiti combinatori Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando - 1 Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1

Dettagli

Corso di studi in Ingegneria Elettronica A.A. 2006/2007. Calcolatori Elettronici. Esercitazione n 2

Corso di studi in Ingegneria Elettronica A.A. 2006/2007. Calcolatori Elettronici. Esercitazione n 2 Corso di studi in Ingegneria Elettronica A.A. 26/27 Calcolatori Elettronici Esercitazione n 2 Codici a correzione di errore Recupero degli errori hardware tramite codifiche ridondanti Codifiche con n =

Dettagli

Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015

Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015 Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh ottobre 5 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l

Dettagli

Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche

Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici

Dettagli

Esercizi vari con soluzione

Esercizi vari con soluzione Esercii vari con soluione Esercii RC. Eserciio Data la seguente mappa: x 3 x 2 x x - - - - - -. indicare e classificare tutti gli implicanti principali; 2. trovare tutte le possibili liste di copertura

Dettagli

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2006-2007 prof. Stefano CASELLI prof. William FORNACIARI Prova di recupero del 21 dicembre 2006 ozza soluzioni

Dettagli

Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015

Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015 Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare

Dettagli

Sintesi di una rete combinatoria

Sintesi di una rete combinatoria Mappe di Karnaugh Sintesi di una rete combinatoria Offrono uno strumento per esprimere una funzione booleana f: {0,1}n {0,1} in una forma SP o PS minima. Invece della tabella di definizione si impiegano

Dettagli

Sintesi di reti combinatorie

Sintesi di reti combinatorie Sintesi di reti combinatorie Criteri e procedure di sintesi (4.1-4.7) Indice Introduzione: formulazione e parametri di valutazione Implicanti principali e coperture irridondanti Mappe di Karnaugh: procedura

Dettagli

Sintesi di Reti Combinatorie

Sintesi di Reti Combinatorie Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Sintesi di Reti Combinatorie Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro Il

Dettagli

Il livello logico digitale

Il livello logico digitale Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =

Dettagli

Algebra di commutazione

Algebra di commutazione Algebra di commutazione Algebra Booleana - Introduzione Per descrivere i dispositivi digitali è necessario avere Un modello che permetta di rappresentare insiemi di numeri binari; Le funzioni che li mettano

Dettagli

Reti logiche: analisi, sintesi e minimizzazione. Giovedì 9 ottobre 2014

Reti logiche: analisi, sintesi e minimizzazione. Giovedì 9 ottobre 2014 Reti logiche: analisi, sintesi e minimizzazione Giovedì 9 ottobre 2014 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l ALU

Dettagli

Tecniche di semplificazione. Circuiti digitali notevoli

Tecniche di semplificazione. Circuiti digitali notevoli Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.

Dettagli

Esercitazioni di Reti Logiche

Esercitazioni di Reti Logiche Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico

Dettagli

Algebra di Commutazione

Algebra di Commutazione Algebra di Commutazione Maurizio Palesi Maurizio Palesi 1 Algebra Booleana - Introduzione Per descrivere i dispositivi digitali è necessario avere Un modello che permette di rappresentare insiemi di numeri

Dettagli

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori

Dettagli

Reti Combinatorie: sintesi

Reti Combinatorie: sintesi Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.

Dettagli

Dispensa di Informatica I.5

Dispensa di Informatica I.5 LE MACCHINE COMBINATORIE La capacità elaborativa del calcolatore risiede nel processore; il processore è in grado di eseguire un set di azioni elaborative elementari più o meno complesse Le istruzioni

Dettagli

Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR

Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR Corso di Calcolatori Elettronici I A.A. 2010-2011 Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR Lezione 7 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Funzioni Equivalenza

Dettagli

Esercizio 1. Sintesi ottima SP e NAND

Esercizio 1. Sintesi ottima SP e NAND Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4

Dettagli

Esercitazioni di Reti Logiche. Lezione 4

Esercitazioni di Reti Logiche. Lezione 4 Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi

Dettagli

GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER

GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER GENERAZIONE I UNZIONE LOGICA CON MULTIPLEXER Spesso è conveniente utilizzare un multiplexer come generatore di funzione logica al fine di limitare il numero di circuiti integrati che bisognerebbe, altrimenti,

Dettagli

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero

Dettagli

Costruzione di. circuiti combinatori

Costruzione di. circuiti combinatori Costruzione di circuiti combinatori Algebra Booleana: funzioni logiche di base OR (somma): l uscita è 1 se almeno uno degli ingressi è 1 A B (A + B) 0 0 0 0 1 1 1 0 1 1 1 1 AND (prodotto): l uscita è 1

Dettagli

Mux X I 7..0 O 3 S 2..0 X 1 X 2

Mux X I 7..0 O 3 S 2..0 X 1 X 2 pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari

Dettagli

x y z F x y z F

x y z F x y z F Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

Operazioni logiche e algebra di Boole

Operazioni logiche e algebra di Boole Operazioni logiche e algebra di Boole Definizioni a parole delle operazioni logiche Condizioni di indifferenza Fasi del progetto di un circuito combinatorio Forma canonica Lista della spesa (per i compiti

Dettagli

Algebra di Boole: minimizzazione di funzioni booleane

Algebra di Boole: minimizzazione di funzioni booleane Corso di Calcolatori Elettronici I A.A. 200-20 Algebra di Boole: minimizzazione di funzioni booleane Lezione 8 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Forme Ridotte p Vantaggi

Dettagli

Moduli combinatori Barbara Masucci

Moduli combinatori Barbara Masucci Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di

Dettagli

I circuiti digitali: dalle funzioni logiche ai circuiti

I circuiti digitali: dalle funzioni logiche ai circuiti Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi

Dettagli

* Y+2 se X e' minore o uguale a Y * X-Y-1 se X e' maggiore di Y. Esercizio 4 (6 punti) Quale delle seguenti equivalenze è corretta?

* Y+2 se X e' minore o uguale a Y * X-Y-1 se X e' maggiore di Y. Esercizio 4 (6 punti) Quale delle seguenti equivalenze è corretta? Nome: Cognome: matricola o n. documento: COMPITO A Esercizio 1 (6 punti) Sia data la rappresentazione in virgola mobile così definita: 1 bit di segno; 8 bit per l esponente in complemento a due; 23 bit

Dettagli

Richiami di Algebra di Commutazione

Richiami di Algebra di Commutazione LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 6-7 Richiami di Algebra di Commutazione In questa

Dettagli

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario (ENDIF) Reti logiche / 46 Algoritmo (ENDIF) Reti logiche 2 / 46 2 3 Metodo esatto per la sintesi di reti a 2

Dettagli

Sommario. 1 Calcolo degli implicanti primi. 2 Copertura. 3 Funzioni a piú uscite. Algoritmo. 1 Fase di espansione 2. 2 Fase di copertura

Sommario. 1 Calcolo degli implicanti primi. 2 Copertura. 3 Funzioni a piú uscite. Algoritmo. 1 Fase di espansione 2. 2 Fase di copertura Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario Algoritmo Metodo esatto per la sintesi di reti a 2 livelli Fattibile fino a circa 20 ingressi In grado di considerare

Dettagli

Esercizio , (+61,81) CA2: , = , (-61,81)

Esercizio , (+61,81) CA2: , = , (-61,81) Compito A Es. : Esprimi in complemento a due il numero decimale - 6,8 arrestandosi al 6 bit dopo la virgola. Esprimi lo stesso numero normalizzato in virgola mobile. Quanti bit sono necessari complessivamente

Dettagli

RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0

RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0 RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A= oppure A= Funzioni logiche elementari per l algebra Booleana: AND, OR, NOT 2 Logica positiva: livello di

Dettagli

Algebra e circuiti elettronici

Algebra e circuiti elettronici Algebra e circuiti elettronici I computer operano con segnali elettrici con valori di potenziale discreti Sono considerati significativi soltanto due potenziali (high/ low); i potenziali intermedi, che

Dettagli

Componenti notevoli combinatori

Componenti notevoli combinatori Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer

Dettagli

I circuiti digitali: dalle funzioni logiche ai circuiti

I circuiti digitali: dalle funzioni logiche ai circuiti rchitettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff.. orghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi

Dettagli

RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0

RETI COMBINATORIE. Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0 RETI COMBINATORIE. 1 Algebra booleana: logica binaria (a due stati) A è una variabile booleana: A=1 oppure A=0 Funzioni logiche elementari per l algebra Booleana: AND, OR, NOT 2 Logica positiva: livello

Dettagli

Ottimizzazione delle reti combinatorie

Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)

Dettagli

Circuti AND, OR, NOT Porte logiche AND

Circuti AND, OR, NOT Porte logiche AND Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni

Dettagli

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh Introduzione Metodo di Karnaugh per reti completamente specificate Le condizioni di indifferenza Metodo

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 28/29 RETI LOGICHE: RETI COMBINATORIE Massimiliano Giacomin 1 Reti combinatorie DEFINIZIONE Una rete combinatoria è un circuito elettronico in grado di calcolare in modo

Dettagli

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli Sommario Metodo di Quine-McCluskey M. Favalli Engineering Department in Ferrara 2 3 Sommario Analisi e sintesi dei sistemi digitali / Algoritmo Analisi e sintesi dei sistemi digitali 2 / 2 3 Metodo esatto

Dettagli

Ottimizzazione delle reti combinatorie

Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)

Dettagli

Algebra di Boole: mappe di Karnaugh

Algebra di Boole: mappe di Karnaugh Corso di Calcolatori Elettronici I Algebra di Boole: mappe di Karnaugh Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione

Dettagli

Algebra di Commutazione

Algebra di Commutazione Algebra di Commutazione Maurizio Palesi Maurizio Palesi 1 Algebra Booleana - Introduzione Per descrivere i dispositivi digitali è necessario avere: Un modello che permette di rappresentare insiemi di numeri

Dettagli

Tutorato architettura degli elaboratori modulo I (lezione 3)

Tutorato architettura degli elaboratori modulo I (lezione 3) Tutorato architettura degli elaboratori modulo I (lezione 3) Moretto Tommaso 03 November 2017 1 Algebra di Boole L aritmetica binaria è stata adottata perché i bit sono rappresentabili naturalmente tramite

Dettagli

Reti Logiche T. Esercizi reti sequenziali sincrone

Reti Logiche T. Esercizi reti sequenziali sincrone Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici RETI LOGICHE: RETI COMBINATORIE Massimiliano Giacomin 1 INTRODUZIONE: LIVELLI HARDWARE, LIVELLO LOGICO PORTE LOGICHE RETI LOGICHE 2 LIVELLI HARDWARE Livello funzionale Livello logico

Dettagli

Cenni alle reti logiche. Luigi Palopoli

Cenni alle reti logiche. Luigi Palopoli Cenni alle reti logiche Luigi Palopoli Cosa sono le reti logiche? Fino ad ora abbiamo visto Rappresentazione dell informazione Assembler L obbie:vo di questo corso è mostrare come si proge>o una computer

Dettagli

Mappe di Karnaugh. Maurizio Palesi. Maurizio Palesi 1

Mappe di Karnaugh. Maurizio Palesi. Maurizio Palesi 1 Mappe di Karnaugh Maurizio Palesi Maurizio Palesi 1 Obiettivi Trovare una espressione in forma SP o PS minima rispetto a certi criteri di costo Nella ottimizzazione delle espressioni SP (PS) a due livelli

Dettagli

Reti Combinatorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web: Prof. G. Quarella

Reti Combinatorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:  Prof. G. Quarella Reti Combinatorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Il livello hardware Necessità di un linguaggio preciso

Dettagli

ESERCITAZIONE 4.5. Approfondimento Circuiti Logici e Sequenziali

ESERCITAZIONE 4.5. Approfondimento Circuiti Logici e Sequenziali ESERCITAZIONE 4.5 Approfondimento Circuiti Logici e Sequenziali 2 Approfondimento: multiplexer 3 Multiplexer: soluzione alternativa Multiplexer: composizione interna 4 Multiplexer: soluzione alternativa

Dettagli

Circuiti di commutazione, codifica e decodifica

Circuiti di commutazione, codifica e decodifica Circuiti di commutazione, codifica e decodifica Vediamo ora i più comuni circuiti per la codifica, decodifica e commutazione di informazioni rappresentate sotto forma binaria. Tali circuiti costituiscono

Dettagli

Dalla tabella alla funzione canonica

Dalla tabella alla funzione canonica Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili

Dettagli

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini Appello di Progettazione di Sistemi Digitali 16 Settembre 2013 - Docenti: Proff. Gorla e Massini Esercizio 1 (3 punti): Convertire in base 4 con rappresentazione in virgola fissa il numero decimale 214,1362

Dettagli

Reti Logiche Combinatorie

Reti Logiche Combinatorie Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete

Dettagli

Maurizio Palesi. Maurizio Palesi 1

Maurizio Palesi. Maurizio Palesi 1 Mappe di Karnaugh Maurizio Palesi Maurizio Palesi 1 Obiettivi Trovare una espressione in forma SP o PS minima rispetto a certi criteri di costo Nella ottimizzazione delle espressioni SP (PS) a due livelli

Dettagli

Sintesi di una funzione logica con le mappe di Karnaugh

Sintesi di una funzione logica con le mappe di Karnaugh Sintesi di una funzione logica con le mappe di Karnaugh Assegnata una funzione logica, la mappa di Karnaugh corrispondente non è altro che una rappresentazione grafica della tabella della verità della

Dettagli

Semplificazione delle funzioni logiche mediante il metodo delle mappe di Karnaugh

Semplificazione delle funzioni logiche mediante il metodo delle mappe di Karnaugh Semplificazione delle funzioni logiche mediante il metodo delle mappe di Karnaugh (26-2-3) Stefano Porcarelli ISTI-NR, 5634 Pisa, Italy, stefano.porcareli@guest.cnuce.cnr.it http://bonda.cnuce.cnr.it Le

Dettagli

Il livello logico digitale

Il livello logico digitale Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso

Dettagli

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 MUX-DEMUX-ROM-PLA

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 MUX-DEMUX-ROM-PLA Reti Logiche Prof. B. Buttarazzi A.A. 29/2 MUX-DEMUX-ROM-PLA Sommario Sintesi di Reti Combinatorie mediante Multiplexer Demultiplexer ROM PLA 2/6/2 Corso di Reti Logiche 29/ 2 Metodo generale di sintesi

Dettagli

Calcolatori Elettronici Lezione 3 Reti Combinatorie

Calcolatori Elettronici Lezione 3 Reti Combinatorie Calcolatori Elettronici Lezione 3 Reti Combinatorie Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Reti combinatorie Sommario: Decodificatore, Codificatore Demultiplexer, Multiplexer

Dettagli

Algebra di commutazione

Algebra di commutazione Algebra di commutazione Calcolatori Elettronici 1 Algebra booleana: introduzione Per descrivere i dispositivi digitali è necessario avere: Un modello che permette di rappresentare insiemi di numeri binari

Dettagli

Come realizzate un AND a tre ingressi utilizzando solo porte NAND? Disegnate lo schema circuitale.

Come realizzate un AND a tre ingressi utilizzando solo porte NAND? Disegnate lo schema circuitale. COMPITO A Esercizio 1 (5 punti) Come realizzate un AND a tre ingressi utilizzando solo porte NAND? Disegnate lo schema circuitale. AND(x, y, z) = NAND(NAND(x, NAND(NAND(y, z), NAND(y, z))), NAND(x, NAND(NAND(y,

Dettagli

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997 1 II Compito di Esonero (A) - 16/1/1997 Non è ammessa la consultazione di nessun testo, nè l utilizzo di nessun tipo di calcolatrice. Ogni esercizio riporta, fra parentesi, il suo valore in trentesimi

Dettagli

Algebra di Boole: mappe di Karnaugh

Algebra di Boole: mappe di Karnaugh Corso di Calcolatori Elettronici I A.A. 2012-2013 Algebra di Boole: mappe di Karnaugh Pro. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie

Dettagli

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2005-2006 prof. Stefano CASELLI prof. William FORNACIARI I compitino del 11 novembre 2005 Bozza soluzioni del

Dettagli

Algebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana

Algebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana Fondamenti di Informatica per Meccanici Energetici - iomedici 1 Mr. oole lgebra di oole George oole: Matematico inglese del XIX secolo lgebra che descrive le leggi del pensiero Logica da cui è possibile

Dettagli

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Quine. Metodo di Quine-McCluskey per più funzioni

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Quine. Metodo di Quine-McCluskey per più funzioni Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Quine ne-mccluskey Metodo di Quine-McCluskey per più funzioni Nel caso di funzioni a più uscite una prima soluzione

Dettagli

Le mappe di Karnaugh

Le mappe di Karnaugh Le mappe di Karnaugh Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto più pratico di semplificazione che quello

Dettagli

Sintesi di Reti Logiche Combinatorie

Sintesi di Reti Logiche Combinatorie Corso di Laurea in Informatica Sintesi di Reti Logiche Combinatorie Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 28/9 Forma canonica La più immediata forma

Dettagli

Sintesi di reti combinatorie a due livelli: Sintesi di reti combinatorie a due livelli:

Sintesi di reti combinatorie a due livelli: Sintesi di reti combinatorie a due livelli: Introduzione Sintesi di Reti ombinatorie Ottimizzazione di Reti ombinatorie a Due Livelli: Metodo di Karnaugh Introduzione Metodo di Karnaugh per reti completamente specificate Le condizioni di indifferenza

Dettagli

LEZIONE N 91. Introduzione agli elementi architetturali principali. Roberto Giorgi, Universita di Siena, C116L91, Slide 1

LEZIONE N 91. Introduzione agli elementi architetturali principali. Roberto Giorgi, Universita di Siena, C116L91, Slide 1 LEZIONE N 91 Introduzione agli elementi architetturali principali Roberto Giorgi, Universita di Siena, C116L91, Slide 1 FORME STANDARD DI FUNZIONI BOOLEANE Roberto Giorgi, Universita di Siena, C116L91,

Dettagli

Semplificazione delle funzioni logiche mediante le mappe K

Semplificazione delle funzioni logiche mediante le mappe K Semplificazione delle funzioni logiche mediante le mappe K Le mappe di Karnaugh Le mappe di Karnaugh (o mappe K) servono a minimizzare una funzione booleana nel modo più semplice e soprattutto in modo

Dettagli

Sintesi di reti combinatorie a due livelli: Introduzione (2)

Sintesi di reti combinatorie a due livelli: Introduzione (2) Sintesi di Reti ombinatorie Ottimizzazione di Reti ombinatorie a Due Livelli: Metodo di Karnaugh Introduzione Metodo di Karnaugh per reti completamente specificate Le condizioni di indifferenza Metodo

Dettagli

Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO

Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO Mappe di Karnaugh 1 G. MARSELLA UNIVERSITÀ DEL SALENTO Introduzione Le semplificazioni di una funzione logica possono essere effettuate mediante i teoremi dell'algebra di Boole. Esiste però un metodo molto

Dettagli

Algebra di commutazione

Algebra di commutazione Algebra di commutazione Algebra booleana: introduzione Per descrivere i dispositivi digitali è necessario avere: Un modello che permette di rappresentare insiemi di numeri binari Le funzioni che li mettono

Dettagli

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei

Dettagli

ESAME DI ARCHITETTURA I COMPITO A

ESAME DI ARCHITETTURA I COMPITO A ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)

Dettagli

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,

Dettagli

Esercizi Risolti RETI LOGICHE T (Modulo 2)

Esercizi Risolti RETI LOGICHE T (Modulo 2) Esercizio 1 Utilizzando l approccio visto nella realizzazione dell adder binario interno alla ALU si esegua il procedimento di sintesi del componente ADDER_5 4 che sommi operandi in base 4 (es 3+3=12;

Dettagli

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh. Mariagiovanna Sami a.a.

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh. Mariagiovanna Sami a.a. Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh Mariagiovanna Sami a.a. 2007-2008 2008 livelli: Introduzione Le reti combinatorie mostrano in ogni istante

Dettagli

Minimizzazione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh. Mappe di Karnaugh. Sommario. Sommario. M. Favalli

Minimizzazione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh. Mappe di Karnaugh. Sommario. Sommario. M. Favalli Sommario Minimiaione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh Rappresentaione grafica di funioni M. Favalli Engineering Department in Ferrara 2 Mappe di Karnaugh 3 Copertura 4 Funioni

Dettagli

Capitolo 5 Reti combinatorie

Capitolo 5 Reti combinatorie Capitolo 5 Reti combinatorie 5.1 - Il problema della sintesi 5.2 - Reti di costo minimo 5.3 - Il metodo delle mappe 5.4 - Reti a Nand ed a Nor 5.5 - Reti programmabili 5.1 Il problema della sintesi Funzione

Dettagli

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche 5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture

Dettagli

APPUNTI DI ELETTRONICA DIGITALE

APPUNTI DI ELETTRONICA DIGITALE APPUNTI DI ELETTRONICA DIGITALE Prerequisiti: Conoscere il sistema di numerazione binario Modulo 1 1. Concetti fondamentali L elettronica digitale tratta segnali di tipo binario, cioè segnali che possono

Dettagli

Architetture 1 AA Canale EO Andrea Sterbini 26 Gennaio Parte 1

Architetture 1 AA Canale EO Andrea Sterbini 26 Gennaio Parte 1 Esercizio 1 (5 punti) Architetture 1 AA 2003-2004 Canale EO Andrea Sterbini 26 Gennaio 2004 Parte 1 Si dimostri senza usare l'induzione perfetta l'identità: x y x y x y z=x z x y x y z Esercizio 2 (10

Dettagli

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A anno accademico 2006-2007 prof. Stefano CASELLI prof. William FORNACIARI I compitino del 16 novembre 2006 Bozza soluzioni del

Dettagli

Circuiti Combinatori

Circuiti Combinatori Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni

Dettagli

Implementazione di circuiti

Implementazione di circuiti Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione

Dettagli

PSPICE simulazione codificatori e decodificatori, MUX - DEMUX

PSPICE simulazione codificatori e decodificatori, MUX - DEMUX PSPICE simulazione codificatori e decodificatori, MUX - DEMUX Davide Piccolo Elaboratori 1 Per le dispense delle lezioni: http://people.na.infn.it/~piccolo/lezionilaboratorio Elaboratori 2 Il circuito

Dettagli