Parte 5. Memoria e I/O
|
|
- Clementina Vacca
- 7 anni fa
- Visualizzazioni
Transcript
1 Parte 5 Memoria e I/O Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 1
2 1 Memoria [Bucci c3.1] 1.1 Classificazione Memorie volatili (che perdono il contenuto quando si spegne l alimentazione) e non-volatili (che mantengono il loro contenuto anche in assenza di alimentazione) Memorie a semiconduttore: o ROM (read only memory), o PROM (programmable read only memory) o RAM (random access memory) SRAM (static random access memory) DRAM (dynamic random access memory) 1.2 Parametri Capacità: numero di parole Parallelismo: numero di bit per parola Consumo di potenza o energia per cliclo di lettura/scrittura o potenza media in condizioni di stand-by Costo per bit Grado di integrazione 2 Dispositivi di Memoria RAM 2.1 Dispositivi SRAM [Bucci c3.2] La cella di memoria è un bistabile realizzato con due invertitori in retroazione. Le due uscite dei due invertitori hanno sempre valore opposto e rappresentano il dato memorizzato e il suo complemento L uscita che rappresenta il dato in forma vera è collegata (attraverso un interruttore) ad una linea detta bitline (vedi organizzazione interna), l altra uscita è collegata ad una linea parallela alla precedente detta bitline negata Gli interruttori che collegano la cella alle bit line sono pilotati da un segnale di controllo detto word line (vedi organizzazione interna) Quando la word line vale 0 la cella mantiene il suo contenuto. La cella è detta statica poichè il meccanismo di memorizzazione è basato sulla presenza di un collegamento stabile tra il segnale d uscita e una linea di alimentazione (alta o bassa a seconda che il dato memorizzato sia 1 o 0). Quando la word line vale 1 la cella è collegata alle bit line. o In lettura le bit line sono pilotate dalla cella, che impone loro i valori in essa memorizzati o In scrittura le bit line sono collegate a linee di alimentazione che rappresentano in forma era e in forma negata il valore da scrivere nella cella. Quando l interruttore pilotato dalle word line si chiude il valore delle bit line viene imposto alla cella sbilanciando il bistabile interno. Le memorie RAM statiche realizzte in tecnologia CMOS richiedono 6 transistori per bit: 4 per i due invertitori e due per i due interruttori di controllo 2.2 Dispositivi DRAM [Bucci c3.3] La cella di memoria è un condensatore, la cui tensione rappresenta il dato memorizzato Una delle due armature del condensatore è collegata a massa, l altra è collegata alla bit line attraverso un interruttore pilotato dal segnale di controllo detto word line Quando la word line vale 0, il condensatore è isolato e mantiene la tensione ai suoi capi, e quindi il dato memorizzato Quando la word line vale 1 il condensatore è collegato alla bit line o In scrittura la bit-line è collegata ad un segnale di alimentazione (0 o 1) e impone il suo valore alla cella o In lettura la bit line è dapprima precaricata ad un valore di tensione di riferimento (Vref) intermedio tra 0 e 1, poi scollegata dall alimentazione e collegata alla cella. Il valore di tensione della cella influenza il valore di tensione della bit-line sbilanciandolo verso 1 o verso 0. Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 2
3 Il meccanismo di memorizzazione è dinamico poichè è affidato ad un fenomeno dinamico: la conservazione della carica sulle armature del condensatore. Se condensatori e interruttori fossero ideali, la carica verrebbe mantenuta per un tempo indefinito, ma poichè ideali non sono la carica viene progressivamente persa, facendo calare lentamente il valore della tensione ai capi del condensatore. Supponiamo che il valore logico 1 sia associato a tensioni comprese tra 1 e 2 Volt e il valore logico 0 a tensioni tra 0 e 1 Volt. Se la tensione che memorizza un 1 cala al di sotto di 1 Volt il valore logico memorizzato s trasforma in 0. Questo è inaccettabile. Per questo è necessario rinfrescare periodicamente i dati contenuti nelle celle di memoria dinamiche. Questa operazione prende il nome di refresh e consiste nella lettura del dato prima del suo definitivo degrado e nella riscrittura del dato sulla cella stessa. La lettura di una cella DRAM avviene per ridistribuzione di carica tra la capacità interna alla cella e la capacità associata all bit line. Per spiegare il fenomeno si può pensare ad un analogia idrostatica: il condensatore è come una cisterna la cui area di base rappresenta la capacità. Il volume del liquido la quantità di carica sulle armature del condensatore, il livello del liquido è il valore di tensione. Tanto maggiore è la capacità tanto maggiore è la quantità di carica necessaria a sostenere un certo livello di tensione. L interruttore che collega la cella di memoria alla bit line è come un tubo che mette in comunicazione due cisterne. La cisterna che rappresenta il condensatore associato alla bit line ha area di base (capacità) Cbl molto maggiore dell area di base (capacità) Cc di quella che rappresenta il condensatore associato alla cella. Alla chiusura dell interruttore, per vasi comunicanti il livello del liquido nelle due cisterne diviene lo stesso. Il livello a cui si porta il liquido è la media pesata dei due livelli originali. Questo meccanismo porta a due considerazioni: 1. lo sbilanciamento che la cella di RAM dinamica impone alla bit line è minimo, e quindi occorrono circuiti di sensing che lo amplifichino per poter effettuare la lettura del dato 2. il meccanismo di ridistribuzione di carica è lento e pertanto la memoria RAM dinamica non ha prestazioni ottimali La dimensione di una cella di DRAM è quella di un solo transistore, poichè nelle attuali tecnologie il condensatore viene sovrapposto al transistore e non occupa ulteriore area sul chip. 3 Organizzazione interna 3.1 Indirizzamento Per semplicità facciamo riferimento ad una memoria a parallelismo 1, i cui elementi sono parole di un solo bit Dal punto di vista logico una memoria contiene un array di elementi individuati univocamente da un indice progressivo che ne rappresenta l indirizzo Dal punto di vista implementativo gli elementi di memoria sono disposti su una matrice quadrata e sono individuati dall intersezione tra righe e colonne Lungo le righe corrono le word line che propagano i segnali di controllo Lungo le colonne corrono le bit line che propagano i dati Ogni cella è individuata da un indirizzo di riga (che attiva la corrispondente word line) e da un indirizzo di colonna (che seleziona la corrispondente bit line) Per passare dall indirizzo di una cella ai suoi indirizzi di riga e colonna è sufficiente dividere i bit di indirizzo in due parti uguali: i bit più significativi costituiscono l indirizzo di riga, i meno significativi quello di colonna. Ad esempio, una memoria da 1Mbit ha indirizzi a 20 bit, di cui i 10 più significativi individuano univocamente una delle 1024 righe, quelli meno significativi una delle 1024 colonne. Gli indirizzi di riga e colonna sono decodificati da decoder di riga e di colonna per generare segnali di selezione in codice 1-su-n. Il decodificatore di colonna si comporta come un multiplexer che seleziona quale della bit-line collegare alla porta di input/output. 3.2 Parallelismo Per generalizzare la trattazione del paragrafo precedente si può pensare che una memoria a parallelismo interno p sia composta da p matrici concettualmente sovrapposte che condividono gli stessi indirizzi e le stesse word line, mentre hanno bit-line distinte, collegate ad altrettante porte di input/output. 3.3 Cicli di lettura Un ciclo di lettura consiste in o Acquisizione dell indirizzo o Decodifica dell indirizzo di riga o Pilotaggio della word line o Pilotaggio della bit line da parte della cella o Sensing del dato letto Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 3
4 o Decodifica dell indirizzo di colonna e selezione della bit line o Pilotaggio della porta d uscita Tempo di accesso (access time): intervallo di tempo tra l asserzione degli indirizzi e la stabilizzazione dei dati in uscita Tempo di ciclo di lettura (read cycle time): intervallo di tempo minimo tra due letture indipendenti Data la sequenza di operazioni che compongono un ciclo di lettura è possibile realizzare memorie alle quali l indirizzo di riga e l indirizzo di colonna vengono forniti in sequenza al fine di dimezzare la dimensione del BUS indirizzi. In particolare questo ha senso farlo per memorie DRAM che hanno tempi di accesso molto più lunghi. 4 Organizzazione esterna [Bucci c3.5] 4.1 Introduzione Le dimensioni e il parallelismo dei dispositivi di memoria utilizzati da un sistema non necessariamente coincidono con le dimensioni e il parallelismo della memoria del sistema. Le dimensione della memoria di un sistema sono legate al numero di bit che compongono il BUS di indirizzi. Il parallelismo della memoria di un sistema è legato al parallelismo del suo BUS dati. 4.2 Dimensione N dispositivi di memoria di capacità C e parallelismo P possono essere utilizzati per realizzare un unica memoria di capaictà NC e parallelismo C. A tal fine tutti i dispositivi vengono collegati al bus dati e ai primi c=log 2 (C) bit del bus indirizzi. I restanti bit del bus indirizzi (gli n=log 2 (N) bit più ingnificativi) vengono utilizzati per individuare e abilitare (attraverso il semplice logica di decodifica che genera i seganli di chip select) i singoli dispositivi. 4.3 Parallelismo N dispositivi di memoria di capacità C e parallelismo P possono essere utilizzati per realizzare un unica memoria di capacità C e parallelismo NC. A tal fine tutti i dispositivi vengono collegati al bus indirizzi e ciascuno di essi viene collegato esclusivamente ad una porzione di P bit del bus dati (che complessivamente ha parallelismo NP). Tutti i dispositivi vengono selezionati contemporaneamente durante le operazioni di lettura e scrittura. 5 Organizzazione gerarchica [Bucci c3.7] 5.1 Introduzione Le prestazioni dei dispositivi di memoria peggiorano all aumentare delle dimensioni (bit line e word line più lunghe, capacità di carico più grandi, circuiti di decodifica più complessi, maggiore distanza dal microprocessore) A parità di generazione tecnologica, le SRAM sono molto più veloci delle DRAM, ma meno capaci e più costose Le DRAM raggiungono capacità molto più elevate delle SRAM a costi contenuti, ma sono più lente L obiettivo è la realizzazione di memorie con capacità e costo delle DRAM e prestazioni delle SRAM Tale obiettivo può essere raggiunto mediante un organizzazione gerarchica della memoria principale, sfruttando il principio di località e la modalità di funzionamento in page mode delle memorie 5.2 Principio di località Osservazione empirica della distribuzione statistica degli accesi in memoria Località spaziale: è molto probabile che nell immediato futuro il microprocessore acceda a locazioni di memoria contigue a quelle appena utilizzate Località temporale: è molto probabile che nell immediato futuro il microprocessore acceda nuovamente a locazioni di memoria appena utilizzate 5.3 Page mode Molte memorie consentono di trasferire il contenuto di blocchi di locazioni contigue con prestazioni molto superiori a quelle ottenibili mediante una sequenza di accessi singoli In particolare, se si pensa che ogni accesso ad una memoria DRAM richiede la decodifica di riga, l attivazione della WL, la stabilizzazione delle BL, il sensing dei dati, la decodifica di colonna e la selezione Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 4
5 delle bit-line, per accedere a celle disposte sulla stessa riga è sufficiente cambiare l indirizzo di colonna, riducendo sensibilmente i tempi di accesso ai dati successivi al primo. 5.4 Gerarchia di memoria La memoria principale ha un orgnizzazione piramidale. Al vertice stanno memorie piccole, veloci e costose, alla base memorie capienti, lente ed economiche: o registri interni o cache interna o cache esterna o RAM o memoria virtuale Le celle di memoria alle quali si prevede che il microprocessore debba accedere vengono trasferite nei livelli di memoria più alti. Fintanto che il microprocessore trova i dati di cui ha bisogno nei livelli di memoria più alti percepisce la memoria principale come una memoria ad alte prestazioni In base al principio di località, le celle di memorie che vengono spostate ai livelli di memoria più alti sono quelle contigue a quella indirizzata dal microprocessore 6 Cache [Bucci c7.1-4] 6.1 Principio di funzionamento Immaginiamo che le locazioni (word) di memoria principale siano disposte su righe di W elementi. Immaginiamo inoltre che L righe formino un blocco e che vi siano B blocchi. La memoria risulta quindi composta da B blocchi di L righe di W parole. Questa organizzazione logica (da non confondere con l organizzazione matriciale dei dispositivi di memoria) si riflette sull indirizzo delle celle di memoria, che viene suddiviso in tre parti: o i b bit più significativi individuano il blocco (B=2 b ) o gli l bit successivi individuano la riga (L=2 l ) o i w bit meno significativi individuano la parola (W=2 w ) Supponiamo di disporre di una memoria cache grande quanto un blocco, idealmente organizzata in L righe di W parole ciascuna Una parola in cache è individuata dagli l+w bit meno significativi dell indirizzo La parola rappresenta la minima unità di memoria indirizzabile La riga è la zona di memoria trasferita tra unitariamente da memoria RAM a cache Il blocco è la dimensione della cache Quando il microprocessore accede alla parola di indirizzo (IB,Ll,IW), l intera riga in cui si trova la parola indirizzata viene trasferito in cache. La posizione che la riga occuperà in cache dipende dalla modalità di gestione della cache Se la locazione di memoria indirizzata è presente in cache, si parla di cache hit, altrimenti di cache miss In caso di cache hit i tempi di accesso sono quelli tipici della cache (t ls ), molto brevi In caso di cache miss si paga una penalità dovuta all accesso ad una memoria di più basso livello e al trasferimento dell intera riga in cache (t p ) Il tempo di accesso medio è t avg =h t ls + m t p, con h e m probabilità di hit e miss 6.2 Cache a mappatura diretta (direct mapped cache) La parola di indirizzo (BI,LI,WI) viene mappata in cache in posizione (LI,WI) La posizione in cache è univocamente determinata dall indirizzo Poichè tutte le righe omologhe di blocchi diversi verrebbero mappate nella stessa posizione in cache (poichè condividono i bit meno significativi dell indirizzo), ogni volta che una riga viene portata in cache occorre annotare a quale blocco appartiene. A tal fine ad ogni riga di cache è associato un tag di b bit in cui vengono trascritti i bit più significativi dell indirizzo che individuano il blocco (BI). Quando il microprocessore indirizza la locazione (BI,LI,WI), si verifica che il dato non sia già presente in cache in posizione (LI,WI), confrontando il tag associato alla riga LI con l indirizzo di blocco BI Vantaggio: semplicità Svantaggio: nessuna libertà di scelta nel piazzamento delle righe. Righe omologhe di blocchi di memoria diversi si sovrascrivono a vicenda in cache, anche se il resto della cache è inutilizzato. Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 5
6 6.3 Cache associativa (fully assciative cache) Le linee di memoria possono essere mappate in qualsiasi posizione in cache, indipendentemente dal loro indirizzo. Questo ha due conseguenze: o poichè la posizione della linea in cache non è più legata all indirizzo di linea, il tag associato alla linea deve contenere sia l indirizzo di blocco che l indirizzo di linea (BI,LI) o dovendo cercare in cache la locazione di memoria indirizzata occorre confrontare i bit più significativi dell indirizzo (BI,LI) con i tag di tutte le linee di cache. Se uno dei tag coincide, la linea corrispondente contiene la parola indirizzata, altrimenti si è verificato un cache miss Vantaggio: piena libertà di scelta nel piazzamento delle linee in cache, che permette di sfruttare al meglio la cache disponibile. Le prestazioni dipendono dalle politiche di rimpiazzamento, che decidono dinamicamente quale delle linee di memoria già presenti in cache sacrificare per far posto ad altre Svantaggio: complessità (in particolare, l esigenza di prestazioni elevate impone di effettuare parallelamente il confronto di tutti i tag) 6.4 Cache parzialmente associativa (set associative cache) Compromesso tra cache diretta e associativa: la cache è divisa in insieme di linee (detti vie) L indirizzo di memoria individua univocamente l insieme di linee di cache in cui la cella va mappata, ma lascia libertà di scelta della posizione all interno di ogni insieme. Per indirizzare la cache si utilizza l indirizzo di memoria per individuare l insieme di linee, e poi si confrontano i tag delle linee dell insieme per cercare l elemento desiderato. Il numero di righe in ogni insieme viene detto numero di vie o grado di associatività della cache 6.5 Prestazioni Il tempo di accesso medio è t avg =h t ls + m t p, con h e m probabilità di hit e miss Per aumentare le prestazioni occorre: o ridurre il tempo di accesso alla cache t ls scegliendo dispositivi cache ad alte prestazioni o ridurre il miss penalty t p scegliendo dispositivi a prestazioni più alte utilizzando multipli livelli di cache consentendo il bypass della cache in caso di miss o aumentare la probabilità di hit, che dipende da: dimensione della cache dimensione delle linee di cache grado di associatività politica di rimpiazzamento 7 Memoria virtuale [Bucci c8.1-2, c8.4] 7.1 Principio di funzionamento Esigenza: eseguire programmi che richiedono più memoria di quella fisica disponibile (per le istruzioni o per i dati), gestire più processi contemporaneamente, le cui esigenze di memoria complessive eccedono le dimensioni della RAM Soluzione: spazio di indirizzamento logico più grande di quello fisico e suddiviso in pagine (zone di memoria di dimensioni prefissate, generalmente potenze di 2, gestite automaticamente dal sisteam indipendentemente dal contenuto della memoria) o in segmenti (zone di memoria di dimensioni arbitrarie decise dal programmatore in base al contenuto; ad esempio stack, programma e dati) In base al principio di località, i segmenti o le pagine di memoria logica vengono mappate sulla memoria fisica (RAM) quando utilizzate, e riposte in memoria di massa se non utilizzate e superiori alle dimensioni della RAM La funzione che trasforma indirizzi logici in indirizzi fisici dipende dal tempo (poichè il mapping della memoria logica su quella fisica è dinamico) ed è implementata dalla Memory Management Unit (MMU) La MMU può trovarsi a monte della cache (se questa fa il caching della memoria fisica, cache fisica) o in parallelo alla cache (se questa fa il caching della memoria logica, cache virtuale) 7.2 Page-Map Table (PMT) La funzione di traduzione di indirizzi logici in fisici è rappresentata da una tabella delle pagine (page-map table, PMT). Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 6
7 Un indirizzo logico è composto da due parti: o i bit più significativi formano il Virtual Page Number (VPN) o i bit meno significativi l Offset interno alla pagina Un indirizzo fisico è analogamente composto da due parti: o i bit più significativi formano il Real Page Number (RPN) o i bit meno significativi l Offset interno alla pagina La tabella delle pagine viene indirizzata dal VPN e restituisce il RPN Chiamiamo root pointer il puntatore al primo elemento della tabella delle pagine Ogni elemento della tabella delle pagine contiene: o RPN o PROT, serie di flag tra cui: P (a 1 se la pagina è presente in memoria fisica), A (a 1 se la pagina è stata indirizzata dall ultimo reset), M (a 1 se la pagina è stata modificata, nel qual caso dovrà essere trascritta in memoria di massa prima di essere sovrascritta da un altra pagina), ACC (diritti di accesso) 7.3 PMT gerarchica Dimensione della tabella delle pagine (esempio): o indirizzi logici a 32 bit o pagine di 4Kbyte (offset di 12 bit, VPN a 20 bit) o PTE di 4 byte o Numero di elementi della PMT: 2 20 =1M o Dimensione della PMT = 4Mbyte Per ridurre l occupazione di memoria della PMT vengono utilizzate tabelle delle pagine paginate a loro volta, ovvero tabelle delle pagine gerarchiche Il VPN dell indirizzo logico è suddiviso in due pari: o VPN.Liv1, bit più significativi o VPN.Liv2, bit meno significativi Il VPN.Liv1 viene utilizzato per indirizzare una PMT di primo livello, il cui primo elemento è pntato dal root pointer La PMT di primo livello restituisce il root pointer di una delle PMT di secondo livello, in cui cercare il RPN associato al VPN.liv2 Il vantaggio è che le PMT di secondo livello vengono portate in RAM solo se utilizzate Esempio di PMT gerarchica: o VPN.liv1 a 10 bit o VPN.liv2 a 10 bit o PMT di primo livello di 4Kbyte (1 pagina) o PMT di secondo livello di 4Kbyte (1 pagina) 7.4 Parametri di progetto Pagine di dimensioni maggiori o miglior ammortizzamento della latenza per il piazzamento della testina dell hard disk all inizio della pagina o PMT di dimensioni minore o maggiore frammentazione 7.5 Translation Lookaside Buffer (TLB) Prestazioni o Se la tabella delle pagine è memorizzata in RAM, ogni accesso in memoria richiede 2 accessi alla RAM: uno per recuperare il RPN dalla PMT, uno per accedere all indirizzo fisico richiesto o Se la tabella è gerarchica, gli accessi alla RAM necessari a realizzare un accesso alla memoria logica sono 3 o più Per migliorare le performance si utilizza una cache associativa per i RPN, detta translation lookaside buffer (TLB) Si noti che il TLB contiene gli ultimi RPN utilizzati e i relativi VPN (usati come tag di una cache associativa) Poichè RPN e VPN restano immutati fintanto che il microprocessore indirizza celle di memoria appartenenti alla stessa pagina, il principio di località degli accessi alla PMT è particolarmente valido, rendendo molto efficace il caching anche se il TLB è molto piccolo (ad esempio di soli 16 elementi) 7.6 Multitasking Processo: coppia (programma, stato di esecuzione) Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 7
8 Lo stato di esecuzione di un programma è rappresentato dal valore corrente di tutte le variabili e dal contenuto di tutti i registri interni al microprocessore, tra cui ovviamente il program counter (PC) In sistemi multitasking è possibile sospendere l esecuzione di un processo per dedicare la CPU ad un altro processo. Questo richiede un cambiamento di contesto che comporta il salvataggio dello stato del processo da sospendere e il ripristino dello stato del processo di cui riprendere l esecuzione. L esecuzione di processi concorrenti (multitasking) può essere gestita in due modi diversi: o time sharing: ad ogni processo è dedicato uno slot temporale di lunghezza prefissata al termine del quale si rimette in discussione l assegnazione delle risorse di calcolo o sospensione: l esecuzione di un processo è interrotta solo quando il processo incontra una condizione di blocco in attesa di un evento Tabella delle pagine condivisa da tutti i processi: o Spazio di indirizzamento logico unico o I processi concorrenti devono utilizzare zone dello spazio di indirizzamento logico non sovrapposte Tabella delle pagine dedicata ad ogni processo: o Ogni processo ha il proprio spazio di indirizzo logico o Se due processi usano lo stesso indirizzo logico non si creano conflitti o La tabella delle pagine fa parte del contesto di ogni processo e deve essere salvata e ricaricata ad ogni cambio di contesto 8.1 Introduzione [Bucci c4.1] Memory-mapped I/O Sincronizzazione 8.2 I/O a controllo di programma [Bucci c4.2] Chiamata a procedura Stack Ritorno da procedura 8 Input output 8.3 I/O a controllo di interruzione (interrupt) [Bucci c4.3-7] Interruzioni ed eccezioni o esterne (asincrone e impreviste) o interne (sincrone, ma impreviste) o trappole (sincrone e previste) 8.4 Accesso diretto alla memoria [Bucci c4.10] Facoltà di Scienze MM FF NN Università di Urbino A.A. 2001/2002 8
static dynamic random access memory
LA MEMORIA SRAM e D R A M static dynamic random access memory SRAM: unità che memorizza un gran numero di parole in un insieme di flip-flop, opportunamente connessi, mediante un sistema di indirizzamento
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Tecnologie per le Memorie Anno Accademico Francesco Tortorella Gerarchia di memoria: vista complessiva Gerarchia di memoria: tecnologie Accesso casuale (random):
DettagliIntroduzione alle gerarchie di memoria
Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliEsercitazione su Gerarchie di Memoria
Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi
DettagliCircuiti di Indirizzamento della Memoria
Circuiti di Indirizzamento della Memoria Maurizio Palesi Maurizio Palesi 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Maurizio Palesi Maurizio Palesi 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di
DettagliEsame di INFORMATICA Lezione 4
Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/25 Struttura
DettagliCorso di Informatica
Corso di Informatica Modulo T2 3-La memoria 1 Prerequisiti Concetto di memoria Dati e istruzioni Bit e byte 2 1 Introduzione In questa Unità studiamo più in dettaglio la memoria del computer e le sue funzioni.
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliSOLUZIONI: Memoria virtuale
SOLUZIONI: Memoria virtuale INTRODUZIONE Memoria Virtuale: Si parla di memoria virtuale quando la memoria principale viene utilizzata come cache per la memoria di massa (dischi, nastri): - I programmi
DettagliMEMORIE AD ACCESSO CASUALE
MEMORIE Le memorie sono circuiti in grado di contenere un elevato numero di informazioni binarie in maniera organizzata e fornirle in uscita mediante una operazione detta LETTURA della memoria. A seconda
DettagliMemoria Virtuale e I/O
Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Introduzione CPU - progettazione - prestazioni ideali Le prestazioni reali sono influenzate (pesantemente) da memoria e I/O. Memoria - gerarchie
DettagliIntroduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1
Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 06/01/2013 versione 2 1 Obiettivo Sommario Livelli della gerarchia di memoria Memoria cache: concetti
DettagliEsercitazione su Gerarchie di Memoria
Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,
DettagliArchitettura dei calcolatori
Cos'è un calcolatore? Architettura dei calcolatori Esecutore automatico di algoritmi Macchina universale Elementi di Informatica Docente: Giorgio Fumera Corso di Laurea in Edilizia Facoltà di Architettura
DettagliLa memoria cache. Lab di Calcolatori
La memoria cache 1 Gap delle prestazioni DRAM - CPU 1000 CPU- DRAM Gap CPU Proc 60%/yr. (2X/1.5yr) 100 10 ProcessorMemory Performance Gap: (grows 50% / year) D R A M DRAM9%/yr.(2X/10 yrs) 1 1980 1981 1982
DettagliCorso di Calcolatori Elettronici I A.A Le memorie Lezione 16
Corso di Calcolatori Elettronici I A.A. 2010-2011 Le memorie Lezione 16 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Definizione di memoria Sistema organizzato con un insieme di registri
DettagliStruttura di un elaboratore
Testo di rif.to: [Congiu] -.1,.2 (pg. 80 9) Struttura di un elaboratore 01.b Blocchi funzionali La memoria centrale Suddivisione in blocchi funzionali 1 I blocchi funzionali di un elaboratore Organizzazione
DettagliStruttura delle memorie cache
Architettura degli Elaboratori e delle Reti Lezione 28 Struttura delle memorie cache Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 28 1/24
DettagliLa memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni
La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso, misurata in base al tempo impiegato dal processore per accedere ad uno specificato indirizzo
DettagliModulo: Elementi di Informatica
ARCHITETTURA DI VON NEUMANN Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Fisica medica e statistica Modulo: Elementi di Informatica A.A. 2009/10 Lezione
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La
DettagliMemorie elettroniche. 1. Parametri delle memorie
62 Fig. 1. Struttura di memoria. Memorie elettroniche Le memorie elettroniche sono dispositivi che immagazzinano informazioni sotto forma di codici binari. I dati memorizzati possono essere scritti (write)
DettagliSISTEMI INFORMATIVI AZIENDALI
SISTEMI INFORMATIVI AZIENDALI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: Alla fine di ogni lezione Modalità esame: scritto 1 Visione d insieme Foto disaggregata di un computer
DettagliCache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:
Cache associativa Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore: 1. Indirizzamento diretto (già visto). Ogni blocco della memoria inferiore può
DettagliGestione della Memoria
Gestione della Memoria Informatica B Il modello della memoria 2 E un modello lineare La memoria è una sequenza di celle numerate da 0 fino a un valore massimo M Il numero che identifica ogni cella è detto
Dettagli8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache
Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene
DettagliCache: 1 livello della gerarchia di memoria
Cache: 1 livello della gerarchia di memoria Processore Controllo Datapath Registri On chip cache Cache di secondo livello (SRAM) Memoria principale (DRAM) Memoria secondaria (Disco) 4 decisioni da prendere
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliLa memoria: tecnologie di memorizzazione
Architettura degli Elaboratori e delle Reti La memoria: tecnologie di memorizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano 1 Organizzazione
DettagliMemorie Caratteristiche principali
Memorie Caratteristiche principali Locazione: processore, interna (principale), esterna (secondaria) Capacità: dimensione parola, numero di parole Unità di trasferimento: parola, blocco Metodo di accesso:
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliBlocchi di più parole
Blocchi di più parole Per trarre vantaggio dalla località spaziale non conviene avere blocchi di una sola parola ma blocchi di più parole che occupano nella memoria principale posizioni vicine. Esempio:
DettagliLa memoria: tecnologie di memorizzazione
Architettura degli Elaboratori e delle Reti La memoria: tecnologie di memorizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1 Organizzazione della
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliLA MEMORIA NEL CALCOLATORE
Tipi di memorie (1) Rappresenta il supporto fisico, il dispositivo su cui sono immagazzinate le informazioni (dati e programmi) ROM (Read Only Memory) 1-2 MByte Cache 1 MByte di sola lettura contiene programmi
DettagliGerarchia di Memoria e Memorie Cache. ma rallenta R / nw. Qui : modi di aumentare velocità di R / nw. dati e codice non tutti uguali
Gerarchia di Memoria e Memorie Cache Memoria virtuale: comodità + sicurezza ma rallenta R / nw Qui : modi di aumentare velocità di R / nw Osservazione: dati e codice non tutti uguali alcuni si usano poco
DettagliMemoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica
FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliSISTEMI OPERATIVI. Gestione della memoria. Gestione della memoria. Partizionamento Paginazione Segmentazione Memoria virtuale. 08.
SISTEMI OPERATIVI 08.a Gestione della memoria Gestione della memoria Partizionamento Paginazione Segmentazione Memoria virtuale 1 Obiettivi La gestione della memoria (effettuata dal SO usando gli accorgimenti
DettagliIl quadro di insieme. Tecnologie per la memoria e gerarchie di memoria. Un ripasso: latch D e flip-flop D. Un ripasso: clock
Il quadro di insieme I cinque componenti di un calcolatore Tecnologie per la memoria e gerarchie di memoria Processore Unità di controllo Memoria Dispositivi di input Architetture dei Calcolatori (lettere
DettagliLa tecnologia delle memorie
La tecnologia delle memorie Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/37 Sommario Gestione delle memorie cache. SRAM. DRAM.
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
DettagliMemorie a semiconduttore
Memorie a semiconduttore Lucidi del Corso di Circuiti Integrati Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Memorie: classificazione Le
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliLezione 2 Principi Fondamentali di SO Interrupt e Caching. Sommario
Lezione 2 Principi Fondamentali di SO Interrupt e Caching Sommario Operazioni di un SO: principi fondamentali Una visione schematica di un calcolatore Interazione tra SO, Computer e Programmi Utente 1
DettagliDal sistema operativo all' hardware
Dal sistema operativo all' hardware Di cosa parleremo? Il computer (processore e memoria principale) Cosa avviene all'avvio del computer? Scheda madre Alimentatore Memorie Secondarie (floppy disk, hard
DettagliGli attori principali di un architettura
Memoria Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it Gli attori principali
DettagliStruttura hw del computer
Informatica per laurea triennale facoltà di medicina LEZIONE 3 Il processore, la memoria e l esecuzione dei programmi 1 Struttura hw del computer Il nucleo di un computer è costituito da 3 principali componenti:
DettagliCLASSIFICAZIONE DEI SISTEMI OPERATIVI (in ordine cronologico)
CLASSIFICAZIONE DEI SISTEMI OPERATIVI (in ordine cronologico) - Dedicati Quelli dei primi sistemi operativi. La macchina viene utilizzata da un utente per volta che può eseguire un solo programma per volta.
DettagliMemorie. Definizione di memoria
Corso di Calcolatori Elettronici I A.A. 2010-2011 Memorie Lezione 24 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria Informatica
DettagliClocking. Architetture dei Calcolatori (Lettere. di Memoria. Elemento. scritti. Tecnologie per la Memoria e Gerarchie di Memoria
Clocking Architetture dei Calcolatori (Lettere A-I) Tecnologie per la Memoria e Gerarchie di Memoria Ing.. Francesco Lo Presti Il segnale di Clock definisce quando i segnali possono essere letti e quando
DettagliGestione della memoria
Gestione della memoria centrale Gestione della memoria Concetti generali. Swapping. Allocazione contigua di memoria. Paginazione. Segmentazione. Segmentazione con paginazione. Esempio: Pentium Intel Background
DettagliInformatica 10. appunti dalla lezione del 16/11/2010
Informatica 10 appunti dalla lezione del 16/11/2010 Memorie Dispositivi in grado di conservare al loro interno informazione per un intervallo di tempo significativo RAM chiavetta USB Hard disk CD/DVD SD
DettagliLezione 15. L elaboratore Elettronico
Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente
DettagliLEZIONE 2 Il processore e la memoria centrale
Informatica per Igienisti Dentali LEZIONE 2 Il processore e la memoria centrale 1 Il linguaggio macchina Il processore è in grado di riconoscere (e quindi di eseguire) solo programmi scritti in un proprio
DettagliSistemi RAID. Motivazioni Concetti di base Livelli RAID. Sommario
Sistemi RAID 1 Motivazioni Concetti di base Livelli RAID Sommario 2 1 Motivazione L evoluzione tecnologica ha permesso di avere dischi sempre più piccoli e meno costosi E facile equipaggiare un sistema
DettagliI.P.S.I.A. Di BOCCHIGLIERO. ----Memorie a semiconduttore---- Materia: Elettronica, Telecomunicazioni ed applicazioni. prof. Ing.
I.P.S.I.A. Di BOCCHIGLIERO a.s. 2011/2012 -classe IV- Materia: Elettronica, Telecomunicazioni ed applicazioni ----Memorie a semiconduttore---- Aunni: Santoro Arturo-Turco Raffaele prof. Ing. Zumpano Luigi
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliArchitettura degli elaboratori - 2 -
Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori e gerarchie di memoria Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it
DettagliCapitolo 5 Le infrastrutture HardWare. La memoria centrale
Capitolo 5 Le infrastrutture HardWare La memoria centrale La memoria La memoria Supporto alla CPU: : deve fornire alla CPU dati e istruzioni il più rapidamente possibile Archivio: : deve consentire di
DettagliLa gerarchia di Memoria
La gerarchia di Memoria Metodologie di progettazione Hw-Sw- LS. Ing. Informatica Gap delle prestazioni DRAM - CPU 000 CPU 00 0 DRAM 980 98 982 983 984 985 986 987 988 989 990 99 992 993 994 995 996 997
DettagliMemoria cache, interrupt e DMA
FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliInformatica giuridica
Informatica giuridica Corso di laurea in Scienze dei Servizi giuridici Corso di laurea magistrale in Giurisprudenza A.A. 2015/16 L architettura hardware degli elaboratori La scheda madre Memoria principale
DettagliMemorie Flash. Architettura Lettura Programmazione Cancellazione
Memorie Flash Architettura Lettura Programmazione Cancellazione Memorie Flash Caratteristiche delle memorie NV: di norma possono essere soltanto lette; in alcuni casi possono essere anche scritte, ma l
DettagliPipeline. Esempio pipeline lineare a 5 stadi. Tempificazione S1 S2 S3 S4 S5. Istruzioni. Istruzione 4. Istruzione 3. Istruzione 2. tempo.
Pipeline Esempio pipeline lineare a 5 stadi Istruzioni S1 S2 S3 S4 S5 Tempificazione Istruzione 4 S1 S2 S3 S4 S5 Istruzione 3 S1 S2 S3 S4 S5 Istruzione 2 S1 S2 S3 S4 S5 Istruzione 1 S1 S2 S3 S4 S5 tempo
DettagliLe memorie. Introduzione
Le memorie Introduzione Una memoria è un sistema elettronico in grado di immagazzinare dati in forma binaria, per poi renderli disponibili ad ogni richiesta. Tale sistema è costituito da un insieme di
DettagliMemoria e altro. Contenuto della lezione. Richiami Evoluzione Gerarchia Organizzazione Allineamento Indirizzamento Ecc
Memoria e altro Contenuto della lezione Richiami Evoluzione Gerarchia Organizzazione Allineamento Indirizzamento Ecc Prima di tutto un ripasso di elettronica. Logica TTL ¼ di 7400 Soglia di rumore Registro
DettagliInformatica. Informazione L Informazione è un dato, o un insieme di dati, interpretati in un determinato contesto.
Informatica Con il termine Informatica (Informazione automatica) si intende la scienza che si occupa della Rappresentazione e della Elaborazione automatica delle Informazioni. Informazione L Informazione
DettagliARCHITETTURA DI UN SISTEMA DI ELABORAZIONE
ARCHITETTURA DI UN SISTEMA DI ELABORAZIONE Il computer o elaboratore è una macchina altamente organizzata capace di immagazzinare, elaborare e trasmettere dati con notevole precisione e rapidità. Schematicamente
DettagliPeriferiche CPU. Misure e Sistemi Microelettronici Sistemi 6-1 SREG. Data Bus Address Bus Control Bus
Periferiche Interface Interface Interface Interface CPU SREG CREG DREG Il processore scambia informazioni con le periferiche attraverso dei registri. Tipicamente: Control REGister; Status REGister; Data
DettagliSistemi di Calcolo (A.A ) Corso di Laurea in Ingegneria Informatica e Automatica Sapienza Università di Roma
Sistemi di alcolo (.. 2014-2015) orso di Laurea in Ingegneria Informatica e utomatica Sapienza Università di Roma Esercizi riepilogativi sulla seconda parte del Modulo I Memoria virtuale omanda 1 La memoria
DettagliFallimenti nella TLB
Fallimenti nella TLB Un fallimento nella TLB può essere dovuto a due motivi: 1. la pagina fisica non è presente in memoria (page fault); 2. la traduzione non è nella TLB, anche se la pagina fisica è presente
DettagliStruttura dell elaboratore elettronico
Struttura dell elaboratore elettronico Concetti di base della tecnologia dell Informazione e della Comunicazione Qual è il significato del termine informatica? E' la scienza che si propone di raccogliere,
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliIl file È un insieme di informazioni: programmi. Il File System. Il file system
Il File System Il file È un insieme di informazioni: programmi d a t i testi rappresentati come insieme di record logici (bit, byte, linee, record, etc.) Ogni file è individuato da (almeno) un nome simbolico
DettagliStruttura CPU. Struttura e Funzione del Processore. Capitolo 12. Compiti CPU:
Struttura e Funzione del Processore Capitolo 12 Struttura CPU Compiti CPU: Prelevare istruzioni Interpretare istruzioni Prelevare dati Elaborare dati Scrivere (memorizzare) dati 1 CPU con bus di sistema
DettagliStrutture di Memoria 1
Architettura degli Elaboratori e Laboratorio 17 Maggio 2013 Classificazione delle memorie Funzionalitá: Sola lettura ROM, Read Only Memory, generalmente usata per contenere le routine di configurazione
DettagliIndirettezza. Fetch/Execute. Fetch/Execute. Introduzione della Indirettezza (indirect)
Ciclo esecutivo delle istruzioni: Fetch/Execute Lo avete visto nel corso di Introduzione alle Architetture degli Elaboratori Stallings, Capitolo 3 Ne vediamo una versione revisionata Indirettezza Per recuperare
DettagliPorte Input/Output (I/O Connectors)
Porte Input/Output (I/O Connectors) Le porte I/O permettono al computer di comunicare (scambiare dati) con le periferiche Interfacce di entrata / uscita Porta seriale RS-232, invio dei dati attraverso
DettagliLa memoria secondaria
La memoria secondaria La memoria principale non può essere troppo grande a causa del suo costo elevato Non consente la memorizzazione permanente dei dati (volatilità) Per questi motivi sono stati introdotti
DettagliGESTIONE DELLA MEMORIA CENTRALE 6.1 D. - UNICAL
GESTIONE DELLA MEMORIA CENTRALE 6.1 Gestione della Memoria Background Spazio di indirizzi Swapping Allocazione Contigua Paginazione 6.2 Background Per essere eseguito un programma deve trovarsi (almeno
DettagliLo scanner. Informatica di Base A e B -- Rossano Gaeta 82
Lo scanner Dispositivo che permette l acquisizione di immagini in formato digitale La sua precisione (risoluzione) si misura in DPI (Dot Per Inch). Maggiore il DPI maggiore la risoluzione delle immagini
DettagliLa gerarchia di memorie (2)
La gerarchia di memorie (2) Architetture Avanzate dei Calcolatori Valeria Cardellini Migliorare le prestazioni delle cache Consideriamo la formula del tempo medio di accesso in memoria (AMAT) AMAT = hit
DettagliOrganizzazione della memoria
Memorizzazione dati La fase di codifica permette di esprimere qualsiasi informazione (numeri, testo, immagini, ecc) come stringhe di bit: Es: di immagine 00001001100110010010001100110010011001010010100010
DettagliInterrupt. Interno. Esterno. I/O (Gestione dei trasferimenti dati con la cpu e la memoria)
Interruzioni Interruzioni Le operazioni di I/O vengono gestite tramite un meccanismo chiamato Interrupt; Con l Interrupt il dispositivo d I/O invia un segnale (segnale d Interrupt) sul bus ogni volta che
DettagliIl file system. Le caratteristiche di file, direttorio e partizione sono del tutto indipendenti dalla natura e dal tipo di dispositivo utilizzato.
Il File System Il file system È quella parte del Sistema Operativo che fornisce i meccanismi di accesso e memorizzazione delle informazioni (programmi e dati) allocate in memoria di massa. Realizza i concetti
DettagliArchitettura dei computer
Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore (CPU) la memoria principale (RAM) la memoria secondaria i dispositivi di input/output Il processore
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliI dispositivi di input/output: il mouse
I dispositivi di input/output: il mouse Oggi quasi tutti i computer hanno un dispositivo di puntamento detto mouse Una freccia indica la posizione del mouse sul video e lo spostamento del mouse sul tavolo
DettagliArchitettura dei calcolatori. Architettura dei calcolatori. Cos'è un computer?
Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ 2 Cos'è un computer? 3 Cos'è un computer? E' un dispositivo in grado di Elaborare
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliLa memoria principale
La memoria principale DRAM (Dynamic RAM) il contenuto viene memorizzato per pochissimo tempo per cui deve essere aggiornato centinaia di volte al secondo (FPM, EDO, SDRAM, RDRAM) SRAM (Static RAM) veloce
DettagliMemory management. Le attività di memory management del SO per la condivisione da parte di più processi
memory management 1 Memory management Le attività di memory management del SO per la condivisione da parte di più processi Ricordare quali parti della memoria sono attualmente in uso e quali no Allocare/disallocare
Dettagli