Esperimento VELA - INFN gruppo V (VLSI Electronics for X-ray Astronomy)

Transcript

1 Esperimento VELA - INFN gruppo V (VLSI Electronics for X-ray Astronomy) Scopo dell esperimento: Studio di configurazioni innovative di circuiti VLSI per rivelatori a semiconduttore utilizzati in applicazioni di astronomia X su satellite e analisi di materiali Durata: 2 anni Unità INFN coinvolte: Milano Partner internazionali: Max Planck Institut di Monaco di Baviera, CESR di Tolosa Attività prevista: Studio e realizzazione prototipale di un circuito VLSI per la lettura di un DEPMOS pixel detector per la missione XEUS Studio e realizzazione prototipale di un circuito VLSI per matrici di Silicon Drift Detectors (SDDs) da utilizzarsi sia nella missione XEUS sia per misure di spettroscopia X ad elevati tassi di conteggio per lo studio dei materiali tramite la tecnica XRF (X-ray Fluorescence)

2

3 The XEUS WFI (Wide Field Imager) VELA si propone di studiare configurazioni innovative di circuiti VLSI per la lettura dei segnali da questi due rivelatori

4 The DEPMOS pixel detector array p-channel MOSFET integrated on high-ohmic, sideward depleted n-substrate a potential minimum is formed by S/D potentials aiden by a deep n implantation electrons are collected in an internal gate closetothe surface the transistor current is modulated by charge collected in the internal gate the transistor can be switched on/off by an external (top) gate Low-noise VLSI readout chip to be developed in VELA

5 DEPMOS matrix sensor Matrix biasing contacts Diode for temperature monitoring 64 clear contacts Pixel area 64 cleargate contacts 64 gate contacts Alignment marker (for mountig) 64 source column contacts

6 Need for a new circuit specifically developed for the readout of DEPMOS matrix for the XEUS mission: Substitution of the MCDS filtering with a triangular filter (with flat top) strong reduction of the shaping time (18µs 2µs) current readout scheme instead of the source follower scheme improved dynamic and linearity better immunity to cross-talks and pick-ups Output pulseheight (ADU) Output pulseheight (ADU) Pulse width (µs) Pulse width (µs)

7 Current Read-Out scheme Trapezoidal weighting-functions are obtain by current switching technique The output value is the difference of the voltage at the end of 2 integrations time Ibias = 100uA Is = 2uA Current Programming circuit needed! Integrator stage Subtract stage

8 Layout of the first prototype single processing channel digital timing section AMS 0.35µm

9 Weighting Functions 4 different weighting-functions with 40KeV dynamic range with a total time: 4, 8,12,16us The following DEPMOS parameters are considered: gain = 200pA/el gm = 50uS r 0 = 50Kohm Id = 100uA C stray = 30pF

10 19-SDD XTRA detector count rate capability XEUS mirrors ~ 10 m² bright point sources Sco X-1, bright transients, X-ray bursts» incoming rate: ~ 10 6 counts per sec additional features timing resolution: 10 µsec monolithic array of 19 x 5 mm² SDDs energy resolution: ev 6 kev) VELA has to study a VLSI readout able to readout a SDD with counting rates up to several hundreds Kcounts/s with a dead time of few% and a resolution better than The same SDD-electronics system is required by several applications of XRF spectroscopy for material analysis (e.g. at synchrotron facilities)

11 (SDD + high rate electronics by RÖNTEC, Berlin)

12 Attività prevista nel II anno (2007): realizzazione del secondo prototipo di circuito integrato per matrice di DEPMOS sviluppo di un primo prototipo di circuito integrato per spettroscopia ad elevati tassi di conteggio da utilizzarsi con SDDs (singolo canale: preamplificatore,shaper) Richiesta finanziaria per il 2007: Inventario 10 keuro (impulsatore ad alta tensione >20V) Consumo 35 keuro (2 run elettronica VLSI, schede PCB, componenti) Missioni Tot 10 (E) + 2 (I) keuro 57 keuro Partecipanti: C. Fiorini (R) PA Politecnico 40 % C. Longoni PO Politecnico 20 % L. Bombelli Dott. Politecnico 100% A. Gola Dott. Politecnico 100% Tot. 260 % (+ 2 laureandi)