Decoder: decodificatore. Circuiti logici di base. Uso. Implementazione. Implementazione. Multiplexer. Uso. Comparatore

Transcript

1 ircuiti logici di base Primo passo nella costruzione di circuiti complessi. Funzione di utilità universale. Progettazione (e descrizione) strutturata dei un circuito. reve rassegna dei più significativi: comportamento implementazione uso. 3 ecoder: decodificatore n ingressi 2 n uscite l ingresso seleziona una delle uscite l uscita selezionata ha valore tutte le altre. ecoder Out Out Out2 Out3 Out4 Out5 Out6 Out7 a. 3-bit decoder (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 66 Implementazione Uso 2 elezionare uno tra molti dispositivi, ogni dispositivo contiene un segnale di attivazione. 3 4 Esempio: selezionare un chip di memoria, tra gli 2 n presenti nel calcolatore 5 Nessuna parentela con il decoder televisivo. 6 7 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 66 ue tipi di ingressi: Multiplexer n ingressi di controllo 2 n ingressi segnale un unica uscita; il controllo seleziona quale segnale d ingresso mandare in uscita Implementazione F M u x 6 7 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 66 trasformazione parallelo seriale realizzare una tabella di verità Uso 2 n ingressi uscita controlla se i 2 ingressi sono uguali EXLUIVE OR gate omparatore V F F = emultiplexer: un ingresso, n linee di controllo, 2 n uscite. (b) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / Uso: confronto di valori (rchitettura degli Elaboratori) ircuiti combinatori, memorie 8 / 66

2 ircuiti aritmetici Presenteremo i seguenti circuiti: mezzo sommatore sommatore completo shifter LU premessa, come viene realizzata l aritmetica nel calcolatore. L aritmetica dei calcolatori come vengono rappresentati i numeri naturali. come vengono eseguite le operazioni aritmetiche. Notazione posizionale: il peso di una cifra dipende dalla sua posizione: 's 's 's..'s.'s.'s d n d 2 d d d d 2 d 3 d k (rchitettura degli Elaboratori) ircuiti combinatori, memorie 9 / 66 n Number = Σ d i i i = k (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 66 inary Octal ecimal Hexadecimal Notazione posizionale con basi diverse Notazione binaria Il calcolatore utilizza base 2, motivi: un segnale rappresenta una cifra; semplificazione dell hardware. (rchitettura degli Elaboratori) ircuiti combinatori, memorie / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 66 Operazione aritmetiche Gli algoritmi per base dieci, possono essere utilizzati anche per base 2. lgoritmo per la somma: si sommano le cifre di pari peso, a partire dalle meno significative, eventualmente si generano riporti. I numeri in hardware Nel calcolatore i numeri rappresentati con un un numero fisso di cifre binarie (bit). Nel caso dei naturali: 8 o 6 o 32 oppure 64 cifre. Non tutti i numeri naturali sono rappresentabili. La somma: L algoritmo di somma ripete la stessa operazione su cifre diverse: In hardware: tanti circuiti, ciascuno somma una diversa coppia di cifre. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 66 Problema della propagazione del ritardo I circuiti logici rispondono con un piccolissimo ritardo: attorno a sec. Nei circuiti in cascata i ritardi si sommano. L implementazione semplice della somma contiene molti circuiti in cascata, propagazione del riporto, implementazione lenta. Per ottenere circuiti più veloci, la somma usa circuiti più sofisticati. Mezzo sommatore um arry ircuiti aritmetici Exclusive OR gate um arry (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 66

3 ommatore completo arry in hifter arry um in arry out um arry out (b) Operazione di traslazione delle cifre. ignificato aritmetico: moltiplicazione (divisione) per una potenza di 2. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 7 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 8 / 66 Memorie ispositivi con stato: ricordano gli ingressi passati, la storia dell input. Il più semplice circuito con memoria: Latch R, (et Reset) usa la retroazione. NOR Latch R on input - possiede due stati stabili. Posso memorizzare un bit. Il segnale (et) a porta l uscita a. Il segnale R (Reset) a porta l uscita a. R R (b) (c) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 9 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 66 Latch sincronizzato egnale di clock (enable, strobe) per l abilitazione alla scrittura. ifferisce per i segnali di controllo. Latch di tipo lock R uando il segnale di clock è la scritture viene disabilitata. uando il clock è abilitato (a ), memorizza il segnale. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 2 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 22 / 66 Flip-flop iversi dai latch per il comportamento rispetto al clock: cambiano stato nell istante in cui il clock cambia valore. Esempio di comportamento: Possibile implementazione i sfruttano i ritardi delle porte logiche per generare un segnale brevissimo: a b c d d b N c c b a (rchitettura degli Elaboratori) ircuiti combinatori, memorie 23 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie (b) 24 / 66 Time

4 Flip-flop completo on il breve impulso si abilita la scrittura Flip-flop Master-lave Implementazione alternativa, più afficabile: latch latch (rchitettura degli Elaboratori) ircuiti combinatori, memorie 25 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 26 / 66 ifferenze: Latch e Flip-flop Latch level triggered (azionato dal livello) Flip-Flop edge triggered (azionato dal fronte) Vari tipi di flip-flop: -R: et Reset J-K: (come -R ma cambia stato con J=, K=) T: (un solo ingresso, cambia stato con T = ) Rappresentazione grafica (b) (b) latch: con diversa risposta al segnale di clock (c) (d) flip-flop: (c) (d) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 27 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 28 / 66 Registri elementi di memoria per sequenze di cifre binarie (bit binary digit) implementazione: una sequenza di n flip-flop, (con il segnale di clock in comune) ircuiti sequenziali Il comportamento dipende dalla storia passata. truttura tipica di un semplice circuito sequenziale: ombinational logic Outputs Next state tate register Inputs (rchitettura degli Elaboratori) ircuiti combinatori, memorie 29 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 66 Funzionamento on input constante: ad ogni ciclo di clock il registro cambia stato, di conseguenza cambia: il valore di uscita il prossimo stato. Il circuito cicla. L input variabile: modifica questa evoluzione. Per un corretto funzionamento: input sincrono con il segnale di clock. Funzionamento una serie di passaggi da uno stato a quello successivo, passaggi determinati dall impulso di clock: forza la scrittura nel registro, il segnale di clock è periodico, il passaggio di stato può avvenire solo quando il circuito si è stabilizzato (ritardi). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 3 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 32 / 66

5 egnale di clock egnale periodico che cadenza il funzionamento dei circuiti sequenziali. lock period Rising edge Falling edge Periodico: cambia stato a in intervalli costanti. Frequenza di clock = / periodo. In un calcolatore vari segnali di clock clock: processore, scheda grafica, bus di sistema,... ue esigenze contrapposte: Periodo di clock per migliori prestazioni: periodo di clock più breve possibile; ogni circuito ha un tempo di commutazione: il periodo di clock deve essere superiore. Ordini di grandezza del periodo: ns, frequenza: MHz GHz. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 33 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 34 / 66 Tecnologia dei circuiti integrati Memorie EPROM ircuiti integrati ( Integrated ircuit, I, chip): unità contenenti insiemi di porte logiche: transistor e resistenze. Piastrina quadrata di cristallo di silicio, lato cm. ulla superficie vengono creati: transistor, resistenze, collegamenti. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 35 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 36 / 66 Lavorazioni sul silicio transistor ottenuti drogando il silicio: inserendo atomi estranei (boro, arsenico, fosforo) nella sua struttura cristallina. si espone il silicio, in forno, ai vapori di altre sostanze; collegamenti tra le componenti del chip ottenuti depositando uno strato di materiale conduttore (rame o alluminio); isolamenti elettrici ottenuti ossidando in silicio: esponendolo, in forno, all ossigeno. Tecniche di fotolitografia ome lavorare il silicio in maniera selettiva: si copre il silicio con uno strato di materiale fotosensibile, che viene illuminato in maniera differenziata, la parte illuminata solidifica, la parte in ombra viene rimossa, si espone parte del chip ad una lavorazioni selettiva, anche 5 diverse lavorazioni per singolo chip. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 37 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 38 / 66 Wafer Package Ogni chip inglobato in un supporto di plastica: package. onnessioni mediante piedini, hip di memoria e chip semplici: due file di piedini (dual in line package) hip con processori: centinaia di connessioni, due file di piedini non sufficienti, pedinatura più complessa. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 39 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 66

6 Package hip di memoria ircuiti integrati contenenti un notevole numero di registri. I singoli registri non possono essere collegati all esterno individualmente. Per accedere ai dati si seleziona il registro su cui operare, specificando il suo indirizzo (numero associato) si definisce l operazione da eseguire (lettura scrittura). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 4 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 42 / 66 hip di memoria Implementazione egnali I/O: indirizzo (specifica il registro su cui operare), dati in ingresso (da scrivere nel registro), segnali di controllo: chip select (per attivare il chip di memoria), R read (specifica se vogliamo leggere o scrivere in memoria OE output enable dati in uscita (le linee coincidono con gli ingressi) ata in I 2 I I R Write gate Word select line Word select line Word 2 select line R Word Word Word 2 Word 3 O O 2 O 3 OE Output enable = R OE (rchitettura degli Elaboratori) ircuiti combinatori, memorie 43 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 44 / 66 chema strutturato: input Output Write Register number n-to- decoder n n Register Register Read register number Read register number 2 Register Register Register n Register n M u x Read data Register data Register n Register n M u x Read data 2 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 45 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 46 / 66 uffer non invertenti, circuiti a tre stati Per connettere tra di loro diverse uscire sono necessari buffer non invertenti possono lasciare l uscita indeterminata, non forzano un valore di tensione Memorie RM I circuiti di memoria vengono chiamati RM (Random ccess Memory). ue tipi: RM statiche (RM): i singoli bit vengono memorizzati con latch, veloci e costose, sei transistor per memorizzare un bit. RM dinamiche (RM): usano un diverso meccanismo di memorizzazione, lente e capienti. ostituiscono la memoria principale del calcolatore. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 47 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 48 / 66

7 RM inamiche RM inamiche Un singolo transistor per memorizzare un bit: si posso inserire molte più celle di memoria in un singolo chip. Word line Pass transistor apacitor it line L accumulo di carica rappresenta lo stato. ifetti: più lente delle RM (difetto principale) i condensatori perdono velocemente la loro carica: è necessario un meccanismo di refresh, ogni ms, circuiti dedicati, % del tempo speso nel refresh. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 49 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 66 truttura RM RM Row decoder -to array ddress[ ] olumn latches Mux out (by Glogger at English Wikipedia). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 5 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 52 / 66 RM ccesso alla memoria in due fasi, nella prima fase il contenuta di un intera riga viene copiato in un registro (latch), nella seconda vengono letti i bit selezionati della riga. ccesso veloce a locazioni consecutive: non si ripete la prima fase, si usa il registro. R (Row ccess trobe) (olumn ccess trobe) Tecnologie per le RM I miglioramenti nei tempi di risposta delle RM sono state inferiori a quelli del processore; per un certo periodo di tempo: ( % vs 5% l anno). La velocità relativa della memoria diminuisce: processore - volte più veloce della RM. Nuove tecnologie per le RM: sfruttano la possibilità di accedere a byte consecutivi più velocemente rispetto a byte causali. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 53 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 54 / 66 iverse tecnologie di RM Evoluzione negli anni: FPM RM (Fast page mode) EO RM (Extended data output) RM (ynchronous RM) R3 RM (ouble ata Rate RM) RRM (irect Rambus RM) GR4 (Graphic ouble ata Rate, schede grafiche)... tessa struttura interna, cambia l interfaccia con il processore. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 55 / 66 ouble ata Rate ynchronous RM ynchronous: trasmissione sincrona, regolata da un segnale di clock; vengono trasmessi pacchetti di dati (locazioni consecutive); ogni ciclo di clock, un nuovo pacchetto; ma molti cicli di clock, per il primo pacchetto. ouble ata Rate: ad ogni ciclo di clock vengono spediti due pacchetti di dati. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 56 / 66

8 anda passante, tempo d accesso Le nuove RM migliorano più la banda passante rispetto al tempo d accesso banda passante: quantità di dati consecutivi leggibili nell unità di tempo. tempo d accesso: tempo necessario per un singola operazione in memoria. Non sono sempre una l opposto dell altro. In senso letterale, le RM dinamiche non sono memorie Random ccess Memory: non si accede a tutti i dati con lo stesso ritardo. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 57 / 66 apacità e connessioni chip di memoria apacità: 4 n, la crescita segue la legge di Moore, le memorie più capienti sono più costose (per unità di memoria), una stessa quantità di memoria può essere distribuita su un numero variabile di locazioni (rchitettura degli Elaboratori) ircuiti combinatori, memorie 58 / 66 Esempio Esempi Un memoria da Gbit. G di locazioni di bit 52 M di locazioni da 2 bit 256 M di locazioni da 4 bit 28 M di locazioni da 8 bit istribuzioni diverse portano a diversi numero di linee indirizzo, linee di dato. apacità = 2 l. indirizzo l. dato K 3 8 Memory chip (4 Mbit) WE OE R 496K 3 Memory chip (4 Mbit) WE OE (b) (rchitettura degli Elaboratori) ircuiti combinatori, memorie 59 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 66 Moduli di memoria chede di memoria: Moduli di memoria circuito stampato contenente la RM dinamica, distribuita su più chip, si innesta in appositi slot (prese) sulla scheda madre: per maggiore flessibilità, diversi tipi di connessioni (moduli): IMM ouble Inline Memory Module O-IMM mall Outline IMM iverse, incompatibili, versioni per ogni tipo. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 6 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 62 / 66 Memorie permanenti Le RM perdono i dati se non alimentate. Memorie permanenti necessarie per: calcolatori embedded semplici che eseguono sempre lo stesso codice, non memorizzano dati in modo permanente; calcolatori embedded a sostituzione disco magnetico: smartphone, tablet; calcolatori: memorizzare il programma di avvio del calcolatore (bios). (rchitettura degli Elaboratori) ircuiti combinatori, memorie 63 / 66 Memorie permanenti ROM (Read Only Memory) di sola lettura PROM (Programmable ROM) scrivibili un unica volta. it: fusibile. crittura distruttiva, EPROM (Erasable PROM) cancellabili mediante esposizione a raggi ultravioletti. it: carica elettrica. EEPROM (Electrically EPROM) cancellabili elettricamente (singolo bit). it: carica elettrica. Memoria flash: particolari EEPROM cancellabili a banchi. dischi a stato solido. (rchitettura degli Elaboratori) ircuiti combinatori, memorie 64 / 66

9 Memorie EPROM, EEPROM, Flash Floating-gate MOFET lassificazione delle memoria (rchitettura degli Elaboratori) ircuiti combinatori, memorie 65 / 66 (rchitettura degli Elaboratori) ircuiti combinatori, memorie 66 / 66