Circuiti logici combinatori - Prof. G. Acciari - M.M. Mano C.R.Kime, RETI LOGICHE IV ed, Pearson Prentice Hall Cap..,.,.6,.7,.8,.9 Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Circuiti logici combinatori Un circuito combinatorio è un circuito composto da porte logiche le cui uscite sono, istante per istante, funzioni logiche degli ingressi. Sia gli ingressi che le uscite sono segnali binari (, ). E' caraterizzato dalle variabili di ingresso e di uscita, dalle porte logiche e da come sono interconnesse. Ad un circuito combinatorio arrivano all'ingresso n variabili (segnali di ingresso) e forniscono m uscite (segnali di uscita). Idealmente le uscite sono contemporanee all'applicazione degli ingressi, mentre nella realtà sono sempre in ritardo di un certo intervallo di tempo. In corrispondenza di ogni uscita è possibile individuare una funzione booleana dipendente da un numero di ingressi n IN RETE COMBINATORIA OUT n m Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Metodologia di progettazione La progetazione di un circuito combinatorio inizia con la descrizione del problema e termina con lo schema logico pensato per la soluzione. ) Specifche del circuito carateristiche e funzioni del circuito che si vuole ideare (ad esempio vanno fssati ingressi ed uscite necessari assegnando loro un nome,...) ) Sintesi determinazione della tabella della verità (o equazioni booleane) che legano gli ingressi con le uscite ) Ottimizzazione si applicano delle tecniche di otimizzazione in base agli obietivi fssati. Ad esempio si può dirigere l'otimizzazione verso forme standard (Somma di Mintermini, Prodoto di Maxtermini,...) oppure verso forme ridote (SoP, PoS, Mappe di Karnaugh), etc. 4) Implementazione si trasforma il circuito logico in un nuovo schema che faccia uso della tecnologia che si vuole utilizzare 5) Verifca Si verifca la corretezza del progeto (simulazioni, prove investigative, prototipi...) Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Esempio : convertitore da BCD codice eccesso Problema: si progeti un circuito logico in grado di convertire una cifra decimale espressa in codice BCD (84) in un codice eccesso (rappresentazione BCD (84) +) Ci sono 4 ingressi (A,B,C,D) necessari per la cifra codifcata BCD (4) che arriva al circuito. All'uscita dovremo prevedere 4 segnali (W,,Y,Z) per la cifra codifcata eccesso (ne occorrono 4 in quanto una quantità inferiore è insufciente a convertire cifre) IN A B C D RETE COMBINATORIA W Y Z OUT Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Esempio: convertitore da BCD codice eccesso Tabella della verità: Ingressi BCD (4) Uscite eccesso A B C D W Y Z 4 5 6 7 8 9 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 5
Esempio: convertitore da BCD codice eccesso Scegliamo di progetare un circuito tipo SoP e per sintetizzare le 4 funzioni ( per ciascuna delle uscite) utilizziamo le mappe di Karnaugh. Le 6 combinazioni che non vengono usate sono tratate come don't care ed indicate da CD AB CD AB W W=A +BC+BD =BC D+BC+BD CD AB CD AB Y Y=C D+C D Z Z=D Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 6
Esempio: convertitore da BCD codice eccesso 4 A partire dalle 4 funzioni W,, Y, Z possiamo sintetizzare il relativo circuito logico (non è scelta una tecnologia particolare) D D C C B B A A A B W C D Y Z 5 Verifca tramite un simulatore software Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 7
Ottimizzazione ed implementazione multilivelli ' 4' A B C D A partire dalle 4 funzioni W,, Y, Z possiamo sintetizzare il relativo circuito logico otimizzando il numero di porte logiche (otenendo, però, un circuito multilivello) D D C B B A {W=A +BC+BD =BC+BD+BC D Y=C D+C D Z=D W {W=A+B (C+D) =B (C+D)+B(C+D ) Y=C D+C+D Z=D C+D Y Z Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 8
Esempio : convertitore da BCD (84) a codice a 7 segmenti Problema: si progeti un circuito logico in grado di convertire una cifra decimale espressa in codice BCD (84) in un codice a 7 segmenti adato a pilotare l'accensione degli opportuni diodi LED in un display alfanumerico. Per le combinazioni extra il display deve visualizzare la letera E (Errore) Ci sono 4 ingressi (W,,Y,Z) necessari per la cifra codifcata BCD (84) che arriva al circuito. All'uscita dovremo prevedere 7 segnali (a,b,c,d,e,f,g) per la cifra codifcata in un display a 7 segmenti (come riportato in fgura) IN W Y Z RETE COMBINATORIA (BCD to 7 segment) a b c d e f g OUT Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 9
Esempio:convertitore da BCD (84) a codice a 7 segmenti Tabella della verità: Ingressi BCD (84) Uscite codifcate per i 7 segmenti A B C D a b c d e f g 4 5 6 7 8 9 Letera E (errore) 4 5 Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Esempio:convertitore da BCD (84) a codice a 7 segmenti Scegliamo di progetare un circuito tipo SoP e per sintetizzare le 7 funzioni : CD AB CD AB CD AB CD AB a = B D B D A C CD AB b=b C A B A C D A C D c=b C A C A D A B d=b C D B C B D C D A CD AB CD AB e=b D A B C D A B C f =C D B C B C A g=b C C D B C A Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Esempio:convertitore da BCD (84) a codice a 7 segmenti 4 Per la realizzazione del circuito logico SoP c'è bisogno di 4 porte NOT, 8 AND e di 7 OR (circuito logico lasciato per esercizio) a = B D B D A C b=b C A B A C D A C D c=b C A C A D A B d=b C D B C B D C D A e=b D A B C D A B C f =C D B C B C A g=b C C D B C A Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Progettazione intelligente Nei circuiti integrati più complessi (ad es. VLSI) possono coesistere milioni di porte logiche ed è impensabile un approccio complessivo per la sua sintesi. Necessità di frazionare il progeto iniziale Capacità di operare tale frazionamento in maniera intelligente, ovvero le varie parti devono essere: il più possibile uguali riutilizzabili facilmente interpretabili e correggibili facilmente realizzabili con la tecnologia scelta Progetazione gerarchica top-dotwn con approccio del tipo DIVIDI ET IMPERA Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Prog. Gerarchica tramite Dividi et Impera: esempio Si vuole progetare un circuito logico che realizzi la funzione dispari a 9 ingressi (ad es. si può controllare la corretezza di Byte aggiungendo il 9 bit come bit di parità) A -Input A odd B O function A 4 5 6 7 8 Funzione dispari a 9 ingressi Z O 4 5 A A A -Input odd function B O A -Input A odd B function O A Z O Simbolo per l'intero circuito 6 7 8 A A A -Input odd B O function A Circuito costruito connetendo 4 funzioni dispari a ingressi A B O A Circuito per una funzioni dispari a ingressi costruito tramite porte OR Singola porta logica OR realizzata tramite 4 porte NAND Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Prog. Gerarchica tramite Dividi et Impera: esempio Blocchi funzionali Funzione dispari a 9 ingressi Funzione dispari a ingressi Funzione dispari a ingressi Funzione dispari a ingressi Funzione dispari a ingressi OR OR OR OR OR OR OR OR NAND Blocchi primitivi (predefniti) Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 5
Progettazione Top-Down Descrizione delle funzionalità del circuito Tecnologia, costi, prestazioni, afdabilità Ripetute suddivisioni in soto-blocchi fno ai blocchi funzionali elementari Progetazione dei blocchi funzionali (o blocchi che utilizzano blocchi funzionali predefniti) Circuiti logici Simulazione dei vari blocchi e successivamente del circuito complessivo (VHDL) Verifca, realizzazione, misure, validazione BOTTOM-UP alcune volte, allo scopo di velocizzare la procedura e massimizzare il riutilizzo di blocchi predefniti, si sviluppano parti del progeto partendo dal basso verso l'alto Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 6
Abilitazione (enabling) Nella propagazione di un segnale di ingresso verso l'uscita di un circuito logico può essere utile (o addiritura indispensabile) la presenza di un ulteriore segnale che determini l'abilitazione alla trasmissione della informazione. In base al suo valore o tale segnale, indicato normalmente con ENABLE (EN), blocca il passaggio dell'informazione dall'ingresso verso l'uscita, oppure ne rende il passaggio del tuto trasparente. In fgura alcuni esempi tipici: ENABLE ativo alto ENABLE ativo basso ENABLE disativo F= EN F EN F ENABLE disativo F= EN F EN F Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 7
Decoder (decodificatore) Il DECODER è un circuito combinatorio utilizzato per la decodifca di un codice binario, ovvero opera la trasformazione da un codice a n-bit in ingresso ad uno a m-bit in uscita tale che a ciascuna delle parole di codice in ingresso corrisponde una unica parola in uscita. Segue che n m n. IN n DECODER n m m n OUT Esempi di utilizzo: ENABLE Convertitore tra BINARIO e OTTALE (decoder -8) e BINARIO-ESADECIMALE (decoder 4-6) Generatore di tuti i mintermini (Maxtermini). Con l'aggiunta di una o più OR (oppure AND) fnali posso realizzare qualsiasi funzione booleana espressa come somma di mintermini (Prodoto di Maxtermini) Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 8
Decoder elementare - Il DECODER elementare è quello che presenta ingresso e uscite IN n = DECODER m = = OUT Tabella della verità: Ingressi Uscite A D D A D D OUT Decoder - Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 9
Decoder -4 Il DECODER -4 presenta DECODER ingressi e 4 uscite IN OUT 4 n = m = = 4 A A A A A A D =A A D =A A D =A A D =A A Tabella della verità: Ingressi Uscite A A D D D D Decoder -4 (con porte AND mintermini) Decoder - 4 Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Esercizio: decoder -4 alternativi Esercizio: date le seguenti tabelle della verità per decoder -4 ricavare il relativo circuito logico: Ingressi A A D D Uscite (a) logica negata D D A A A A A A Con porte OR Maxtermini D =A A D =A +A D =A +A D =A +A Ingressi Uscite A A A A A A D D D D A A D =A +A =A A D =A +A =A A (b) Utilizzare porte NOT e OR (NOR) D =A +A =A A D =A +A =A A Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Decoder -8 A A A A A A A A A D =A A A EN D =A A A EN D = A A A EN D =A A A EN IN DECODER 8 n = m = = 8 Tabella della verità: Ingressi Uscite OUT 4 5 D 4 = A A A EN D 5 =A A A EN A A A D 7 D 6 D 5 D 4 D D D D 6 7 D 6 =A A A EN D 7 =A A A EN 4 EN 5 6 Decoder -8 7 (con porte AND mintermini) Decoder - 8 Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Implementare una funzione logica con un decoder: esempio A A A A A A F (A, A, A )= m (,5,6,7) A A A 4 F 5 6 7 EN Decoder -8 Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Espansione nei Decoder A A B B A A A D D A A D EN Decoder -4 D D D EN D D Decoder -4 D 4 Decoder D 5 EN -4 D 6 D 7 Decoder -8 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Composizione modulare dei Decoder A A A A EN Decoder -4 D D D D Decoder 4-6 modulare EN EN Decoder -4 EN EN Decoder -4 Decoder -4 D 4 D 5 D 6 D 7 D 8 D 9 D D EN Decoder -4 D D D 4 D 5 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 5
74LS8-8 decoder Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 6
Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 7
Laboratorio: esperienza Montare il decoder -8 74LS8 sulla scheda mille-fori seguendo lo schema riportato ed aiutandosi con il relativo datasheet verifcare il correto funzionamento andando a metere combinazioni binarie agli ingressi A - e controllando l'accensione del corrispondente LED in uscita. Vcc 5V R Ω R Ω R Ω R Ω R4 Ω R 5 Ω R 6 Ω R 7 Ω Diodo LED A D R -7 = Ω - Ω A D A D 74LS8 D D 4 E D 5 E D 6 E D 7 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 8
Laboratorio: esperienza Aiutandosi con lo schema di principio in fgura (e con opportuni datasheet) si realizzi un circuito digitale in grado di convertire un numero BCD nel corrispondente numero da visualizzare su un display. Materiale a disposizione: 74LS47 TDSR 5 (display ad anodo comune) R -7 = Ω Ω Deviatori (o pulsanti) Vcc 5V n.c. LT RBI BI/RBO A B C D 74LS47 R R R R R 4 R 5 R 6 R 7 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 9
Encoder (Codificatore) L' ENCODER è un circuito combinatorio che l'operazione inversa rispeto al Decoder. Sono presenti n = m linee (a volte anche meno) delle quali è ativa soltanto una. In uscita si otiene la conversione di questa informazione nel numero binario corrispondente formato da m cifre (m = LOG n). IN ENCODER n m OUT n Esempi di utilizzo: m=log n Convertitore da OCT BIN (Encoder 8-) e HE BIN (Encoder 6-4)... Abilitazione (EN) Sintesi dal numero del mintermine alla sua codifca binaria. Oss.: può essere ativato solo ingresso alla volta (particolare atenzione alla tempistica). Problema per il numero binario che va tratato diversamente Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Encoder 4- : tabella della verità e circuito A Ingressi Uscite A A A A D D A A A D D Problema legato ad A foating Encoder 4 - A A D Risolve il problema dell' A foating. A A D Errore nel caso di più di un ingresso ad contemporaneamente Oss.: manca ancora il terminale di abilitazione (EN), spesso indispensabile! Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Encoder 8- : tabella della verità e circuito con EN Ingressi Uscite A 7 A 6 A 5 A 4 A A A A EN D D D A 4 5 6 7 A A A A 4 A 5 A 6 A 7 EN D D D Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
Priority Encoder (es. 8-) 4 5 6 7 I I I I I 4 I 5 I 6 I 7 E in I 7 I 6 I 5 I 4 Priority circuit H H H H H 4 H 5 H 6 H 7 Ingressi Uscite I I I I Ein D D D H H H H H 4 H 5 H 6 H 7 Encoder D D D E out Eout Per eliminare la possibilità di errore in caso di ingressi multipli si ricorre ad una priorità. In presenza di più ingressi ativi contemporaneamente, ai fni dell uscita, viene considerato ativo quello di peso maggiore (priorità maggiore). Il circuito si modifca anteponendo il circuito che determina le priorità stabilite. H =Ein I I I I I 4 I 5 I 6 I 7 H =Ein I I I I 4 I 5 I 6 I 7 H =Ein I I I 4 I 5 I 6 I 7 H =Ein I I 4 I 5 I 6 I {D 7 =H H H 5 H 7 H 4 =Ein I 4 I 5 I 6 I D 7 =H H H 6 H 7 H 5 =Ein I 5 I 6 I D =H 4 H 5 H 6 H 7 7 H 6 =Ein I 6 I 7 H 7 =Ein I 7 Eout=Ein I I I I I 4 I 5 I 6 I 7 Priorità massima Esercizio: in base alla tab della verità ed alle equazioni si progeti il circuito logico relativo. Ing. G. Acciari - Circuiti Logici (ver..) A.A. /
74LS48 TTL Priority Encoder (/) Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
74LS48 TTL Priority Encoder (/) EN Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 5
Esercizio: analisi di un Priority Encoder Esercizio: in fgura è riportato il circuito logico di un Priority Encoder. Si determini la tabella della verità e le funzioni booleane che legano le uscite con gli ingressi Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 6
Multiplexer (MU - Selettore) Il Multiplexer (MU) è un circuito combinatorio in grado di selezionare un segnale binario tra quelli presenti all'ingresso (segnali DATI) per dirigerlo verso l'uscita. La selezione viene gestita da altre linee di ingresso (segnali di SELEZIONE): in base al codifca binaria presente a questi ingressi di selezione viene individuato il segnale DATI da dirigere verso l'uscita. Normalmente ad n ingressi di selezione corrispondono n ingressi dati ed sola uscita. Tale tipo di circuito può anche essere multiplato m volte in questo modo: n ingressi comuni di selezione a cui corrispondono m * n ingressi dati ed m uscite, una per ogni set di n ingressi. SELEZIONE n IN DATI MU n x OUT n Abilitazione (enable) Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 8
MU 4- (4 to ) A A A A Tab. della verità SELEZIONE S S D S S OUT D D D D IN DATI D D OUT D EN Multiplexer 4- Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 9
Esempio di selezione per un MU DUAL 4 to (74F5) A A A A SELEZIONE S S Tab. della verità S S OUT A OUT B DA DB DA DA DB DA DB DATI A DA OUT A DA DB DA DA Multiplexer 4- DB DATI B DB OUT B DB DB EN Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Circuito combinatorio tramite MULTIPLEER Una qualsiasi funzione booleana ad n variabili può essere realizzata anche con l'utilizzo di un MULTIPLEER. Il metodo più banale consiste nello scegliere un MU ad n ingressi di selezione associando / a ciascuno degli ingressi dati a seconda che il relativo mintermine sia/non sia rappresentativo della funzione F. C A A B B CC Esempio con n= variabili: F A, B, C = m, 4, 5, 7 B A F 4 5 6 7 EN Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Circuito combinatorio tramite MULTIPLEER (ridotto) La stessa funzione booleana ad n variabili può essere realizzata anche con l'utilizzo di un MULTIPLEER ad n- ingressi di selezione utilizzando il metodo qui descrito: ) Data la funzione F ad n variabili si sceglie un MU ad n- ingressi di selezione ) Tabella della verità ) Le prime n- variabili sono connesse agli ingressi di selezione. La rimanente variabile (corrispondente al LSB) verrà utilizzata per gli ingressi Dati e, per comodità, verrà denominata Z. 4) Ogni combinazione degli ingressi di selezione corrisponde ad un gruppo di righe consecutive della tab. della verità. Per ciascun gruppo l'ultima variabile Z ed il valore della funzione F possono combinarsi in 4 modi: I) F = Z II) F = Z negato III) F = IV) F = 5) Ciascuno degli n- ingressi DATI sarà collegato in uno dei 4 modi appena elencati. Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
Esempio Esempio con n = 4 variabili: F A, B, C, D = m,, 4,,,, 4, 5 4 5 6 7 8 9 4 5 A B C D F F=D F=D _ F=D F= F= F=D F= F= D A B C EN A A B B CC 4 5 6 7 F Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 4
DEMULTIPLEER (De-selezionatore DEMU) Il DEMU esegue l'operazione inversa rispeto a quella svolta dal MU: riceve in ingresso sola linea Dati e questa, in base alla via indicata dagli n ingressi selezione, viene indirizzata verso una delle n uscite. IN DEMU n OUT m=n n Selezione Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 44
Realizzazione di un DEMU Può essere realizzato agevolmente utilizzando un DECODER ove viene sfrutato l'ingresso di ENable come ingresso Dati A A B B S S OUT OUT OUT IN OUT DEMU -4 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 45
Dual -4 decoder/demultiplexer 74LS55 and 74LS56 Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 46
Laboratorio: esperienza Parte : utilizzando un decoder -8 tipo 74LS8 ed si progeti e realizzi un circuito digitale che soddisf la funzione F(A,B,C) = (AB + CB) (AB C) Per il progeto potrebbero essere neessari anche altri circuiti integrati. Parte : vedere come si modifca il circuito se F(A,B,C) = (AB + CB) (AB C) + AC F(A,B,C) = ABC + ABC F(A,B,C) = ABC + ABC + ABC Ing. G. Acciari - Circuiti Logici (ver..) A.A. / 47