RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone Soluzione del campito scritto dell 8 settembre 204 7//204 tullio salmon cinotti
Analisi di RSS Testo e quesiti - Prima parte E data la rete A le cui espressioni di G ed F sono: Y = ( x. /x 0 ) + (y. x ) +( y. /x 0 ) z = y. Si disegni lo schema logico della rete A e si dica se la rete è di Mealy o di Moore (punti -2..) 2. Si eseguano tutti i passi dell analisi fino a disegnare con cura il dds (punti 3) 3. Si determini e si commenti la massima frequenza di funzionamento della rete (punti -3..2)
Espressioni: Analisi di RSS Soluzione della prima parte (/3) Y = ( x. /x 0 ) + (y. x ) +( y. /x 0 ) z = y. Si disegni lo schema logico della rete A e si dica se la rete è di Mealy o di Moore (punti -2..) Soluzione: La rete G è costituita da una R.C. SP retroazionata su un FF-D (una sola variabile di stato): lo studente disegni lo schema L espressione dell uscita indica che la rete è di Moore
Analisi di RSS Soluzione della prima parte (2/3) Espressioni: Y = ( x. /x 0 ) + (y. x ) +( y. /x 0 ) z = y Quesito n. 2: Si eseguano tutti i passi dell analisi fino a disegnare con cura il dds (punti 3) Mappa di Y y x x 0 00 0 0 0 0 0 0 0 y 0 x x 0 00 0 0 z 0 0 0 0 0 T.d.T. di Moore y x x 0 00 0 0 0 0 0 0 0 Mappa di z Mappe 0- D.d.S. di Moore 0 x x 0 0,0, 0 00
Analisi di RSS Soluzione della prima parte (3/3) Espressioni della rete A: Y = ( y. /x 0 ) +( x. /x 0 ) + (y. x ) z = y Quesito n. 3: Si determini la massima frequenza di funzionamento della rete (punti -3..2) Rete A Vale l uguaglianza: Fck MAX =/Tck min t RMAX e t SUmin sono riportati sul data-sheet del FF-D t RC MAX è il massimo ritardo introdotto della rete G t RC MAX dipende dal percorso più lento attraverso il quale le variabili di stato e quelle di ingresso vengono trasformate in variabili di stato futuro. Se gli ingressi x 0 e x sono sincroni, allora dallo schema di figura si vede che il percorso più lento è quello che attraversa in serie un NOT, un AND e un OR
Analisi di RSS Testo e quesiti seconda parte Si consideri ora un contatore BCD detto B con ingressi di Enable e Reset Sincrono e con uscite denominate Q 3 Q 2 Q e Q 0 e si supponga che la rete A sia interconnessa al contatore B come segue: z pilota l ingresso di Enable del contatore l ingresso x 0 di A e l ingresso di reset sincrono di B sono pilotati dal segnale and di: Q 0. Q. /Q 2. /Q 3 (considerando che Q 3 sia il bit più significativo come usuale) Quesiti: si disegni la struttura della rete C composta dai blocchi A e B interconnessi e avente ingresso x e uscita z (punti ) Per 2 punti si disegnino le forme d onda di x, z e dello stato presente e futuro di C nell ipotesi che: A riceva su x la sequenza 0000000.. (cioè un impulso della durata di un periodo di clock) il valore iniziale di tutte le variabili di stato di C sia 0 si dia una efficace descrizione a parole del funzionamento complessivo della rete C sollecitata dalla sequenza di ingresso suindicata (punti 2)
Analisi di RSS Soluzione della seconda parte (/2) Quesito ( punto): Si disegni la struttura della rete C composta dai blocchi A e B interconnessi, con ingresso x e uscita z Rete C Quesito (punti 2): si dia una efficace e sintetica descrizione a parole del funzionamento complessivo della rete C nell ipotesi che la rete C riceva su x la sequenza 0000000.. (cioè un impulso della durata di un periodo di clock) e che il valore iniziale di tutte le variabili di stato sia 0 (punti 2) In risposta alla sequenza 000000 la rete C genera su z un impulso di che dura 4 periodi di di clock come dimostrato dalle forme d onda disegnate nella slide successiva. L impulso inizia nel periodo di clock successivo a quello in cui si verifica l impulso di su x (comportamento di Moore)
Analisi di RSS Soluzione della seconda parte (2/2) Quesito (2 punti): si disegnino le forme d onda di x, z e dello stato presente e futuro di C nell ipotesi che:. A riceva su x la sequenza 0000000.. (cioè un impulso della durata di un periodo di clock) 2. il valore iniziale di tutte le variabili di stato di C sia 0 Clock T T2 T3 T4 T5 T6 T7 x 0 0 0 0 0 Stato Presente Rete A = EN(BCD) = z Stato Futuro Rete A x 0 =SYNRES(BCD) 0 0 0 0 0 0 Stato Pres. BCD 0 0 0 2 3 0 t 0 t t 2 t 3 t 4 t 5 t 6
Sintesi di GFO Testo e quesiti Si progetti un generatore di forme d onda GFO con due ingressi sincroni S (Start) e W (Wait) e due uscite dette U e U R che funzioni come segue: L ingresso Start è normalmente a 0 e ogni tanto presenta una sequenza 00 (impulso di della durata di un periodo di clock). L uscita U è normalmente a. Rilevato l impulso di Start la rete manda l uscita U a zero con un ritardo di due periodi di clock rispetto al fronte negativo di start. Quando l uscita vale zero la rete prende in considerazione il segnale di ingresso Wait e se questo vale la rete continua a mantenere l uscita U a 0 finchè Wait non torna a zero. Quindi le sequenze sull uscita U saranno del tipo 0000..., con un numero di zeri che dipende da quando W torna a zero. Start non tornerà più a finchè U=0 (vincolo sull ingresso S) mentre non ci sono vincoli sull ingresso W. L uscita U R è uguale all uscita U ritardata di due periodi di clock. Si esegua il progetto come segue:. Si dica se la rete che si intende progettare è di Mealy o di Moore, se ne disegni dds, tdf, tdt, se ne faccia la sintesi a NAND. Si arrivi dunque a scrivere le espressioni a NAND delle reti G ed F e se ne disegni lo schema logico (Suggerimento: si esegua il progetto con la sola uscita U e si aggiunga poi la rete necessaria a ottenere U R ; a questo punto si completino le espressioni di F e G che tengano conto anche di U R ) 2. Si disegnino le forme d onda dei segnali S, W, U, U R, nell ipotesi di interconnettere la rete C dell esercizio di analisi con il GFO appena progettato come segue:. L ingresso x della rete C coincide con l ingresso Start del GFO 2. L uscita z della rete C pilota l ingresso Wait del GFO 3. Si dica quanti ingressi, quante uscite e quante var. di stato ha la rete E così ottenuta composta da C e dal GFO.
S W 0 - A, - Soluzione (/6): dds e tdf B, 0 - C, Possiamo provare a fare la sintesi d Moore perché la risposta della rete non deve mai avvenire nello stesso periodo di clock in cui avviene la variazione dell ingresso 00 D,0 0 0 - T.d.f. di Moore Ingressi: S W A B C D 00 0 0 A A B B C C - - D D - - A D - - U 0 U G: (S X I) S F: S U S = {Stati} I= {Conf. Var.di Ingresso} U= {Conf. Var. di Uscita}
Soluzione (2/6): Codifica degli stati, Tabella delle transizioni, mappe, espressioni y 0 y 0 0 A B C D Codifica degli stati y y 0 A 00 B 0 D C 0 T.d.t. di Moore 00 00 0 0 0 00 S W 00 0 0-0 Generazione delle uscite U e U R - - - - - U 0 Mappe e espressioni di y y 0 lasciate allo studente U= y y 0 Per U R si devono introdurre altre due variabili di stato: Y 2 = y y 0 Y 3 = y 2 U R = y 3
Soluzione (3/6): Sintesi a NAND e schema logico La soluzione è uno schema logico composto da NAND e FF-D con reti G ed F costruite a partire dalle espressioni SP minime ricavate nella slide precedente. Il disegno dello schema logico del GFO è lasciato allo studente.
Soluzione 4/6 Schema logico complessivo La schema logico complessivo (Rete logica E) è costituito dalla interconnessione delle due RSS C e GFO clock U Rete E U U R U R START S GFO W START C
Soluzione (5/6) Forme d onda della rete E Stato del contatore BCD 0 0 0 2 3 0 0 0 T T2 T3 T4 T5 T6 T7 T8 T9 T0 Clock S W START = x z = EN(BCD) = W (from slide 8) 00 0 0 0 0 0 00 Stato del GFO A A B C D D D A B C Stato Futuro del GFO A B C D D D A B C U U R t 0 t t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9
Soluzione (6/6): Variabili di stato, ingressi e uscite della rete E e considerazioni conclusive Variabili di stato Rete A: Contatore BCD: 4 GFO: 4 Totale 9 Ingressi: (START) Uscite: 2 (U e U R ) Considerazioni conclusive (inclusi ulteriori quesiti) In questo compito sono stati fatti un esercizio di analisi, uno di sintesi e uno di composizione di RSS. Nel suo complesso la rete ottenuta è una rete di Moore. Limitando il contatore BCD a contare fino a 3 si sono ottenuti in uscita due impulsi negativi U e U R della durata di 3 periodi di clock sfasati tra loro di due periodi di clock. Come si potrebbe modificare la rete se si volessero ottenere impulsi di durata variabile tra due e nove periodi di clock? Quando inizia l impulso U rispetto al segnale di START? Come si spiega ciascun periodo di clock di ritardo?