Circuiti di commutazione, codifica e decodifica

Похожие документы
PSPICE simulazione codificatori e decodificatori, MUX - DEMUX

senza stato una ed una sola

Moduli combinatori Barbara Masucci

Quante sono le combinazioni possibili n cifre che possono assumere i valori 0 e 1? Le combinazioni possibili sono 2 n.

Contatore avanti-indietro Modulo 4

Reti Logiche Combinatorie

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

Circuiti Combinatori

Esercitazioni di Reti Logiche

APPUNTI DI ELETTRONICA DIGITALE

Reti Logiche Combinatorie

Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

Fondamenti di Informatica

FUNZIONI BOOLEANE. Vero Falso

I.3 Porte Logiche. Elisabetta Ronchieri. Ottobre 13, Università di Ferrara Dipartimento di Economia e Management. Insegnamento di Informatica

Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015

Corso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)

Esercitazioni di Reti Logiche. Lezione 4

PORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.

Calcolatori Elettronici

Reti Combinatorie: sintesi

ESERCIZI DEL CORSO DI INFORMATICA

I circuiti digitali: dalle funzioni logiche ai circuiti

Il livello logico digitale

Reti Logiche T. Esercizi reti sequenziali sincrone

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Richiami di Algebra di Commutazione

(competenze digitali) CIRCUITI SEQUENZIALI

Metodo di Quine- McCluskey

24/10/14. Codificatore (4-a-2) Codificatore, Decodificatore, ROM, PLA, Multiplexer e Demultiplexer. Codificatore 2 n -a-n Codificatore generalizzato

Esercitazioni su circuiti combinatori

Moduli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori

Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

I circuiti digitali: dalle funzioni logiche ai circuiti

Esercitazioni di Reti Logiche. Lezione 3

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 MUX-DEMUX-ROM-PLA

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione.

Sistemi digitali. Sistema digitale

Esercizi sulla rappresentazione dell informazione

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

Architettura degli Elaboratori I Esercitazione 5 - Progettazione di Reti di Interconnessione fra Registri Roberto Navigli

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Algebra di Boole e reti logiche

I circuiti digitali: dalle funzioni logiche ai circuiti

Semplificazione delle funzioni logiche mediante le mappe K

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

Esercizi Logica Digitale,Circuiti e Bus

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Costruzione di. circuiti combinatori

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

Indice. Prefazione. sommario.pdf 1 05/12/

Elementi di informatica

I circuiti elementari

Decodificatore (decoder) 1 su m

Organizzazione modulare delle memorie

I Indice. Prefazione. Capitolo 1 Introduzione 1

17/10/16. Espressioni Booleane

GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER

Algebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana

Livello logico digitale

Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO

Calcolo numerico e programmazione Elementi di logica

Le variabili logiche possono essere combinate per mezzo di operatori detti connettivi logici. I principali sono:

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

Sistemi di rilevazione e correzione automatica di errori di trasmissione

Esercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.

Addizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754

Informatica Generale 1 - Esercitazioni Flowgraph, algebra di Boole e calcolo binario

Algebra di Boole. Andrea Passerini Informatica. Algebra di Boole

Dalla tabella alla funzione canonica

ALGORITMI: PROPRIETÀ FONDAMENTALI

Sintesi di Reti Combinatorie

Sistemi Combinatori & Mappe di Karnaugh

Pag. 1. La Rappresentazione e la Codifica delle informazioni (parte 2) Tipi di dati. Informatica Facoltà di Medicina Veterinaria

Algebra di Boole X Y Z V. Algebra di Boole

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

La codifica binaria. Informatica B. Daniele Loiacono

Reti logiche: introduzione

Macchine combinatorie

Unità A2. Progettazione concettuale. Obiettivi. Astrazione. Astrazione per aggregazione

Транскрипт:

Circuiti di commutazione, codifica e decodifica Vediamo ora i più comuni circuiti per la codifica, decodifica e commutazione di informazioni rappresentate sotto forma binaria. Tali circuiti costituiscono gli elementi costruttivi per la definizione di sistemi più complessi. Faremo riferimento alle tavole di verità per la definizione di questi circuiti, ma poi li tratteremo come unità funzionali più complesse, il cui funzionamento si intende noto senza ulteriori specificazioni a livello di tavole di verità. Multiplexer L'esempio di funzione a tre ingressi e una uscita visto in precedenza é un multiplexer ad 1 bit con due ingressi dati (i0 e i1) ed un segnale di controllo (ingresso i2). Come si può facilmente notare dalla mappa che ne descrive il funzionamento, i2=0 implica u=i0, mentre i2=1 implica u=i1. Il valore dell'ingresso di controllo i2 consente quindi di riportare in uscita al multiplexer uno dei due valori in ingresso (i0 oppure i1). L'idea di circuito multiplexer può essere estesa in diversi modi. Per esempio si può mantenere un solo ingresso di controllo, ma commutare uno tra due insiemi di variabili di ingresso su un solo insieme di variabili di uscita (ogni insieme di variabili di ingresso deve avere la stessa cardinalità dell'insieme di variabili di uscita. In figura é rappresentato lo schema realizzativo di un multiplexer operante su due insiemi di ingresso, ciascuno composto da tre variabili booleane. La simbologia usata per la rappresentazione di un multiplexer a prescindere dalla sua realizzazione in termini di porte logiche elementari é la seguente:

Un secondo tipo di estensione del circuito multiplexer viene ottenuto utilizzando una codifica binaria su più bit per la scelta tra più di due ingressi da connettere sull'unica uscita. In figura é illustrato il caso di un multiplexer a 4 ingressi (ciascuno da un bit) comandato da due segnali di controllo in ingresso: La combinazione degli ingressi c1 e c0 determina la scelta dell'ingresso (per esempio c1=1 e c0=1 "sceglie" i3) da connettere all'uscita u. Notare che in tal caso il numero di ingressi di controllo deve essere pari al logaritmo in base 2 del numero di ingressi che possono essere scelti per la connessione con l'uscita. Ovviamente i due tipi di estensione del multiplexer (commutazione di più bit e scelta tra più di due ingressi) possono essere combinati in modo da formare, per esempio un multiplexer con 8 insiemi di ingresso, ciascuno da 32 bit, comandato attraverso la codifica su 3 ingressi di controllo. Demultiplexer Un circuito demultiplexer viene definito come l'inverso di un circuito multiplexer, ossia come un elemento funzionale capace di commutare un solo ingresso su due o più

uscite. Per convenzione, le uscite "non attivate" assumono il valore costante 0, indipendentemente dal valore assunto dall'ingresso "dati". Notare che questa convenzione pone un vincolo sui codici che possono essere utilizzati per trattare le informazioni in uscita da un demultiplexer: il valore 0 deve poter essere interpretato come un valore non significativo, una condizione di riposo, ecc., in quanto questo valore viene assegnato a tutte le uscite non connesse con l'ingresso. In figura é riportato un esempio di realizzazione di un demultiplexer a 2 uscite (comandato da un segnale di controllo c) in grado di commutare informazioni codificate su due bit. La rappresentazione "astratta" di un tale dispositivo (prescindendo dalla sua realizzazione in termini di funzioni And e Not) é la seguente: Circuiti demultiplexer possono essere realizzati con numero arbitrario di bit di ingresso e uscita, e con numero di ingressi di controllo pari al logaritmo in base 2 del numero di gruppi di uscite. La codifica binaria dei segnali di controllo individua univocamente l'insieme delle uscite attive che possono riprodurre inalterata la configurazione sull'insieme degli ingressi dati. Le altre uscite (quelle non

corrispondenti al codice binario selezionato mediante gli ingressi di controllo) assumono il valore costante 0. Decoder e indirizzamento Circuiti di tipo multiplexer e demultiplexer hanno in comune tra loro una parte per la decodifica delle configurazioni booleane di controllo. Tale parte viene normalmente chiamata decoder. Un circuito di tipo decoder può essere pensato come un caso particolare di circuito demultiplexer, nel quale il segnale da commutare su una sola delle uscite é la costante 1. In figura é riportato a titolo di esempio lo schema di realizzazione di un decoder binario da 3 bit. Circuiti di tipo decoder vengono normalmente utilizzati come componenti per la realizzazione di meccanismi di indirizzamento binario. Le uscite possono essere usate per abilitare il funzionamento di moduli simili l'uno all'altro, individuati tramite un indirizzo binario.

Notare che le uscite di un decoder possono essere messe in corrispondenza con le righe di una tavola di verità per un circuito combinatorio con numero di ingressi pari al numero di bit di controllo del decoder. Per esempio, le 8 uscite del decoder riportato in figura possono essere messe in corrispondenza con le 8 righe della tavola di verità di un qualsiasi circuito combinatorio con 3 variabili di ingresso. Unendo con una funzione Or tutte e sole le uscite del decoder corrispondenti a quelle righe della tavola di verità contenenti il valore 1, é quindi possibile realizzare in modo sistematico qualsiasi tavola di verità.