Sintesi di Reti Sequenziali Sincrone



Похожие документы
Sintesi di Reti Sequenziali Sincrone

Macchine sequenziali

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone

Reti sequenziali sincrone

Macchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007

Macchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:

Macchine a stati finiti G. MARSELLA UNIVERSITÀ DEL SALENTO

FSM: Macchine a Stati Finiti

Flip-flop Macchine sequenziali

Flip-flop, registri, la macchina a stati finiti

Laurea Specialistica in Informatica

Reti sequenziali. Esempio di rete sequenziale: distributore automatico.

Macchine a Stati finiti

Macchine a stati finiti sincrone

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

x y z F x y z F F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

Macchine sequenziali sincrone. Macchine sincrone

Automi. Sono così esempi di automi una lavatrice, un distributore automatico di bibite, un interruttore, una calcolatrice tascabile,...

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Chapter 1. Circuiti sequenziali: macchine a stati

Sintesi Sequenziale Sincrona

I.I.S. Primo Levi Badia Polesine A.S

Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 6 problema 2 7 problema 3 7 problema 4 10 totale 30

Intelligenza Artificiale

Esercitazione RSS FONDAMENTI DI INFORMATICA B. Università degli studi di Parma Dipartimento di Ingegneria dell informazione DIDATTICA A DISTANZA

Codifiche a lunghezza variabile

Testi di Esercizi e Quesiti 1

Corso di Reti Logiche. Macchine Sequenziali. Dipartimento di Informatica e Sistemistica Università degli Studi di Napoli Federico II

Esercizio su MT. Svolgimento

Automa a Stati Finiti (ASF)

Circuiti sequenziali e elementi di memoria

Algoritmi e strutture dati. Codici di Huffman

Introduzione - Modello. Introduzione - progetto e strumenti

Le Macchine di Turing

Algebra Booleana 1 ALGEBRA BOOLEANA: VARIABILI E FUNZIONI LOGICHE

Sommario. 1 Realizzazione del STG. Introduzione. 1 traduzione delle specifiche informali in specifiche formali (STG o

Controllo con macchina a stati finiti

Macchine sequenziali. Automa a Stati Finiti (ASF)

Comparatori. Comparatori di uguaglianza

Sintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno

3 CENNI DI TEORIA DELLA COMPLESSITA COMPUTAZIONALE. E. Amaldi Fondamenti di R.O. Politecnico di Milano 1

Appunti sulla Macchina di Turing. Macchina di Turing

Corso di Laurea in Informatica Architetture degli Elaboratori

Fasi di creazione di un programma

Laboratorio di Architettura degli Elaboratori A.A. 2015/16 Circuiti Logici

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Programmazione modulare a.s

Sistemi di Numerazione

Reti Logiche A Appello del 24 febbraio 2010

Calcolatori Elettronici B a.a. 2006/2007

MAPPE DI KARNAUGH. Nei capitoli precedenti si è visto che è possibile associare un circuito elettronico o elettrico ad una funzione logica.

ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016

Registri. «a2» Copyright Daniele Giacomini --

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche

Esercizio sugli automi di Moore

Traccia di soluzione dell esercizio del 25/1/2005

Progetto di Reti di Telecomunicazione Modelli in Programmazione Lineare Problemi di flusso

Algebra Di Boole. Definiamo ora che esiste un segnale avente valore opposto di quello assunto dalla variabile X.

Facoltà di Ingegneria Corso di Studi in Ingegneria Informatica. Metodologie e strumenti per il reengineering del workflow management

Introduzione ai microcontrollori

Scheda di approfondimento gioco I pixel

1 Carattere 1 2 Carattere 2 4 Carattere 4 X Carattere diverso da 1, 2, 4. Porta chiusa Porta aperta

BEM: Conferma BEM (Buono Entrata Materiale) a Magazzino

Lezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it

Politecnico di Milano Facoltà di Ingegneria dell Informazione AGENTI AUTONOMI E SISTEMI MULTIAGENTE Appello COGNOME E NOME

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6

MATEMATICA DEL DISCRETO elementi di teoria dei grafi. anno acc. 2009/2010

INTRODUZIONE ALLE MACCHINE A STATI

ALGEBRA DELLE PROPOSIZIONI

Circuiti sequenziali: macchine a stati finiti

Ricerca Operativa e Logistica

Controllo Remoto tramite Telefono Cellulare

Esercitazione 7 Progettazione concettuale. Versione elettronica: L07.progConcettuale.pdf

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Progettaz. e sviluppo Data Base

Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche

Le Mappe di Karnaugh.

Ambiente di apprendimento

2) Codici univocamente decifrabili e codici a prefisso.

Sommario. Definizione di informatica. Definizione di un calcolatore come esecutore. Gli algoritmi.

SISTEMI DI NUMERAZIONE E CODICI

INTEGRALI DEFINITI. Tale superficie viene detta trapezoide e la misura della sua area si ottiene utilizzando il calcolo di un integrale definito.

PROGRAMMAZIONE MODULARE

Codici a barre. Marco Dell Oro. January 4, 2014

RAPPRESENTAZIONE GRAFICA DEGLI ALGORITMI

Informatica (Basi di Dati)

CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I)

L unità di controllo di CPU multi-ciclo

Gestione Turni. Introduzione

Macchine combinatorie

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2.

Транскрипт:

Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ) dove: I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli d uscita S è l insieme finito e non vuoto degli stati δ è la funzione stato prossimo λ è la funzione d uscita La funzione stato prossimo δ:s I S associa ad ogni stato presente per per ogni simbolo di ingresso uno stato futuro La funzione d uscita λ genera un simbolo d uscita Macchina di Mealy: L uscita dipende sia dallo stato sia dall ingresso (λ:s I U) Macchina di Moore: L uscita dipende solamente dallo stato (λ:s U) Maurizio Palesi 2 1

Modello di Huffman X 1 Z 1 X 2 Z 2 X 3 X n Ingressi RETE COMBINATORIA δ, λ Z 3 Z m Uscite FF 1 presente S t Y 1 Y 1 prossimo S t+1 Y 2 FF 2 Y 2 Y k FF k Y k Memoria di stato Maurizio Palesi 3 Sintesi di una Rete Sequenziale Il problema della sintesi di una rete sequenziale consiste nella Identificazione delle funzioni δ e λ Sintesi della rete combinatoria che le realizza Gli elementi di memoria sono costituiti da Flip-Flop I flip-flop di tipo D sono quelli usati più comunemente La funzione stato prossimo dipende dal tipo di bistabile utilizzato La funzione d uscita non dipende dal tipo di bistabile utilizzato Maurizio Palesi 4 2

Tabella degli Stati Una Macchina a Stati Finiti (FSM) può essere descritta mediante la Tabella degli stati in cui Gli indici di colonna sono i simboli di ingresso i α I Gli indici di riga sono i simboli dello stato presente s j S Gli elementi della tabella sono La coppia {u β, s k } con u β =λ(i α,s j ) e s k =δ(i α,s j ) (Macchine di Mealy) Il simbolo stato prossimo s k =δ(i α,s j ) (Macchine di Moore) Nelle macchine di Moore i simboli d uscita sono associati allo stato presente Maurizio Palesi 5 Tabella degli stati Macchina di Mealy attuale t s 1 t s 2 Macchina di Moore attuale s 1 t s 2 t i 1 i 2 s j t+1 /u j s k t+1 /u k s t+1 m /u m s t+1 n /u n i 1 i 2 s j t+1 s m t+1 s k t+1 s n t+1 u 1 u 2 Maurizio Palesi 6 3

Diagramma degli Stati Spesso la stesura della tabella degli stati è preceduta dalla costruzione di una rappresentazione grafica equivalente denominata Diagramma degli stati Il diagramma degli stati è un grafo orientato G(V,E,L) V: Insieme dei nodi Ogni nodo rappresenta uno stato Ad ogni nodo è associato un simbolo d uscita (macchine di Moore) E: Insieme degli archi Ogni arco rappresenta una transizione di stato L: Insieme degli: Ingressi e Uscite (macchine di Mealy) Ingressi (macchine di Moore) Maurizio Palesi 7 Da Diagramma a Tabella degli Stati Macchine di Mealy i x /u y S i S j attuale i x s i s j /u y Macchine di Moore S i /u i i x S j /u j i x s i s j u attuale i Maurizio Palesi 8 4

Macchina di Mealy - Esempio 0/1 S 0 S 1 0/0 1/0 1/1 S 2 1/1 0 1 S0 S 1 /1 S 2 /1 S1 S 1 /0 S2/1 S2 S 2 /1 S 0 /0 0/1 Maurizio Palesi 9 Macchina di Moore - Esempio 0 S 0 /1 S 1 /0 0 1 1 S 2 /1 0 1 0 1 S0 S 1 S 2 1 S1 S 1 S2 0 S2 S 2 S 0 1 Maurizio Palesi 10 5

Sintesi di Reti Sequenziali Sincrone Il procedimento generale di sintesi si svolge nei seguenti passi: 1. Realizzazione del diagramma degli stati a partire dalle specifiche del problema 2. Costruzione della tabella degli stati 3. Minimizzazione del numero degli stati 4. Codifica degli stati interni 5. Costruzione della tabella delle transizioni 6. Scelta degli elementi di memoria 7. Costruzione della tabella delle eccitazioni 8. Sintesi sia della rete combinatoria che realizza la funzione stato prossimo sia di quella che realizza la funzione d uscita Maurizio Palesi 11 Codifica degli Stati Interni Il processo di codifica degli stati ha l obiettivo di identificare per ogni rappresentazione simbolica dello stato una corrispondente rappresentazione binaria In seguito alla codifica la Tabella degli stati viene trasformata in Tabella delle Transizioni In questa fase è necessario affrontare i seguenti problemi Scelta del codice A minimo numero di bit One-Hot Distanza Minima Identificazione della codifica di ogni stato Maurizio Palesi 12 6

Codifica degli Stati Interni Una volta scelto il codice, la codifica degli stati influisce sia sull area sia sulle prestazioni del dispositivo Il problema della identificazione della codifica ottima è un problema NP-completo Il numero di possibili codifiche per il codice a minimo numero di bit è: [log S (2 1)! [log S (2 S )!*[log S ]! Es.: Per S =8 si hanno 840 possibili codifiche Spesso, scelto il codice si preferisce non ricorrere ad alcuna strategia di codifica Maurizio Palesi 13 Codifica degli Stati Interni Binario Naturale Il numero di bit è minimo Al primo stato corrisponde la configurazione di bit associata a 0, al secondo stato corrisponde la configurazione di bit associata a 1, L ordinamento degli stati è quello determinato in fase di realizzazione della tabella degli stati One-Hot Il numero di bit è pari al numero degli stati In ogni codifica un solo bit assume il valore 1, tutti gli altri assumono valore 0 Binario naturale Hot-One S0 00 0001 S1 01 0010 S2 10 0100 S3 11 1000 Maurizio Palesi 14 7

Esempio Specifica Realizzare la sintesi di un sistema con due ingressi ed una uscita che abbia il seguente comportamento: Ingressi 00: l uscita non cambia valore Ingressi 01: l uscita assume il valore 0 Ingressi 10: l uscita assume il valore 1 Ingressi 11: l uscita assume il valore opposto Maurizio Palesi 15 Esempio Passo 1 (Diagramma degli stati) 10 11 00 00 01 S 0 /0 S 1 /1 10 Ingressi 10: L uscita assume il valore 1 01 11 Ingressi 01: L uscita assume il valore 0 Ingressi 11: L uscita assume il valore opposto Ingressi 00: L uscita non cambia valore Maurizio Palesi 16 8

Esempio Passo 2 (Tabella degli stati) 10 11 00 00 01 S 0 /0 S 1 /1 10 01 11 S 0 S 0 S 0 S 1 S 1 0 S 1 S 1 S 0 S 0 S 1 1 Maurizio Palesi 17 Esempio S 0 S 0 S 0 S 1 S 1 0 S 1 S 1 S 0 S 0 S 1 1 Passo 4 (Codifica degli stati interni) Es. Codifica Naturale S 0 = 0 S 1 = 1 S 0 = 1 S 1 = 0 Passo 5 (Tabella delle transizioni) 1 1 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 Maurizio Palesi 18 9

Esempio Passo 4 (Codifica degli stati interni) Es. One-Hot S 0 = 01 S 1 = 10 S 0 S 0 S 0 S 1 S 1 0 S 1 S 1 S 0 S 0 S 1 1 Passo 5 (Tabella delle transizioni) 01 01 01 10 10 0 10 10 01 01 10 1 Maurizio Palesi 19 Scelta degli Elementi di Memoria La tabella delle transizioni descrive la relazione tra i bit dello stato presente e quelli dello stato futuro La configurazione in bit dello stato presente è in diretta corrispondenza con l uscita degli elementi di memoria La configurazione in bit dello stato futuro indica ciò che si vuole ottenere Cambiando il tipo dei bistabili variano i segnali che bisogna generare per realizzare la transizione stato presente-stato futuro I segnali di ingresso di un bistabile prendono il nome di eccitazioni La tabella delle eccitazione di un bistabile rappresenta lo strumento per passare dalla tabella delle transizioni alla tabella delle eccitazioni di una specifica macchina a stati Maurizio Palesi 20 10

Scelta degli Elementi di Memoria X 1 Z 1 Ingressi X 2 X 3 X n Rete combinatoria derivata dalla Z 2 Z 3 Z m Uscite tabella delle transizioni prossimo S t+1 presente S t Y 1 Y 2 Y 1 Eccitazioni Y 2 Rete combinatoria per la trasformazione stato-eccitazione Rete combinatoria derivata dalla tabella delle eccitazioni Y k Registri di stato Y k Memoria di stato Maurizio Palesi 21 Scelta degli Elementi di Memoria λ Ingressi δ Uscite Memoria di stato Clock Maurizio Palesi 22 11

Tabelle delle Transizioni ed Eccitazioni Tabelle delle Transizioni C S R * 0 - - 1 0 0 1 0 1 0 1 1 0 1 1 1 1 - C J K * 0 - - 1 0 0 1 0 1 0 1 1 0 1 1 1 1 C D * 0-1 0 0 1 1 1 C T * 0-1 0 1 1 Tabelle delle Eccitazioni * C S R 0 0 0 - - 1 1 0 - - 0 0 1 0-0 1 1 1 0 1 0 1 0 1 1 1 1-0 * C J K 0 0 0 - - 1 1 0 - - 0 0 1 0-0 1 1 1-1 0 1-1 1 1 1-0 * C D 0 0 0-1 1 0-0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 * C T 0 0 0-1 1 0-0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 Maurizio Palesi 23 Scelta Bistabile e Costruzione Tabella delle Eccitazioni (Passo 3) Codifica Naturale S 0 =0, S 1 =1 (Passo 5) Tabella delle Transizioni (Passo 6) Scelta del Bistabile 1 1 0 0 1 1 * C S R 0 0 0 - - 1 1 0 - - 0 0 1 0-0 1 1 1 0 1 0 1 0 1 1 1 1-0 (Passo 7) Costruzione Tabella delle eccitazioni 0 0-0- 10 10 0 1-0 01 01-0 1 Maurizio Palesi 24 12

Sintesi (Passo 8) Sintesi Mappa di Karnaugh per S 0 0-0- 10 10 0 1-0 01 01-0 1 U = Tabella delle eccitazioni Mappa di Karnaugh per R I H I L 0 0 0 1 1 1-0 0 - S = I H I H I L 0 - - 0 0 1 0 1 1 0 R = I L C K I H I L S FF SR R U Maurizio Palesi 25 Scelta Bistabile e Costruzione Tabella delle Eccitazioni (Passo 3) Codifica Naturale S 0 =0, S 1 =1 (Passo 5) Tabella delle Transizioni (Passo 6) Scelta del Bistabile 1 1 0 0 1 1 * C J K 0 0 0 - - 1 1 0 - - 0 0 1 0-0 1 1 1-1 0 1-1 1 1 1-0 (Passo 7) Costruzione Tabella delle eccitazioni 0 0-0- 1-1- 0 1-0 -1-1 -0 1 Maurizio Palesi 26 13

Sintesi (Passo 8) Sintesi Mappa di Karnaugh per J 0 0-0- 1-1- 0 1-0 -1-1 -0 1 U = Tabella delle eccitazioni Mappa di Karnaugh per K I H I L 0 0 0 1 1 1 - - - - J = I H I H I L 0 - - - - 1 0 1 1 0 R = I L C K I H I L J K FF JK U Maurizio Palesi 27 Scelta Bistabile e Costruzione Tabella delle Eccitazioni (Passo 3) Codifica Naturale S 0 =0, S 1 =1 (Passo 5) Tabella delle Transizioni (Passo 6) Scelta del Bistabile 1 1 0 0 1 1 * C D 0 0 0-1 1 0-0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 1 (Passo 7) Costruzione Tabella delle eccitazioni 1 1 0 0 1 1 Maurizio Palesi 28 14

Sintesi 1 1 0 0 1 1 U = Tabella delle eccitazioni (Passo 8) Sintesi Mappa di Karnaugh per D I H I L 0 0 0 1 1 1 1 0 0 1 D = I H + I L I H I L C K D FF D U Maurizio Palesi 29 Scelta Bistabile e Costruzione Tabella delle Eccitazioni (Passo 3) Codifica Naturale S 0 =0, S 1 =1 (Passo 5) Tabella delle Transizioni (Passo 6) Scelta del Bistabile 1 1 0 0 1 1 * C T 0 0 0-1 1 0-0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 (Passo 7) Costruzione Tabella delle eccitazioni 1 0 1 1 0 1 Maurizio Palesi 30 15

Sintesi 1 0 1 1 0 1 U = Tabella delle eccitazioni (Passo 8) Sintesi Mappa di Karnaugh per T 0 0 0 1 1 1 0 1 1 0 T = I H + I L I H I L C K T FF T U Maurizio Palesi 31 16