Architettura degli Elaboratori

Transcript

1 Progetto CPU (multiciclo) slide a cura di Salvatore Orlado e Marta Simeoi

2 Problemi co progetto a sigolo ciclo Problemi del sigolo ciclo Ciclo di clock lugo Istruzioi potezialmete più veloci soo ralletate impiegao lo stesso tempo dell istruzioe più leta Uità fuzioali e collegameti del Datapath soo replicati dobbiamo poter eseguire i parallelo tutti i passi computazioali ecessari per l esecuzioe di qualsiasi istruzioe dell ISA

3 Problemi co progetto a sigolo ciclo Possibile soluzioe: datapath multiciclo usiamo u ciclo più corto istruzioi differeti impiegao u umero di cicli diversi uità fuzioali possoo essere usate più volte per eseguire la stessa istruzioe meo replicazioe basta usarle i cicli differeti registri aggiutivi usati per memorizzare i risultati parziali ell esecuzioe delle istruzioi

4 Esempio di riduzioe del ciclo di clock Effettua u taglio su grafo diretto aciclico corrispodete al circuito combiatorio, e iserisci u registro el mezzo Fai lo stesso lavoro di prima i 2 cicli più corti (più veloci), ivece che i 1 sigolo ciclo più lugo (più leto) elemeto di memoria elemeto di memoria Logica Combiatoria Aciclica Logica Combiatoria Aciclica (A) elemeto di memoria Logica Combiatoria Aciclica (B) elemeto di memoria elemeto di memoria

5 Datapath multiciclo Addr dati Registri iteri addizioali usati per memorizzare valori itermedi, da usare el ciclo di clock successivo per cotiuare l esecuzioe della stessa istruzioe IR, MDR, A, B, ALUOut Riuso di uità fuzioali Addr istr. Registri addizioali ALU usata ache per calcolare l idirizzo dei salti e icremetare il PC Memoria usata sia per leggere le istruzioi che per leggere/scrivere i dati PC

6 Suddivisioe i passi del Datapth Nell iserire i registri addizioali, abbiamo pesato di spezzare l esecuzioe delle istruzioi i passi ogi passo da eseguire i u ciclo di clock (ciclo più corto rispetto alla CPU a ciclo sigolo) importate il bilaciameto della quatità di lavoro eseguito ei vari passi, perché dobbiamo fissare u ciclo di clock uico determiato sulla base del passo più lugo, ovvero più costoso dal puto di vista computazioale Al termie di ogi ciclo i valori itermedi soo memorizzati ei registri iteri addizioali: da impiegare ei cicli successivi della stessa istruzioe Register File e PC soo ivece impiegati per memorizzare valori da usare per l esecuzioe di ua uova istruzioe

7 Sequeza dei cique passi di esecuzioe 1. Fetch dell istruzioe e Icremeto PC 2. Decodifica dell istruzioe e Lettura dei regs. (e Addr. Brach) 3. R-type exe o Calcolo Idirizzo Memoria o Completa Brach o Completa Jump dipede dal tipo di istruzioe 4. Accesso alla memoria o Completa R-type (scrittura regs) dipede dal tipo di istruzioe 5. Write back (scrittura reg: solo LW) OGNI PASSO ESEGUITO IN UN CICLO DI CLOCK LE ISTRUZIONI IMPIEGANO DA 3 A 5 CICLI

8 Iseriamo i multiplexer PC oppure ALUout (addr, lw/sw) Ulteriore igresso: PC MDR oppure ALUOut Altri 2 igressi, da sommare co PC: PC = PC + 4 PC = PC + (sig_ext(imm16) << 2)

9 Cotrollo I segali di cotrollo alle varie uità fuzioali e ai multiplexer o dipedoo solo dal tipo di istruzioe, ma ache dallo specifico passo di esecuzioe es.: rispetto ad ua sub, l ALU dovrà essere usata, i cicli di clock differeti, per PC = PC + 4; (somma) R[rd] < R[rs] R[rt]; (sottrazioe) Quidi i segali di cotrollo dovrao essere diversi durate i vari passi (cicli di clock) ecessari per l esecuzioe dell istruzioe Il cotrollo sarà ifatti implemetato come circuito sequeziale l output del circuito (segali di cotrollo) dipederà dallo stato itero al circuito al tempo t i stato del circuito sequeziale = passo di esecuzioe di u istruzioe

10 Datapath e Cotrollo multi-ciclo

11 Segali di cotrollo di 1 bit Per istruzioi di beq: PCWriteCod=1 e PCWrite=0 Il segale di scrittura di PC è ifatti calcolato come: PCWrite + (PCWriteCod Zero) Se Zero=0 il valore di PC che puta alla prossima istruzioe rimae ivariato

12 Segali di cotrollo di 2 bit Segale Valore Effetto 00 ALU calcola somma ( lw, sw, PC + ) ALUOp 01 ALU calcola sottrazioe ( beq ) 10 ALU calcola l'operazioe determiata da fuct 00 2^ igresso dell'alu è reg. B ALUSrcB 01 2^ igresso dell'alu è costate ^ igresso dell'alu è sig_ext(imm16) ( lw/sw ) 11 2^ igresso dell'alu è sig_ext(imm16) << 2 ( beq ) 00 I PC viee scritto l'uscita dell'alu ( PC+4 ) PCSource 01 I PC viee scritto ALUOut ( beq ) 10 I PC viee scritto PC[31-28] sig_ext(imm26) << 2 ( jump )

13 Passo 1: Fetch dell istruzioe Usa PC per prelevare l istruzioe dalla memoria e porla ell Istructio Register (IR) Icremeta PC di 4, e rimetti il risultato el PC Passo idetico per tutte le istruzioi Usado la otazioe RTL: IR = M[PC]; PC = PC + 4; Durate questo passo (stesso ciclo di clock) usiamo: Memoria ALU Vediamo i dettaglio i valori dei segali di cotrollo

14 Passo 1: Fetch dell istruzioe IR = M[PC]; MemRead 1 IRWrite 1 IorD 0 PC = PC + 4; ALUSrcA 0 ALUSrcB 01 ALUOp 00 (somma) PCWrite 1 PCSource 00

15 Passo 2: Decodifica istruzioe & Lettura registri Leggi i registri rs e rt, e calcola l idirizzo del salto di beq IR (op) viee iviato al cotrollo per la decodifica e la determiazioe dei passi successivi Decodifica dell istruzioe RTL: A = Reg[ IR[25-21] ]; B = Reg[ IR[20-16] ]; ALUOut = PC + (sig-ext( IR[15-0] ) << 2); Passo idetico per tutte le istruzioi, ma potremmo aticipare del lavoro o ecessario. per certe istruzioi, i due campi (rs, rt) potrebbero essere o sigificativi calcoliamo l idirizzo a cui saltare, come se l istruzioe fosse beq, ma il campo imm16 potrebbe essere o sigificativo Quali i vataggi di questo lavoro aticipato? Durate questo passo (durate lo stesso ciclo di clock) usiamo: Register File e ALU Vediamo i valori dei segali di cotrollo

16 Passo 2: Decodifica istruzioe & Lettura registri A = Reg[ IR[25-21] ]; B = Reg[ IR[20-16] ]; A e B sovrascritti per ogi tipo di istruzioe ALUOut = PC + (sig-ext( IR[15-0] ) << 2) ALUSrcA 0 ALUSrcB 11 ALUOp 00 (somma)

17 Passo 3: (dipede dall istruzioe) Usiamo l ALU i dipedeza del tipo di istruzioe Il cotrollo, avedo già decodificato l istruzioe letta al passo precedete, può già decidere i segali da iviare al Datapath i relazioe al tipo di istruzioe R-type exe: ALUOut = A op B; Calcolo Idirizzo Memoria (load/store) ALUOut = A + sig-ext( IR[15-0] ); Completa Brach if (A == B) the PC = ALUOut; Completa Jump PC = PC[31-28] II (IR[25-0] << 2);

18 Passo 3: (dipede dall istruzioe) R-type exe: ALUOut = A op B; ALUSrcA 1 ALUSrcB 00 ALUOut riscritto ad ogi ciclo ALUOp 10 (campo FUNCT) LOAD / STORE: ALUOut = A + sig-ext( IR[15-0] ); ALUSrcA 1 ALUSrcB 10 ALUOp 00 (somma)

19 Passo 3: (dipede dall istruzioe) Completa Brach: if (A == B) the PC = ALUOut; ALUSrcA 1 ALUSrcB 00 ALUOp 01 (sottr.) (sottrazioe registri A e B, check salto sulla base di Zero) Per abilitare la scrittura el PC del valore precedetemete calcolato (ALUOut), ecessari altri segali di cotrollo o illustrati: PCWrite 0 PCWriteCod 1 PCSource 01

20 Passo 3: (dipede dall istruzioe) Completa Jump: PC = PC[31-28] II (IR[25-0] << 2); Per abilitare la scrittura el PC, i segali di cotrollo, o illustrati i figura, soo: PCWrite 1 PCSource 10

21 Passo 4: (dipede dall istruzioe) LOAD e STORE accedoo alla memoria MDR = Memory[ALUOut]; or Memory[ALUOut] = B; Termiazioe istruzioi R-type Reg[ IR[15-11] ] = ALUOut; Durate questo passo usiamo: Register File (Write) oppure Memoria Vediamo i segali di cotrollo

22 Passo 4: (dipede dall istruzioe) Load: MDR = Memory[ALUOut]; IorD 1 MemRead 1 Store: Memory[ALUOut] = B; IorD 1 MemWrite 1 R-type: Reg[ IR[15-11] ] = ALUOut; RegDst 1 RegWrite 1 MemtoReg 0

23 Passo 5: Write-back (LOAD) Load: Reg[ IR[20-16]]= MDR; RegDst 0 RegWrite 1 MemtoReg 1 NOTA: Le altre istruzioi o giugoo al passo 5

24 Riassumedo Step ame Actio for R-type istructios Actio for memory-referece istructios Actio for braches Actio for jumps Istructio fetch IR = Memory[PC] PC = PC + 4 Istructio decode / A = Reg [IR[25-21]] register fetch/ B = Reg [IR[20-16]] brach addr. comp. ALUOut = PC + (sig-exted (IR[15-0]) << 2) Executio, address ALUOut = A op B ALUOut = A + sig-exted if (A ==B) the PC = PC[31-28] II computatio, brach/ (IR[15-0]) PC = ALUOut (IR[25-0]<<2) jump completio Memory access or R-type Reg [IR[15-11]] = Load: MDR = Memory[ALUOut] completio ALUOut or Store: Memory [ALUOut] = B Memory read completio Load: Reg[IR[20-16]] = MDR

25 Alcue semplici domade Quati cicli soo ecessari per eseguire questo codice? lw $t2, 0($t3) lw $t3, 4($t3) beq $t2, $t3, Label #assume ot add $t5, $t2, $t3 sw $t5, 8($t3) Label:... Cosa accade durate l 8 o ciclo di esecuzioe? Calcolo dell idirizzo della 2 a lw I quale ciclo avviee effettivamete la somma tra $t2 e $t3? Nel 16-esimo ciclo

26 Defiizioe del cotrollo Possiamo implemetare il cotrollo della CPU come u circuito sequeziale di Moore, modellato co u automa a stati fiiti Automa ogi odo corrispode ad uo stato differete del circuito, i corrispodeza di u certo ciclo di clock gli output del cotrollo (segali di cotrollo) dipedoo dallo stato correte da 3 a 5 stati devoo essere attraversati (ovvero, da 3 a 5 cicli di clock) Iizio Fetch Decode, Read reg, Beq Addr. calcolo R-type Exe Beq completam. Jump completam. M read R write M write R write

27 Automa completo Etichette itere ai odi corrispodoo ai segali che il Cotrollo deve iviare al Datapath Etichette sugli archi dipedoo dagli iput del Cotrollo ovvero, dal valore del campo Op dell istruzioe letta 10 stati ogi stato associato co u etichetta memoica, e ache co u idetificatore umerico quati bit soo ecessari per il registro di stato?

28 Compoeti CPU (Datapath+Cotrol) e Memoria CPU Operatio = f(aluop, Fuct) CONTROL PCWrite + (Zero PCWriteCod) PCSource RegDst ALUSrcA MemRead IorD IRWrite ALUSrcB RegWrite MemtoReg MemWrite MemRead Addr Istr/Data Memory PC (fetch) o ALUOut (sw,lw) IR (fetch) o MDR (lw) B (sw) DATA PATH Fuct =IR[5:0] Op =IR[31:26] Zero Dataout Datai Nota: tra i segali proveieti dal Datapath, solo Op è usato per selezioare il prossimo stato

29 Dimesioameto ciclo di clock Ipotizziamo gli stessi costi precedeti (i s) per le varie compoeti Mem. Istr/Dati: 2 s Reg. File: 1 s ALU: 2 s o li usiamo mai i sequeza possiamo ipotizzare u ciclo di 2 s Più i dettaglio, per determiare il ciclo di clock, cosideriamo il diagramma di sotto, che si riferisce al 3 o passo della BEQ poiché il cotrollo è di Moore, l output (cotrolli) dipede solo dallo stato (veloce) decodifica del cotrollo dell ALU più complessa (2 livelli): Operatio = f(aluop, Fuct) l iput del cotrollo, importate per la trasizioe di stato, è Op Op è u campo del registro IR del Datapath (o è ecessario calcolarlo) il segale di Zero è importate el caso di BEQ... Next State Cotrollo Datapath Op cotrolli ALU Zero PC write sigal Esempio di diagramma temporale per il 3 o passo di esecuzioe di u istruzioe

30 Costo istruzioi Per le varie istruzioi, possiamo impiegare u umero differete di cicli itroduciamo il cocetto di CPI (Cicli Per Istruzioe) Quat è il CPI delle varie istruzioi rispetto all architettura multi-ciclo? R-type, sw:4 cicli (tempo: 8 s) lw: 5 cicli (tempo: 10 s) beq, jump: 3 cicli (tempo: 6 s) L istruzioe lw impiega be 10 s ivece degli 8 s dell architettura a sigolo ciclo purtroppo ciò è dovuto alla ecessità di fissare il ciclo di clock abbastaza lugo da permettere l esecuzioe di uo qualsiasi dei passi previsti per le varie istruzioi il 5 o passo della lw, ache se usa solo il Register File (lateza 1 s), viee comuque eseguito i u ciclo di clock da 2 s

31 Costo istruzioi Abbiamo otteuto u risparmio solo per le istruzioi di beq e jump se avessimo cosiderato istruzioi molto più lughe (come quelle FP), o avremmo osservato questo apparete decadimeto di prestazioe el passare all architettura multi-ciclo i quel caso, la scelta del ciclo sigolo ci avrebbe costretto ad allugare a dismisura il ciclo di clock per eseguire le istruzioi FP

32 Circuito sequeziale che implemeta il cotrollo Cotrollo a due livelli ALUOp calcolato sulla base di Op, combiato co Fuct (IR[5:0]) per geerare il segale a 3 bit (Operatio) da iviare all ALU PCWrite e PCWriteCod usati assieme a Zero proveiete dal Datapath, per geerare il segale a 1 bit che permette la scrittura di PC Nota blocco combiatorio per calcolare NEXT_STATE & OUTPUT state register per memorizzare lo stato correte

33 Realizzazioe del blocco combiatorio Blocco combiatorio realizzato co: - PLA (buoa miimizzazioe ma o modificabile) - ROM (tutte e due le tabelle di verità di OUTPUT e NEXT-STATE memorizzate i ROM à iete miimizzazioe, ma si può modificare il circuito cambiado la ROM)

34 Automa rappresetato da u microprogramma Soluzioe alterativa per realizzare l itero circuito sequeziale: usare u microprogramma per rappresetare l automa a stati fiiti à soluzioe più flessibile Storicamete, le implemetazioi del cotrollo microprogrammato impiegao ROM per memorizzare microistruzioi Icremetatore esplicito e logica di sequezializzazioe per determiare la prossima microistruzioe da eseguire