Esercizio Sintesi ottima SP e NAND x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = x 4 x 2 + x 4 x 3 x + x 2 x x 0 + x 3 x x 0 + x 4 x 3 x 0 + x 3 x 2 x x 0 U nand = (x 4 x 2 ) (x 4 x 3 x ) (x 2 x x 0 ) (x 3 x x 0 ) (x 4 x 3 x 0 ) (x 3 x 2 x x 0 )
Sintesi ottima PS x x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 x 4 = 0 X x 0 x 00 3 x 2 00 0 0 0 x 4 = U = (x 4 + x 3 + x 2 ) (x 3 + x 2 + x + x 0 ) (x 3 + x 2 + x + x 0 ) (x 4 + x 3 + x 2 + x + x 0 ) (x 4 + x 2 + x + x 0 )
0 x 4 x 4 x 0 x x 2 x 3 Sintesi con MUX a 4 vie I0 I I2 I3 I4 I5 I6 I7 I8 I9 I I I2 I3 I4 I5 A0 A A2 Z A3 U x 3 x 2 x x 0 x 4 =0 x 4 = U(x 4 ) 0000 0 00 0 00 0 0 0 00 0 0 0 0 00 0 00 0 x 4 x 4 x 4 x 4 0 0 x 4 x 4
Multiplexer a 2 vie Lo schema con multiplexer a due vie si ricava direttamente dalla tavola della verità, che specifica già le quattro espressioni in funzione delle due variabili di controllo x 4 e x 3 I0 I I2 I3 Z U A0 A x 0 x 0 x x x 2 x 2 x 3 x 4
Esercizio 2 Posto come al solito m(i) il mintermine la cui configurazione di variabili è espressa dal valore binario dell indice i, un modo di scrivere l espressione è: n i 0 m( i) Il numero totale di interconnessioni è n 2 n + 2 n + se si hanno a disposizione segnali in forma vera e negata, n 2 n + 2 n + + n se si devono considerare anche n connessioni a n NOT per realizzare i segnali in forma negata a b c DEC 3:8 A0 A A2 U0 U U2 U3 U4 U5 U6 U7 z
Passo c d a b Esercizio 3 Z = ( (a + b) (c + d) + a (b + c ) ) (a + d ) Z = ( ( (a + b) (c + d) ) + ( a (b + c ) ) ) (a + d ) Z = ( ( (a b) (c d) ) ( a (b c ) ) ) (a d ) Z nor = ( ( (a b) (c d) ) ( a (b c ) ) ) (a d ) Parentesi Passo 2 c a z d
Esercizio 3 Z = ( (a + b) (c + d) + a (b + c ) ) (a + d ) Z = a Z( 0, b, c, d) + a Z(, b, c, d) = a ( ( (0+b) (c+d) + 0 (b+c )) (0+d ) ) + a ( ( (+b) (c+d) + (b+c )) (+d ) ) Z = a ( ( (b) (c+d) + 0) (d ) ) + a ( ( () (c+d) + (b+c )) () ) Z = a b (c+d) d + a (( c + d) + (b + c )) Z = a b (c+d) d + a (c + d + b + c ) Espansione Identità / Limite Identità / Limite Associativa Distributiva Z = a b c d + a b d d + a (c + d + b + c ) Z = a b c d + a b 0 + a (d + b + ) Z = a b c d + a Limitazione Limite
Esercizio 3 Z = a b c d + a Forma SP da cui dedurre direttamente mappa a b c d 00 00 0 0 0 0 0 0 0 Sintesi ottima a b c d 00 00 0 0 0 0 0 0 0 Z Z Z = a b c d + a Z = b c d + a
Esercizio 4 Il codice BCD prevede la codifica con 4 bit, B 0, B, B 2, B 3. La probabilità di osservare due errori è quindi La stringa da inviare usando bit di parità è: La stringa da inviare usando Hamming è: e con 4 2 2 4 2 6 0.0 0.0 5.99 B 0 B B 2 B 3 P C C 2 B 0 C 4 B B 2 B 3 P XOR B 0,B,B2, B3 C XOR B,B, C XOR B,B, C XOR B,B, 0 B3 2 0 2 B3 4 2 B3
Esercizio 4 La sindrome di errore può essere calcolata dal ricevitore come E XOR B 0,B,B3, C E XOR B 0,B,B2,B3,P E 2 XOR B 0,B2,B3, C 2 E4 XOR B,B2,B3, C4 Nel caso di trasmissione del numero 6, ovvero in BCD, le stringhe trasmesse sono parità: Hamming 0 0 0 0 0 0 Se il bit più significativo cambia valore durante la trasmissione, le sindromi di errore saranno E E E2 E 4 XOR 0,,,0 XOR 0,,, XOR 0,,, XOR,,,, 0 (individuazione situazione di errore) Indice del bit da correggere (invertire)
Esercizio 5 Somma in Complemento a 2 0 + 000 = 0 Conversione addendi in base (abs( 2 (0))) = not(0)+ = 0 + = 0 = 6 -> 2 (0) =(-6) 2 (000) =(+4) Somma in base : -6 + 4 = -2 Conversione risultato in base (abs( 2 (0))) = not(0)+ = 000 + = 000 = 2 -> 2 (0) =(-2) Lo schema richiede 5 full-adder in cascata, il ritardo di caso peggiore è quindi 50 ns
Esercizio 6 Sintesi ottima SP b c d e 00 00-0 - - 0 0 0 0 0-0 - b c d e 00 00-0 - 0 0 - - 0 0 - a = 0 a = z = abc + b d + c e
Esercizio 6 Sintesi ottima PS b c d e 00 00-0 - - 0 0 0 0 0-0 - b c d e 00 00-0 - 0 0 - - 0 0 - a = 0 a = z = (b+c +d ) (b +c+e ) (a+b +c ) (b+d +e )
Esercizio 6 Sintesi con soli gate NAND e NOR z = abc + b d + c e z NAND = (a b c) (b d ) (c e ) z = (b+c +d ) (b +c+e ) (a+b +c ) (b+d +e ) z NOR = (b c d ) (b c e ) (a b c ) (b d e )
Esercizio 7 Il circuito da completare prevede la realizzazione di z tramite MUX (e quindi il teorema di espansione) con due bit di indirizzo, collegati agli ingressi d ed e. z = d e z(a,b,c,0,0) + d e z(a,b,c,0,) + d e z(a,b,c,,0) + d e z(a,b,c,,) Ognuna delle 4 funzioni di 3 variabili da collegare ai 4 ingressi va realizzata con 2 circuiti DEC + OR, quindi partendo dall espressione generale SP. Dobbiamo quindi inserire collegamenti per le configurazioni in cui la funzione vale (mintermini). Il primo DEC è attivo quando a =, quindi si dovranno considerare i mintermini di b,c nella zona della tabella della verità riportata a destra nel testo. Viceversa per l altro DEC. A titolo di esempio si riporta la porzione di tabella della verità per sintetizzare le due funzioni che insistono sugli ingressi 0 e del MUX. b c 0 0 0 0 Z(0,b,c,0,0) Z(,b,c,0,0) Z(0,b,c,0,) Z(,b,c,0,) - - - - - - 0 0 0 0
Esercizio 7 D E 0 C 2 EN 3 a a 0 D E 0 C 2 EN 3 a a 0 a b c d e a a 0 0 2 3 MUX z
x y OE Esercizio 8 z = yx + y x È necessario aggiungere un segnale di output enable OE che eviti che i gate 3-state comandino il segnale z contemporaneamente z OE deve essere portato a 0 prima di modificare il valore di y y OE z
Esercizio 9 Sintesi priva di alee di 0 L espressione di costo minimo priva di alee di 0 è l espressione minima SP x x 0 x 00 3 x 2 00 0 0 0 X x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 0 0 0 0 0 0 x 4 = 0 x 4 = z = x 4 x 3 x 2 + x 4 x 2 x 0 + x 4 x x 0 + x 4 x 3 x 0
Esercizio 9 Sintesi priva di alee di L espressione di costo minimo priva di alee di è l espressione minima PS x x 0 x 00 3 x 2 00 0 0 0 X x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 0 0 0 0 0 0 x 4 = 0 x 4 = z = (x 4 + x 3 + x 2 ) (x 4 + x + x 0 ) (x 4 + x 3 + x 0 ) (x 4 + x 2 + x 0 )
Esercizio 9 Sintesi priva di alee l espressione completamente priva di alee richiede la copertura, ad esempio degli, in modo che adiacenti rientrino nello stesso RR x x 0 x 00 3 x 2 00 0 0 0 X x 0 x 00 3 x 2 00 0 0 0 0 0 0 0 0 0 0 0 0 0 x 4 = 0 x 4 = z = x 4 x 3 x 2 + x 4 x 2 x 0 + x 4 x x 0 + x 4 x 3 x 0 + x 3 x 2 x 0 + x 4 x 3 x + x 4 x 3 x 0 + x 3 x 2 x x 0
Esercizio Sintesi della rete di costo minimo con mappe di Karnaugh X 2 X X 3 X 2 X Z Z 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 - - - - - - - - X 3 0 X 3 0 X 2 X 00 0 0 - - - - Z =X 3 +X 2 00 0-0 - - - Z 0 =X 3 +X
Tabella della verità per la rete sintetizzata anche nel caso di configurazioni proibite X 3 0 X 2 X X 3 0 X 2 X 00 0 0 - - - - Z =X 3 +X 2 00 0-0 - - - Ottengo in uscita per tutte le configurazioni degli ingressi contenute in un raggruppamento rettangolare X 3 X 2 X Z Z 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Z 0 =X 3 +X
Sintesi dell encoder con priorità X 3 X 2 X Z Z 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 NO! Priorità deve essere a X2, non a X3. Necessario modificare Z0 0 OK! Priorità a X3. X 3 0 X 2 X X 3 0 X 2 X 00 0 0 - - - - Z =X 3 +X 2 00 0 0 0 - - - Z 0 =X 3 +X X 2
Esercizio Sintesi ottima PS a b d e 00 00-0 - - 0 0 - - 0 0 - c = 0 a b d e 00 00 0 0 0 0 0 0 0 - - - 0 - c = z = (b + c + e ) (a + b + d) (a + c + e ) (c + d + e) (b + d + e )
Sintesi ottima SP a b d e 00 00-0 - - 0 0 - - 0 0 - c = 0 a b d e 00 00 0 0 0 0 0 0 0 - - - 0 - c = z = ab c + a b de + bcd + c e + ae
Esercizio 2 Tabella della verità e mappe corrispondenti s u b t r. a d d e r O a b ci sd co 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b ci O a 00 00 0 0 0 0 0 0 0 0 sd b ci O a 00 00 0 0 0 0 0 0 0 0 co
Sintesi ottima SP b ci O a 00 00 0 0 0 0 0 0 0 0 sd b ci O a 00 00 0 0 0 0 0 0 0 0 co sd = a b ci + a b ci + a b ci + a b ci co = b ci + O a ci + O a b + O a ci + O a b
Sintesi ottima PS b ci O a 00 00 0 0 0 0 0 0 0 0 sd b ci O a 00 00 0 0 0 0 0 0 0 0 co sd = (a+b+ci) (a +b+ci ) (a+b +ci ) (a +b+ci ) co = (b+ci) (O+a +ci) (O+a +b) (O +a+ci) (O +a+b)