Contatore asincrono esadecimale

Documenti analoghi
VERIFICA DEL FUNZIONAMENTO DI CONTATORI ASINCRONI E VISUALIZZAZIONE DEL CONTEGGIO SU VISUALIZZATORE A LED A 7 SEGMENTI

Classe III specializzazione elettronica. Elettrotecnica e elettronica

PROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.

Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

Circuiti sequenziali. Circuiti sequenziali e applicazioni

PIANO DI LAVORO DEI DOCENTI

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

I CONTATORI. Definizioni

PROGRAMMAZIONE MODULARE

CONTATORI ASINCRONI. Fig. 1

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO

orologio e display cont 16

INTRODUZIONE ALLE LOGICHE PROGRAMMABILI

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

ESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome

LATCH E FLIP-FLOP PREMESSA

I FLIP FLOP: COMANDARE DUE LUCI CON UN SOLO PULSANTE

GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER

EFFETTI LUMINOSI DI SCORRIMENTO DI LUCI OTTENUTI MEDIANTE UN GENERATORE DI SEQUENZE.

Registri. Registri semplici

Circuiti sequenziali

I Indice. Prefazione. Capitolo 1 Introduzione 1

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

(competenze digitali) CIRCUITI SEQUENZIALI

ENCODER. Fig. 1. attivi C B A. APPUNTI DI ELETTRONICA ENCODER DECODER rel. 01/06 Prof. Domenico Di Stefano pag. 19

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:

Anno scolastico Supervisore Prof. Giancarlo Fionda Insegnante di Elettronica

Topward electronics TPS ALTERA Max EPM7128SLC84-15

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

PROGETTO,COLLAGGIO E VERIFICA DEL FUNZIONAMENTO DI UN CIRCUITO COMBINATORIO E VISUALIZZAZIONE DELLO STATO LOGICO DELLE USCITE MEDIANTE DIODI LED.

LATCH E FLIP-FLOP PREMESSA

Calcolatori Elettronici

Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

Università degli studi di Lecce

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

I CONTATORI SINCRONI

MINISTERO DELLA PUBBLICA ISTRUZIONE ISTITUTO TECNICO INDUSTRIALE. ARTURO MALIGNANI - UDINE Viale Leonardo da Vinci, Udine

Flip flop: tempificazione latch ed edge-triggered


PSPICE Circuiti sequenziali principali

6. GENERATORI DI SEGNALI DIGITALI

Programmazione modulare a.s

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore

CONTA IMPULSI E CONTA SECONDI Realizzato da Roberto M. alias RINGO Data

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Generatore di numeri casuali

PIANO DI LAVORO E DI ATTIVITA DIDATTICA. Classe 3 Sezione. A INFORMATICA TELECOMUNICAZIONI Indirizzo (ARTICOLAZIONE INFORMATICA) TELECOMUNICAZIONI

Comprendere il funzionamento dei convertitori V/f Saper effettuare misure di collaudo

Lo schema a blocchi del circuito integrato Timer 555 è il seguente:

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Saper definire le grandezze elettriche, utilizzare le unità di misura e saper utilizzare multipli e sottomultipli delle grandezze nei calcoli

PROGRAMMA SVOLTO E L E T T R O N I C A Anno Scolastico 2014/2015 Classe III Ae Prof. Boldrini Renato Prof. Procopio Sostene

21/10/14. Contatori. Registri: contatori. Sintesi del contatore modulo 8 (1) Sintesi del contatore modulo 8 (2) J 0 = K 0 = 1 J 1 = K 1 = y 0

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Progetto di un Interruttore a Combinazione

G L O S S A R I O. Fondamenti di Informatica I - Università degli Studi di Trento Dott. Roberti Pierluigi

Reti logiche (2) Circuiti sequenziali

Livello logico digitale

24/10/14. Codificatore (4-a-2) Codificatore, Decodificatore, ROM, PLA, Multiplexer e Demultiplexer. Codificatore 2 n -a-n Codificatore generalizzato

Capitolo IX. Convertitori di dati

PROGETTO E VERIFICA DI CIRCUITI LOGICI COMBINATORI IMPLEMENTATI CON SOLE PORTE NAND.

Applicazioni dei microcontrollori PIC

ELETTRONICA APPLICATA E MISURE

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. Progetto di un sistema di riempimento e svuotamento di un contenitore.

2 Alimentazione. +Vdc. Alimentazione 1 IGBT1 GND1. Alimentazione 2 IGBT2 GND2. -Vdc. Fig.1 - Alimentazione corretta degli switchs di uno stesso ramo

..a cura di Cammisuli Chiara

Misure di frequenza e di tempo

Circuiti sequenziali

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Esercitazioni lab per informatici

8^ parte: Pilotare Motori passo-passo unipolari usando l integrato ULN2003A. Author: Ing. Sebastiano Giannitto (ITIS M.

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

Il protocollo RS Introduzione. 1.2 Lo Standard RS-232

Reti Logiche T. Esercizi reti sequenziali sincrone

Generatore di onda quadra e contatore asincrono

Misure di frequenza e di tempo

Moduli combinatori Barbara Masucci

A.C. Neve Esercizi Digitali 1

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche

Indice Introduzione Avviso importante per i lettori Capitolo 1 Apparecchi di manovra, di protezione e sensori

x y z F x y z F F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario

Elementi di Elettronica Digitale con il DADO ELETTRONICO

RELAZIONE DI TELECOMUNICAZIONI - ITIS Vobarno. Parte prima

E un trasduttore digitale in grado di fornire una indicazione binaria della. Non sfruttano alcun principio fisico. Nei trasduttori lineari a principio

Elementi di Elettronica Digitale

Registri. «a2» Copyright Daniele Giacomini --

LSS Reti Logiche: multivibratori e T555

Transcript:

Contatore asincrono esadecimale Il contatore asincrono è un circuito composto da un generatore di onde quadre (clock), quattro Flip Flop JK con Preset e Clear attivi a fronte logico basso. Preset, J e K di ogni memoria sono settati a fronte logico alto. L ingresso del clock è l uscita della memoria precedente. La prima memoria è collegata ad un generatore di onde quadre. Clear è collegato ad uno switch che serve per azzerare il numero quando si vuole. Schema logico Flip Flop JK Clk: ingresso di clock Pre,Clr sono rispettivamente il Preset e il Clear attivi a livello basso; Vcc: porta per il voltaggio Gnd: porta per la massa Q: uscita L integrato contiene due contatori. Tabella di verità Flip Flop JK L sta per Low (0) H sta per High (1) X sta per Don t Care quindi non importa lo stato. Preset e Clear a livello basso producono un uscita sempre alta, instabile che non andrà in memoria.

Toggle nega l uscita n nello stato n+1. Gli ingressi J e K sono stati collegati alla tensione in modo da ottenere un uscita Toggle, come indicato nella tabella di verità. Il circuito si comporta come contatore perché i toggle avvengono in istanti diversi; ciò è dovuto al collegamento di tipo asincrono, il quale prevede che le uscite delle memorie siano collegate agli ingressi di clock delle memorie successive. Ogni memoria esegue il toggle in un intervallo di tempo doppio rispetto alla memoria precedente, perché deve attendere l abbassamento di fronte logico precedente. Esempio (contatore asincrono modulo 4): 00; toggle del primo Flip Flop (verso H) -> 01 01; toggle del primo Flip Flop (verso L), quindi toggle del secondo Flip Flop (verso H) -> 10 10; toggle del primo Flip Flop (verso H) -> 11 11; toggle del primo Flip Flop (verso L), quindi toggle del secondo Flip Flop (verso L) -> 00 Circuito Contatore Asincrono Esadecimale

Decoder Driver 9368 Il decoder driver 9368 è un circuito integrato con 4 ingressi e 7 uscite. Riceve in input un numero binario, lo decodifica e pilota, attraverso le 7 uscite un display a sette segmenti. Piedinatura Decoder Driver 9368 Simbolo Logico Decoder Driver 9368 LE RBI RBO (posto a livello basso) Blocca il display visualizzando l ultima configurazione in output (posto a livello alto) Rende il display trasparente all input (posto a livello basso con RBO scollegato) Spegne il display quando in input c è uno 0 binario (posto a livello basso) Spegne il display

Display 7 Segmenti a catodo comune Il display a sette segmenti a catodo comune è composto da sette diodi luminosi che permettono di rappresentare le cifre alfanumeriche, più un diodo più piccolo per il punto decimale; la sua particolarità è costituita dal fatto che ogni diodo è collegato internamente alla stessa massa. Esempio del suo funzionamento: per illuminare il numero 1 bisogna fornire tensione ai segmenti B e C. circuito interno denominazione segmenti piedinatura 1 E 2 D 3 CC 4 C 5 DP 6 B 7 A 8 CC 9 F 10 G

Decoder Driver 9368 + Display 7 Segmenti Catodo Comune Abbiamo collegato i due componenti descritti prima creando una sorta di display decodificato. Il tutto è stato collegato al circuito contatore esadecimale per visualizzare le sequenze binarie.

Tabella Temporale Contatore Asincrono Decimale La differenza tra il contatore esadecimale e il decimale è il modulo del conteggio. L esadecimale conta fino ad F (15), il decimale si ferma a 9. Per far si che il contatore diventi di modulo 10, bisogna aggiungere un integrato 7400 al contatore. Di tale circuito è stata usata una sola delle 4 porte NAND a disposizione. Le entrate di questa NAND sono i bit 1 del numero 10 in binario (1010), mentre l uscita è collegata a tutti i clear dei Flip Flop JK del contatore, così facendo, quando esso raggiungerà il numero 10 viene prontamente azzerato. Il processo di azzeramento richiede qualche nanosecondo, quindi il 10 (A) non verrà mai visualizzato sul display.

Foto circuito montato