FONDAMENTI DI INFORMATICA Lezione n. 9

Transcript

1 FONDAENTI DI INFORATICA Lezione n. 9 DESCRIZIONE E PROGETTO A LIVELLO RTL ESEPIO DI SISTEA A LIVELLO RTL: OLTIPLICATORE BINARIO DESCRIZIONE DELL'ALGORITO In questa lezione si continua la descrizione degli elementi di base utilizzati a livello RTL. Si discute la suddivisione fra percorso dati e unità di controllo. In questa lezione verrà descritto a livello RTL un sistema: un moltiplicatore binario per numeri con rappresentazione in modulo e segno. Verrà prima descritto l'algoritmo che consente di realizzare il prodotto e quindi sarà mostrata come esempio la metodologia di progettazione. 1 / 21 TECNICHE DI DESCRIZIONE La descrizione grafica definisce la struttura di un sistema a livello RTL. La descrizione comportamentale è data mediante un linguaggio specifico. 2 / 21 1

2 LINGUAGGIO RTL L'istruzione base RTL è la seguente: Z Dove: Z, X 1, X 2,..., X n Con il significato di: f ( X, X 2,, X 1 n sono registri (o celle di memoria). "Calcola la funzione f con i dati contenuti nei registri X 1, X 2,..., X n e trasferisci il risultato nel registro Z. Κ ) 3 / 21 LINGUAGGIO RTL Dichiarazioni strutturali del tipo: declare register A(0:7), B(0:7), COUNT(0:2) A(0:7), B(0:7) COUNT(0:2) sono registri a 8 bit è un registro a 3 bit. Istruzioni standard di controllo: if COUNT 7 then goto ADD 4 / 21 2

3 ESEPIO DI PROGRAA RTL A(0:7), (0:7), Q(0:7), COUNT(0:2), INBUS(0:7), OUTBUS (0:7) BEGIN: A 0, COUNT 0 INPUT: INBUS; Q INBUS; ADD: A(0:7) A(1:7) + (1:7) Q(7); SHIFT: A(0) 0; A(1:7).Q A.Q(0:6); TEST: COUNT COUNT + 1; if COUNT 7 then go to ADD; FINISH: A(0) (0) Q(7), Q(7) 0; OUT: OUTBUS Q; OUTBUS A; 5 / 21 COPORTAENTO Una macchina RTL definisce con i suoi moduli e con i relativi collegamenti un insieme di possibili operazioni elementari che può svolgere sui dati. Ogni operazione elementare a livello RTL è un trasferimento del tipo: Z f ( X, X 2,, X 1 n Un algoritmo è definito da una sequenza di operazioni elementari. La sequenza di operazioni elementari definisce il comportamento del sistema. Κ ) 6 / 21 3

4 UNITA' DATI E UNITA' CONTROLLO Unità di elaborazione (o unità dati) 7 / 21 UNITA' DATI E UNITA' CONTROLLO COUTAZIONE CAINO DATI Le connessioni non sono attive tutte contemporanemente. L'unità di controllo seleziona i cammini che risultano attivi in un determinato istante. 8 / 21 4

5 CO UTAZIONE CAINO DATI Parte della struttura di commutazione del cammino dati dell'esempio precedente. 9 / 21 FASI DI PROGETTO Definire l'algoritmo come sequenza S di operazioni RTL. Analizzare S per individuare l'insieme minimo di componenti necessari. Costruire il diagramma a blocchi D della unità di elaborazione per realizzare tutti i necessari cammini per i dati. Analizzare D e S per introdurre tutti i punti di controllo necessari. Progettare l'unità di controllo. Effettuare eventuali minimizzazioni. 10 / 21 5

6 FRAZIONI BINARIE X = x x... Il numero N rappresentato da: n x0 i Vale: N = ( 1) xi 2 i= 1 Rappresentazione in modulo e segno (x 0 ). Numero maggiore: (1/128) Numero minore: (1/128) Doppia rappresentazione dello zero: e Ad esempio (n=7): (+ 1/2)= 0, (-[1/2 + 1/16])= -0, x n I numeri utilizzati in seguito sono frazioni binarie. 11 / 21 OLTIPLICATORE BINARIO I Si voglia effettuare la seguente operazione: dove X = x P X Y L'algoritmo per svolgere il prodotto è il seguente 0 x1 x7 Y = y0 y1 Λ y7,, P p p Λ p Λ = Y X / 21 6

7 OLTIPLICATORE BINARIO II Algoritmo: segno Ripetere per i da 0 a 6 Questo algoritmo coincide con quello utilizzato per il prodotto di due numeri in modo manuale. La differenza principale consiste nel sommare e accumulare i prodotti parziali invece di sommarli al termine. Si usa un solo registro di memoria per immagazzinare la somma parziale invece di tanti registri che memorizzano tutti gli addendi. 13 / 21 p P i P 0 i + 1 = x 0 P i y x 7 i P i 0 Y OLTIPLICATORE BINARIO III Passo Operaz. Risult. parziale 0 Inizializzazione P 0 +x 4 *Y P 1 * P 2 +x 3 *Y P 3 * P 4 + x 2 *Y P 5 * P 6 + x 1 *Y P 7 * Y = X = Dall'analisi dell'algoritmo si deduce che sono necessari due registri a 8 bit per immagazzinare il moltiplicando e il moltiplicatore e un registro a 15 bit per il risultato. 14 / 21 7

8 OLTIPLICATORE BINARIO IV NECESSITA' HW 1 registro a 8 bit Q oltiplicatore X 1 registro a 8 bit oltiplicando Y 1 registro a 16 bit A Prodotto P 1 sommatore a 7 bit Porta EX-OR E' possibile risparmiare utilizzando lo stesso registro per immagazzinare in tempi diversi dati diversi. Dopo che i bit di X sono stati utilizzati per il prodotto parziale non sono più necessari. E possibile condividere la parte del registro per accumulare il moltiplicatore e la parte meno significativa del risultato. 15 / 21 OLTIPLICATORE BINARIO V Passo Operaz. Accum. + Reg. Q 0 Iniz P 0 +x 4 *Y P 1 * P 2 +x 3 *Y P 3 * P 4 +x 2 *Y P 5 * P 6 +x 1 *Y P 7 * / 21 8

9 SCHEA DEL OLTIPLICATORE 17 / 21 ALGORITO DI CONTROLLO A(0:7), (0:7), Q(0:7), COUNT(0:2), INBUS(0:7), OUTBUS (0:7) BEGIN: A 0, COUNT 0; INPUT: INBUS; Q INBUS; ADD: A(0:7) A(1:7) + (1:7) Q(7); SHIFT: A(0) 0, A(1:7).Q A.Q(0:6); TEST: COUNT COUNT + 1; if COUNT 7 then go to ADD; FINISH: A(0) (0) Q(7), Q(7) 0; OUT: OUTBUS Q; OUTBUS A; 18 / 21 9

10 SEGNALI DI CONTROLLO Count 19 / 21 Segnali SEGNALI DI CONTROLLO Operazioni c 0 A 0 c 1 COUNT 0 c 2 Carica A(0) c 3 INBUS c 4 Q INBUS c 5 A(1:7) ADDER c 6 INGRESSO ADDER o 0 c 7 scorrimento a destra di A.Q Incrementa COUNT c 8 c 9 A(0) c out o (0) Q(7) c 10 Q(7) 0 c 11 OUTBUS A c 12 OUTBUS Q 20 / 21 10

11 OLTIPLICATORE BINARIO 21 / 21 11