3 Reti Sequenziali Fondamenti di Informatica P2 Ingegneria Meccatronica
|
|
- Marisa Di Martino
- 4 anni fa
- Visualizzazioni
Transcript
1 3 Reti Sequenziali Fondamenti di Informatica P2 Ingegneria Meccatronica Stefano Mattoccia ipartimento di Informatica Università di Bologna 1
2 Le reti di maggiore interesse non dipendono unicamente dagli ingressi (reti combinatorie, RC) ma anche da elaborazioni precedenti. Pertanto, per le reti sequenziali sono necessari dispositivi per memorizzare elaborazioni precedenti (stato). Il modello di tale rete (macchina a stati finiti o FSM) può essere schematizzato così: I n k RC r k U S MEM S*
3 Modello della Macchina a Stati Finiti (FSM) - Mealy I n F r U U=F(S,I) S * =G(S,I) G k S S *? k
4 Modello della Macchina a Stati Finiti (FSM) - Moore I n F r U U=F(S) S * =G(S,I) G k S? S * k
5 Reti Sequenziali Asincrone (RSA) k S S * S S *? k τ Retroazione diretta (τ: ritardo intrinseco della RC G) I S S * U t (1) (2) (3) t+τ
6 Aspetti positivi delle RSA (vs RSS) Le reti asincrone rispondono molto rapidamente (appena possibile) alle variazioni degli ingressi Non è necessario un segnale di sincronismo (clock) Ridotta dissipazione di potenza Aspetti negativi delle RSA (vs RSS) Vincoli per il corretto impiego - l ingresso può variare solo quando la rete ha raggiunto una condizione di stabilità - i segnali di ingresso possono variare uno alla volta Esposte a potenziali malfunzionamenti (corse critiche) ifficili da progettare In pratica, sono utilizzate per realizzare latch e flip-flop. A noi interessano (maggiormente) le reti sincrone (RSS)!
7 RSA notevoli: Flip-Flop FF * * FF: RSA che assume il valore logico presente sull ingresso durante i fronti di salita (positive edge triggered) dell ingresso Il FF è tipicamente utilizzato come cella elementare di memoria nelle reti sequenziali sincrone. In tal caso, il segnale, è un segnale di tipo periodico (clock). atasheet FF:
8 I FF sono dotati di due ulteriori ingressi asincroni che consentono di settare (A_SET) o resettare (A_RES) indipendentemente da e. A_SET* A_SET* FF * A_RES* A_RES* * A_SET* A_RES* * Tipica realizzazione di un FF della famiglia TTL ( 374) mediante 3 latch SR. =0 se A_RES=1 =1 se A_SET=1 A_SET e A_RES sono prioritari rispetto a e NOTA: i segnali asincroni di set e reset denominati nella slide (rispettivamente) A_SET e A_RES sono spesso denominati (rispettivamente) PR e CL oppure S e R. Inoltre, se non indicati nello schema logico si suppone che tali comandi siano non asseriti (A_SET=0 e A_RES=0).
9 Vincoli di corretto impiego per i FF Tempi di Setup (τ SU ), Hold (τ H ) e Risposta (τ R ) FF * * τ SU τ H τ R Il corretto funzionamento è garantito solo se τ SU τ SUmin e τ H τ Hmin. In caso contrario, metastabilità. Cosa implicano i parametri τ SUmin e τ Rmin indicati nei datasheet?
10 Il FF come elemento fondamentale delle RSS Se all ingresso viene inviato un segnale periodico (clock): il FF ritarda ( = elay) il segnale di uscita, rispetto al segnale di ingresso, di un tempo pari al periodo di clock T n+1 = n FF * * T T T T
11 Vincoli di campionamento e metastabilità Il mancato rispetto dei vincoli sul campionamento dei segnali porta a metastabilità. τ SU τ H???????????? τ =??? 1? 0? metastabile?? 0 1 stabile stabile
12 Sincronizzazione di segnali (non sincroni) Normalmente i segnali provenienti dall esterno (ma non solo) non sono sincroni con il clock della RSS. uesto è un problema molto comune. Come gestire potenziali situazioni di metastabilità che potrebbero compromettere il corretto funzionamento della RSS? I FF metastabile I_M FF Stabile (?) I_sync La soluzione mostrata garantisce che l uscita I_sync assume il valore di I nel momento in cui tale segnale è stato campionato? Sono sufficienti due livelli di FF? uali sono gli effetti collaterali di questa soluzione?
13 Reti Sequenziali Sincrone (RSS) k? k (k) FF S S * S S * k FF sull anello di retroazione Tutti con lo stesso clock di periodo T I S S * U t-t t t+t t+2 T Nel caso specifico: Moore o Mealy? Lo stato cambia anche se non cambia l ingresso? L uscita cambia anche se non cambia l ingresso?
14 Alcune considerazioni sulle RSS Lo stato della rete cambia solo in corrispondenza dei fronti di salita del clock che (tipicamente) si susseguono con periodo T La rete risponde ogni T se si desidera massimizzare la velocità di risposta della rete è necessario adottare il modello di Mealy La rete è svincolata dai ritardi della rete G! uindi, nessun problema di corse critiche (purché T > τ SUmin + τ Rmin!) All interno di uno stesso progetto sono tipicamente presenti più RSS e non necessariamente per tutte le RSS il clock è lo stesso e/o coincide con il clock del processore Le RSS sono (più) facili da progettare delle RSA
15 Alee nelle reti combinatorie Si consideri il caso seguente nel quale l uscita di una rete combinatoria è utilizzata come clock di un FF: IN 1 1 S τ a τ τ c b τ u FF * OUT S τ τ τ u Alea statica: provoca un campionamento indesiderato del FF L uscita u presenta un glitch
16 In realtà, le alee possono essere eliminate introducendo ulteriori gate (metodi che non vedremo) In alcuni casi le alee potrebbero essere filtrate dagli stessi gates (ad esempio nel caso di lentezza dei dispositivi rispetto ai tempi del glitch); questa possibilità deve essere verificata attentamente analizzando i datasheet dei componenti utilizzati perché espone la rete a malfunzionamenti In ogni caso, evitare sempre di inviare sul clock di una RSS l uscita di una rete combinatoria Un impulso troppo breve potrebbe essere filtrato dall AN a b c a b c
17 Clock gating e glitch sul clock Nelle reti sincrone è necessario evitare variazioni spurie (glitch) del segnale di clock che possono provocare commutazioni indesiderate dei FF. Ad esempio, per via dei reciproci ritardi tra i t segnali [t-1..0] e/o le alee introdotte dalla rete combinatoria di decodifica, a causa del clock gating, può verificarsi quanto segue [t-1..0] t Rete di ecodifica P _G FF * * P _G NO!! Glitch sul clock commutazione spuria del FF!
18 Clock gating e clock-skew Il clock gating, oltre a generare potenziali glitch introduce clock-skew. Ad esempio, consideriamo le due RSS seguenti I2 FF * A A* 1 I1 _G FF * B B* τ AN I clock delle due reti sono sfasati di un tempo pari al ritardo introdotto dall AN. Tale fenomeno ( clock-skew ) è potenzialmente dannoso. Perchè? _G τ AN τ AN Il clock-skew non è causato solo dal clock gating ma anche (ad esempio) da percorsi elettrici di lunghezza diversa.
19 Notazione Per una corretta e non ambigua rappresentazione delle reti logiche è bene adottare alcune convenzioni. Segnali asincroni (A_nome_segnale) o ulteriori segnali di ingresso (e.g., segnali di input nei contatori con LOA) Ingressi RSS indicare tutti i segnali anche all interno! Uscite Segnali asincroni (A_nome_segnale)
20 I FF * A_RES A A* I FF A A* A_RESET A_RESET S S A B 0 1 U A B U Inoltre: - le RSS hanno un clock mentre le reti combinatorie no.. etc
21 river 3-state I U I U OE=0 OE I U OE=1 OE I U I Z OE U? 0 1 Z ual è il valore dell uscita?
22 uale valore logico assume U? 1 0 U=? OE=0 Che cosa è necessario garantire nella rete seguente? uando il segnale U assume un valore logico significativo? I1 OE1 1 U=? I2 OE2
23 Esercizio 1 Progettare un registro a 8 bit con uscita tri-state utilizzando FF positive edge triggered. La rete, ad ogni fronte di salita del clock, memorizza il byte IN[7..0] in ingresso se WE=1 mentre mantiene il valore precedentemente memorizzato in caso contrario (WE=0). L uscita OUT[7..0] della rete deve essere posta nello stato di alta impedenza quando il segnale OE=0. Inoltre, la rete deve essere dotata di un ingresso asincrono di RESET (A_RESET) che, se 1, pone al livello logico 0 l uscita OUT[7..0] indipendentemente dal valore dei segnali WE, IN e. uali condizioni debbono essere soddisfatte perché sia garantito il corretto funzionamento della rete? OE OE WE IN[7..0] WE IN[7..0]? OUT[7..0] OUT[7..0] A_RESET
24 Soluzione Caso singolo bit OE IN 0 1 FF * R OUT WE A_RESET NOTA - Per garantire il corretto funzionamento della rete è necessario rispettare tempi di setup e hold - Il FF esiste (8X) in forma integrata (74XX374) ed è dotato di comando di OE
25 NOTA - La soluzione seguente NON è corretta in quanto: a) variazioni spurie (glitch), dovute a instabilità del segnale WE, possono causare commutazioni indesiderate del flip-flop b) il gate ritarda il segnale di clock del FF e potrebbe causare potenziali sfasamenti ( clock-skew ) tra i clock dei vari componenti della rete sincrona complessiva OE IN WE FF * R OUT A_RESET
26 Estensione a 8 bit A_RESET WE OE IN7 0 1 FF * R 7 OUT7 IN1 0 1 FF * R 1 OUT1 IN0 0 1 FF * R 0 OUT0
27 Estensione a 8 bit (meglio) IN[7..0] FF * R 8 [7..0] 8 OE 8 OUT[7..0] WE A_RESET
28 Esercizio 2 Progettare una rete che periodicamente, dopo ogni tre periodi di clock, setta al livello logico 1 la propria uscita per un periodo clock.? OUT OUT A_RESET OUT (0) (1) (2) (3) (0) (1) (2) (3)
29 Soluzione 3.1 Soluzione canonica ottenuta mediante sintesi formale. Grafo degli stati A,0 B,0 C,0,1 s n,u Tabella di flusso s n s n+1 u A B 0 B C 0 C 0 A 1 Tabella delle transizioni y 1n y 0 n y 1 n+1 y 0 n+1 u Sintesi minima (mappe di Karnaugh, ) u = y 1n y 0 n y 0 n+1 = y 0n * y 1 n+1 = y 1n XOR y 0 n
30 y 0 XOR y 1 FF FF * R* * R* u NOTA - Se si desidera aggiungere un segnale di ENABLE alla rete precedente mediante il metodo della sintesi formale? - E necessario ripetere tutti i passi precedenti (grafo, diagramma stati, ) - Noi non studieremo questo metodo
31 Soluzione 3.2 Una possibile soluzione si basa sull utilizzo di un contatore modulo 4. u1 COUNTER X4 u0 A_RES u1 u0 OUT A_RESET Perchè? Progettare un contatore modulo 4.
32 Contatore modulo a1 a0 b1 b0 G c +1 s1 s0 Stato presente, coincidente con uscita in questo caso > rete F è l identità u0 FF * clock Stato futuro Modello di Moore OUT = u1 u0 u1 FF * clock Registro a 2 bit
33 Stato Stato Presente Futuro 00 -> > > > > Possiamo capire da questi valori come progettare la rete?
34 Contatore modulo 4 u1 u XOR FF u0 FF * * R* R* u1 A_RESET*
35 Contatore modulo 4 con comando di ENABLE (EN) 0 1 EN XOR 1 FF u0 FF * * R* R* 0 EN u1 A_RESET*
36 Contatore modulo 4 UP/OWN (U/*) u1 u XOR 1 FF u0 FF * * R* R* 0 U/* u1 A_RESET*
37 Contatore modulo 4 con LOA (L) i0 1 0 L XOR i1 0 FF u0 FF * * R* R* 1 L u1 A_RESET*
38 Logisim Evolution: contatore modulo 4 UP/OWN
39 Esercizi E3-1) Progettare un contatore modulo 4 dotato dei segnali U/*, EN e L nei seguenti 2 casi: a) segnale L prioritario rispetto a EN b) segnale EN prioritario rispetto a L In entrambi i casi si supponga che U/* sia il segnale meno prioritario tra i tre. E3-2) Progettare un contatore modulo 8 E3-3) Progettare un contatore modulo 5 utilizzando un contatore modulo 8
40 Esercizio 3 Progettare un registro a scorrimento (shift-register) a 3 bit A_RESET A_RESET O2 OUT2 IN IN? O1 OUT1 O0 OUT0
41 Soluzione IN A_RESET OUT2 OUT1 OUT0
42 OUT0 OUT1 OUT2 IN FF * R* FF * R* FF * R* A_RESET* A_RESET* A_RESET* Esercizi E4-1) Progettare uno shift-register dotato di comandi di enable EN e LOA (parallelo e prioritario rispetto all enable). E4-2) Utilizzando due shift-register a 4 bit e un contatore modulo 8: progettare un convertitore serie parallelo a 8 bit dotato di un segnale (A) che comunica l avventura ricezione degli 8 bit.
43 Esercizio 4 Progettare una rete sincrona dotata di un ingresso IN e di un uscita OUT. L uscita OUT deve asserirsi esattamente per un periodo di clock se viene rilevata una transizione da 0 a 1 del segnale di ingresso (monoimpulsore). Si noti che il segnale di ingresso potrebbe anche essere non sincrono (purché rispetti tempi di setup e hold) IN IN? OUT OUT IN OUT
44 Soluzione OUT IN FF * FF * IN OUT
45 Perchè questa soluzione è sbagliata (1)? OUT IN FF * IN OUT
46 Perchè questa soluzione è sbagliata (2)? OUT IN FF * IN OUT
47 Perchè questa soluzione è sbagliata (3)? IN FF * OUT IN OUT
48 Esercizio 5 Progettare un rete che controlla se gli ultimi tre caratteri che si sono presentati sull ingresso IN[7..0] mentre il segnale VAL era a livello logico 1 sono stati FFh (primo carattere della sequenza), 27h e 30h. Nel caso sia rilevata la sequenza FF-27-30, nel periodo di clock successivo a quello dell ultimo carattere ricevuto (30h), deve essere asserita l uscita OUT e rimanere tale fino a che non viene asserito il segnale (asincrono) di reset A_RESET. In seguito ad un reset deve riprendere immediatamente il controllo della sequenza in ingresso come se non fosse stato ricevuto alcun carattere. VAL IN[7..0] VAL? IN[7..0] A_RESET OUT OUT A_RESET
49 IN[7 0] 30h FFh FFh 27h 55h 30h 30h 16h 80h A_RESET VAL OUT (1) (2) (3)
50 Soluzione 6.1 VAL 0 VAL 0 IN[7 0] OE* * R* 0 1 OE* R* * A_RESET* A_RESET* 30h 27h FFh EC_30 EC_27 EC_FF VAL Il segnale EN condiziona l ultimo carattere della sequenza 1 0 FF R* * OUT A_RESET*
51 30h 27h FFh IN[7 0] 8 Soluzione 6.2 FF * R* 0 1 VAL FF * R* 0 1 VAL FF * R* 0 1 VAL EC_30 EC_27 EC_27_1T EC_FF EC_FF_2T A_RESET* A_RESET* A_RESET* FF * 1 0 OUT R* A_RESET* EC_30 VAL EC_27_1T EC_FF_2T
52 Soluzione 6.3 Una soluzione alternativa utilizzando un contatore dotato di comando di LOA 1 OUT O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 1 I 0 30h EC_ h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF A_RES* A_RESET* LOA = ATTESO_FF VAL EC_FF* + ATTESO_27 VAL EC_27* + ATTESO_30 VAL EC_30* ENABLE = ATTESO_FF VAL EC_FF + ATTESO_27 VAL EC_27 + ATTESO_30 VAL EC_30 C è un problema
53 .. nella soluzione della pagina precedente cosa accade se i caratteri ricevuti (con VAL=1) sono FF-FF-27-30? 1 OUT O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 1 I 0 30h EC_30 0 EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF A_RES* A_RESET* LOA = ATTESO_FF VAL EC_FF* + ATTESO_27 VAL EC_27* + ATTESO_30 VAL EC_30* ENABLE = ATTESO_FF VAL EC_FF + ATTESO_27 VAL EC_27 + ATTESO_30 VAL EC_30
54 Esercizi E6-1) Riprogettare la rete dell esercizio 6 in modo che OUT assuma il valore logico 1 in seguito alla ricezione anche non consecutiva (con VAL=1) dei caratteri FFh, 27h e 30h. Ad esempio, OUT=1 se i caratteri ricevuti (mentre VAL=1) sono stati: FF-7A-80-9F-27-B2-30-
55 Esercizio 6 Modificare l esercizio precedente in modo che, in seguito al rilevamento della sequenza, l uscita OUT assuma il valore logico 1 per un solo periodo di clock. Appena ricevuta una sequenza completa il controllo dei caratteri in ingresso deve riprendere immediatamente. A_RESET A_RESET EN IN[7..0] EN IN[7..0]? OUT OUT
56 Soluzione 7.1 IN[7 0] 30h FFh FFh 27h 55h 30h 30h 16h 80h A_RESET EN OUT (1) (2) (3)
57 EN EN IN[7 0] * R* R* * A_RESET* A_RESET* 30h 27h FFh EN 1 0 FF R* * OUT A_RESET*
58 Soluzione 7.2 Rispetto all esercizio 6.2 è sufficiente modificare il comando di LOA facendo in modo che LOA=1 quando OUT=1? 1 OUT O 3 EN IN[7 0] 8 ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 0 I 1 30h EC_30 0 EN EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF A_RES* A_RESET LOA = ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30* + OUT ENABLE = ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30 Cosa accade se (con EN=1) la sequenza è 45-FF FF ?
59 Esercizi E6-1) Riprogettare la rete dell esercizio 6 in modo che OUT=1 in seguito alla ricezione anche non consecutiva (con EN=1) dei caratteri FFh, 27h e 30h. Ad esempio, OUT=1 se i caratteri ricevuti mentre EN=1 sono stati: FF-7A-80-9F-27-B2-30- E6-2) Cosa accade alle soluzioni 6.1 e 6.2 se (mentre EN=1) la sequenza è: 45-FF FF ?
60 Esercizio 7 Progettare un rete che controlla se gli ultimi tre caratteri che si sono presentati in ingresso IN[7..0] mentre il segnale EN=1 sono stati FFh (primo carattere della sequenza), 27h e 30h. Nel caso sia rilevata tale sequenza, due periodi di clock successivi a quello dell ultimo carattere della sequenza ricevuto deve essere asserita l uscita OUT e rimanere tale fino a che il segnale di reset (asincrono) A_RESET non assume il valore logico 1. In seguito ad un reset (asincrono) la rete deve riprendere immediatamente il controllo della sequenza in ingresso come se non fosse stato ricevuto alcun carattere. A_RESET A_RESET EN IN[7..0] EN IN[7..0]? OUT OUT
61 IN[7 0] 30h FFh FFh 27h 55h 30h 18h 16h 80h A_RESET EN OUT (1) (2) (3)
62 Soluzione 8.1 EN EN IN[7 0] * R* R* * A_RESET* A_RESET* 30h 27h FFh EN Il segnale EN condiziona l ultimo carattere della sequenza 1 0 FF R* * FF R* * OUT A_RESET* A_RESET*
63 Soluzione OUT FF OUT_1 O 3 EN IN[7 0] 8 * R* A_RESET* ATTESO_30 ATTESO_27 ATTESO_FF O 2 O 1 O 0 EC 2:4 I 0 I 1 30h EC_30 0 EC_FF 27h EC_27 LOA ENABLE L EN I1 I0 COUNTER X4 1 0 FFh EC_FF A_RES* A_RESET* LOA = (ATTESO_FF EN EC_FF* + ATTESO_27 EN EC_27* + ATTESO_30 EN EC_30*) OUT_1* ENABLE = (ATTESO_FF EN EC_FF + ATTESO_27 EN EC_27 + ATTESO_30 EN EC_30) OUT_1*
64 Esercizio 8 Progettare una rete dotata di tre ingressi E, A/I*, A_RES e un uscita OUT. Il segnale di ingresso A/I* influisce sulla rete solo se contemporaneamente E=1. L uscita della rete deve andare al livello logico 1 per un periodo di clock se viene rilevato per cinque volte, anche non consecutive, il valore 1 del segnale A/I* in presenza del segnale E=1. Ogni volta che il segnale A/ I* assume il valore 0 (con E=1) deve essere ridotto di uno il numero di eventi rilevati fino a quel momento. Successivamente a un reset (segnale asincrono) o nel caso nessun evento sia stato ancora rilevato (o che il numero di incrementi sia stato compensato da un numero equivalente di decrementi) la rete deve rimanere nello stato 000 anche se A/I*=0 ed E=1. opo avere rilevato cinque eventi la rete deve riprendere immediatamente l analisi degli ingressi. A/I* A/I* E A_RESET CLO E A_RES? OUT OUT
65 Soluzione 9.1 STATO_0 = O2* O1* O0* CONTEGGIO_INIETRO = (A/I*)* ENABLE_COUNTER = E (STATO_0 CONTEGGIO_INIETRO)* LOA = OUT = O2 O0 E A/I* Il conteggio è bloccato (EN=0), anche con E=1, se il contatore si trova nello stato 000 e il comando OWN è asserito (A/ I*=0) 0 0 ENABLE_COUNTER A/I* LOA EN U/* LOA I 2 I 1 I 0 O 2 COUNTER X 8 O 1 O 0 O 2 O 1 O 0 A_RES CLO A_RESET
66 Contatore modulo 8 con comando di UP/OWN*
67 Soluzione 9.2 E A/I* 0 0 A/I* O 2 O 1 O 0 E A/I* OUT EN U/* LOA I 2 I 1 I 0 O 2 COUNTER X 8 O 1 O 0 OUT A_RES O 1 non è necessario CLO A_RESET
68 Soluzione 9.3 Soluzione mediante sintesi formale: grafo -> tabella di flusso -> tabella delle transizioni,... NON SI USA!!!! E A/I* A,0 B,0 C,0,0 E, F,1
69 Esercizio 9 Utilizzando un microprocessore dotato di un bus indirizzi a 16 bit e di un bus dati a 8 bit: mappare nello parte bassa dello spazio di indirizzamento 12k di RAM e nella parte alta 16k di EPROM.
70 Soluzione A 15..A 12 A 11..A 8 A 7..A 4 A 3.. A (0000h) (1FFFh) RAM_1 (8k) (2000h) (27FFh) (2800h) (2FFFh) RAM_2 (2k) RAM_3 (2k) RAM (12K) 0000h 2FFFh Segnali di decodifica: CS_RAM_1=A15* A13* CS_RAM_2=A15* A13 A11* CS_RAM_3=A15* A13 A11 CS_EPROM=A (C000h) C000h EPROM (16k) EPROM (16K) (FFFFh) FFFFh
71 NOTA - La codifica semplificata implica l attivazione dei segnali di selezioni anche per indirizzi diversi da quelli in cui sono realmente presenti i dispositivi di memoria. - Il segnale CS_EPROM si attiva per ogni indirizzo maggiore o uguale di 8000h (seconda metà dello spazio di indirizzamento) 0000h CS_EPROM=A15 Indirizzi di memoria con A15=1 EPROM (16K) 8000h EPROM (16K) C000h FFFFh
72 - Il segnale CS_RAM_1 si attiva per ogni indirizzo compreso tra 0000h e 7FFFh (A15=0) per il quale A13=0: CS_RAM_1=A15* A13* uindi, CS_RAM_1=1 per entrambi i seguenti intervalli di memoria: A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (0000h) (1FFFh) RAM_1 (8k) RAM_1 (8k) 0000h 1FFFh 4000h 5FFFh 8000h A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (4000h) (5FFFh) FFFFh
73 - Il segnale CS_RAM_2 si attiva per ogni indirizzo compreso tra 0000h e 7FFFh (A15=0) per il quale A13=1 e A11=0 : CS_RAM_2=A15* A13 A11* uindi, CS_RAM_2=1 per i seguenti quattro intervalli di memoria: A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (2000h) (27FFh) A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (3000h) (37FFh) A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (6000h) (67FFh) RAM_2 (2k) RAM_2 (2k) RAM_2 (2k) RAM_2 (2k) 0000h 2000h 3000h 4000h 6000h 7000h 8000h A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (7000h) (77FFh) FFFFh
74 - Il segnale CS_RAM_3 si attiva per ogni indirizzo compreso tra 0000h e 7FFFh (A15=0) per il quale A13=1 e A11=1 : CS_RAM_3=A15* A13 A11 uindi, CS_RAM_3=1 per i seguenti quattro intervalli di memoria: A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (2800h) (2FFFh) A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (3800h) (3FFFh) A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (6800h) (6FFFh) A 15..A 12 A 11..A 8 A 7..A 4 A 3... A (7800h) (7FFFh) RAM_3 (2k) RAM_3 (2k) RAM_3 (2k) RAM_3 (2k) 0000h 2800h 3800h 6800h 7800h FFFFh
75 Effetto di replica nella mappatura in memoria dovuto alla decodifica semplificata. Nella figura seguente sono indicati solo gli indirizzi iniziali. RAM_1 (8k) RAM_2 (2k) RAM_3 (2k) RAM_2 (2k) RAM_3 (2k) RAM_1 (8k) RAM_2 (2k) RAM_3 (2k) RAM_2 (2k) RAM_3 (2k) 0000h 2000h 2800h 3000h 3800h 4000h 6000h 6800h 7000h 7800h 8000h EPROM (16K) C000h EPROM (16K) FFFFh
76 Esercizio 11 Utilizzando un microprocessore dotato di un bus indirizzi a 20 bit e di un bus dati a 8 bit: - mappare nello parte bassa dello spazio di indirizzamento 32k di RAM e nella parte alta 32k di EPROM Nel sistema sono presenti anche due dispositivi di I/O denominati 1 (dotato di due registri interni) e 2 (dotato di quattro registri interni): - mappare in memoria anche i due dispositivi di I/O 1 e 2 agli indirizzi 2000h e 1000h Osservando che esiste una sovrapposizione tra gli indirizzi di una memoria e dei due dispositivi di IO, si scrivano i CS, in forma semplificata, di tutti i dispositivi presenti nel sistema riducendo al minimo gli indirizzi sottratti dai dispositivi di IO alla memoria.
77 Soluzione RAM: 1 chip da 32KB RAM (00000h->07FFFh) CS_RAM = BA19* CS_1* CS_2* EPROM: 1 chip da 32KB EPROM (F8000h FFFFFh) CS_EPROM = BA19 1: Mappato in memoria all indirizzo 02000h, occupa 2 locazioni (A0) nello spazio di indirizzamento. CS_1 = BA19* BA14* BA13 BA12* BA11* BA10* BA9* BA8* BA7* BA6* BA5* BA4* BA3* BA2* BA1* 2: Mappato in memoria all indirizzo 01000h, occupa 4 locazioni (A1A0) nello spazio di indirizzamento. CS_2 = BA19* BA14* BA13* BA12 BA11* BA10* BA9* BA8* BA7* BA6* BA5* BA4* BA3* BA2*
78 Esercizio 12 Utilizzando un microprocessore dotato di un bus indirizzi a 20 bit e di un bus dati a 8 bit: - mappare 32k di RAM nella parte bassa dello spazio di indirizzamento, 32k di RAM a partire dall indirizzo 1C000h e 64k EPROM nella parte alta dello spazio di indirizzamento
79 Soluzione 00000h 10000h 20000h 30000h RAM_1 (32k) RAM_2 (32k) 00000h FFFh C000h FFFh CS_RAM_1=A19* A17* A16* CS_RAM_2=A19* (A17 + A16) oppure CS_RAM_2=A19* CS_RAM_1* CS_EPROM=A19 F0000h FFFFFh EPROM (64k) F0000h FFFFFh
80
81
82
83 Esercizio 13 Progettare una rete che genera il codice Johnson a 3 bit (000->100->110->111->011->001->000-> ). A_RESET IN? OUT2 OUT1 OUT0
84 Soluzione OUT0 OUT1 OUT2 FF * R* FF * R* FF * R* A_RESET* A_RESET* A_RESET* NOTA - Poiché configurazioni adiacenti del codice Johnson differiscono di un solo bit, l output del contatore può essere utilizzato per generare forme d onda prive di alee.
85 Esercizio 14 Progettare una rete sincrona che genera la sequenza periodica di 3 bit seguente (contatore ad anello): 100->010->001->100->. La rete è dotata di un comando di start asincrono (A_START) A_START? OUT2 OUT1 OUT0
86 Soluzione OUT0 OUT1 1 1 OUT2 S* S* S* FF FF FF * R* * R* * R* A_START 1
87
88 Esercizio 15 Progettare un contatore modulo 2 n -1 utilizzando uno shift-register a n bit.
89 Soluzione Nel caso n=2, OUT0 OUT1 1 1 S* S* FF FF * R* * R* A_RESET
90 Esercizio 16 Progettare una rete che trasferisce in un FF un bit memorizzato in un registro edge triggered a 4 bit. Il bit da trasferire è individuato mediante i due segnali di selezione S1 ed S0. La scrittura nel registro a 4 bit è abilitata dal segnale WER mentre la scrittura nel FF è abilitata dal segnale WEF.
91 Soluzione S1 S0 1 WER IN[3..0] 4 OE WE Reg. 4 bit [3..0] O3 O2 O1 O WEF FF * OUT
92 Esercizio 17 Progettare una rete sincrona che quando il segnale ENABLE è attivo trasferisce un bit memorizzato in un registro edge triggered a 4 bit (dotato di comandi WE e OE) verso uno dei quattro flip-flop denominati FF3, FF2, FF1, FF0 nell ipotesi che: - sia presente, oltre ai segnali che codificano la sorgente (S1,S0) e la destinazione (1,0) del trasferimento, anche un ulteriore segnale denominato WEF che abilita la scrittura nei flip-flop e WER che abilita la scrittura nel registro - il collegamento tra tutte le quattro uscite del registro edge triggered e gli ingressi dei flipflop deve essere realizzato mediante un unico filo - se il segnale ENABLE non è attivo le uscite del registro a 4 bit devono essere elettricamente disconnesse dal resto della rete
93 Soluzione Percorso logico dei dati nel caso: S1S0 = = 10 ENABLE = 1 FF3 * OUT3 FF2 * OUT2 IN[3..0] 4 OE WE Reg. 4 bit [3..0] O3 O2 O1 O0 FF1 * OUT1 FF0 * OUT0
94 Reg. 4 bit WER IN[3..0] OUT0 1 4 OE WE [3..0] O3 O2 O1 O0 S1 S0 0 1 FF * WEF EC 2: I 0 I 1 ENABLE EN 1 0 EC 2: I 0 I 1 ENABLE EN 0 1 FF * OUT1 0 1 FF * 0 1 FF * OUT2 OUT3 EC3 EC2 EC1 EC0 EC0 EC1 EC2 EC3
95 Esercizio E possibile modificare la soluzione dell esercizio precedente in modo da utilizzare un MUX a 4 vie e un solo buffer tri-state in sostituzione dei 4 buffer tri-state?
Reti Logiche LA. Complementi ed esercizi di Reti Sequenziali Sincrone
Reti Logiche LA Complementi ed esercizi di Reti Sequenziali Sincrone Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Introduzione Reti Logiche: sintesi mediante approccio formale Specifiche del Problema Grafo degli Stati Tabella di Flusso Tabella delle
DettagliCalcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche
Calcolatori Elettronici T Complementi ed Esercizi di Reti Logiche Stefano Mattoccia Ricevimento : su appuntamento via email Telefono : 051 2093860 Email : stefano.mattoccia@unibo.it Web : www.vision.deis.unibo.it/smatt
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliESERCIZIO N. 1 - PAGINA 1
ESERCIZIO N. - PAGINA Si desidera progettare la macchina sequenziale asincrona M che genera il segnale ACK, avendo come ingressi i segnali R ed R2. Si assuma che i segnali R ed R2 non cambino mai contemporaneamente.
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliQ1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3
E3x - Presentazione della lezione E3 1/1- Obiettivi» ivisori di frequenza e contatori asincroni» Contatori sincroni» Shift register e convertitori SIPO e PISO» Concetto elementare di macchina a stati finiti
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCapitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)
apitolo 6 Reti asincrone 6.1 Struttura, comportamento e corretto impiego 6.2 Memorie binarie 6.3 Analisi e Sintesi 6.1 Struttura, comportamento e corretto impiego ingresso stato presente Reti sequenziali
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliRETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone
RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete
DettagliUniversità degli Studi di Cassino
di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare
DettagliEsercitazione del 26/03/ Soluzioni
Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni
DettagliFondamenti di Informatica P2 Ing. Meccatronica. Traccia soluzione 27 Giugno 2019
Fondamenti di Informatica P2 Ing. Meccatronica Traccia soluzione 27 Giugno 2019 Rif. lucidi/lezioni. Esercizio 1 Esercizio 2 Dato un contatore modulo 8 (come quello visto a lezione) dotato di comando di
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliCorso di Calcolatori Elettronici I Flip-flop
Corso di Calcolatori Elettronici I Flip-flop Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea in Ingegneria Informatica
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliCircuiti sincroni circuiti sequenziali:bistabili e latch
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni circuiti sequenziali:bistabili e latch Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli
DettagliLe Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi
Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliFlip-flop e loro applicazioni
Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliElettronica Sistemi Digitali 09. Flip-Flop
Elettronica Sistemi igitali 09. Flip-Flop Roberto Roncella Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop
DettagliCircuiti sincroni Circuiti sequenziali: i bistabili
Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliI flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliProva d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCalcolatori Elettronici T Ingegneria Informatica 06 Programmable Interrupt Controller (PIC)
Calcolatori Elettronici T Ingegneria Informatica 06 Programmable Interrupt Controller (PIC) Stefano Mattoccia Gestione delle interruzioni con PIC Abbiamo già visto che è possibile, opzionalmente, utilizzare
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliPin-out logico di una CPU CPU. Reset Clock Ready. Architettura di un Sistema
Pin-out logico di una CPU Int/Inta Hold/Holda CPU Bus Comandi Bus Indirizzi Bus Dati Reset Clock Ready 1 Architettura di un Sistema Il termine architettura di un sistema basato su microprocessore comprende
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliPage 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione
Ingegneria dell Informazione ezione B3: circuiti sequenziali EETTRONICA APPICATA E MISURE ante E CORSO B3 CIRCUITI SEUENZIAI» Circuiti sincroni» Contatori» Altri circuiti sequenziali» Cadenza massima clock
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliCampionamento e memoria. Sommario. Sommario. M. Favalli
Sommario Campionamento e memoria M. Favalli Engineering epartment in Ferrara 2 Latch di tipo 3 Sommario (ENIF) Analisiesintesideicircuitidigitali / 29 (ENIF) Analisiesintesideicircuitidigitali 2 / 29 2
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliCircuiti Sequenziali
Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali
DettagliCalcolatori Elettronici
Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliCalcolatori Elettronici T Ing. Informatica. Traccia soluzione 15 Febbraio 2017
Calcolatori Elettronici T Ing. Informatica Traccia soluzione 15 Febbraio 2017 Esercizio 1 Dispositivi e segnali presenti nel sistema: RAM_128 EPROM_L EPROM_H mappata da F8000000h:FFFFFFFFh, 4 banchi da
DettagliTutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliCalcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone
Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Reti Sequenziali Asincrone Sommario: Definizione Condizioni di pilotaggio
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
Dettagli5 Mapping e decodifica Fondamenti di Informatica P2 Ingegneria Meccatronica
5 Mapping e decodifica Fondamenti di Informatica P2 Ingegneria Meccatronica Stefano Mattoccia Dipartimento di Informatica Università di Bologna 1 Spazio di indirizzamento Una CPU emette un certo numero
Dettagli05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliCapitolo 7. Reti sincrone. 7.1 Elaborazione sincrona Analisi e Sintesi 7.3 Registri e Contatori
Capitolo 7 Reti sincrone 7. Elaborazione sincrona 7.2 - Analisi e Sintesi 7.3 Registri e Contatori 7. Elaborazione sincrona Esigenze e vincoli x x 2 x n ingresso i(t) stato presente s(t) La rete sincrona
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliCorso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo
orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,
DettagliRETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone
RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone Soluzione del campito scritto dell 8 settembre 204 7//204 tullio salmon cinotti Analisi di RSS Testo e quesiti - Prima parte
DettagliElementi di memoria. Ing. Ivan Blunno 21 aprile 2005
Elementi di memoria Ing. Ivan Blunno 21 aprile 2005 1 Introduzione In questa dispensa verrà introdotta una particolare categoria di circuiti digitali: i circuiti sequenziali o circuiti con memoria. A differenza
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliCalcolatori Elettronici T Ing. Informatica. Traccia soluzione 9 Giugno 2016
Calcolatori Elettronici T Ing. Informatica Traccia soluzione 9 Giugno 2016 Esercizio 1 Dispositivi e segnali presenti nel sistema: RAM mappata da E0000000h:FFFFFFFFh, 4 banchi da 128 MB MEM (RAM o EPROM)
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliGli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Gli elementi di memoria: i bistabili I registri Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08 08 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un dato istante dipende
DettagliEsercizio 4.3. Esercizio 4.4
4 Esercizio 4.3 La rete di Figura 4.1 del testo è un latch realizzato con porte NOR. Sostituendo le porte NOR con porte NAND si ottiene la rete di Figura 4.1. Figura 4.1 Rete dell Esercizio 4.3. Nella
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliEsercitazione del 03/04/ Soluzioni
Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni
Dettagli13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:
SOLUION SRCIIO N. 1 Pagina 1 Si consideri la rete sequenziale asincrona rappresentata in figura: 0 1 0 1 2 3 4 z 5 6 7 C B A c b a DOMANDA N.1 (PUNTI 1) Si possono presentare problemi di corsa critica?
DettagliCalcolatori Elettronici T Ing. Informatica. Traccia soluzione 8 Gennaio 2015
Calcolatori Elettronici T Ing. Informatica Traccia soluzione 8 Gennaio 2015 Esercizio 1 Nel sistema è presente una periferica a 8 bit in grado di leggere dati da una unità esterna mediante il protocollo
DettagliAnalisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 22-23 Analisi e Progetto di Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Macchine sequenziali In
DettagliEsercizio 1 Domanda 1
Esercizio 1 Domanda 1 R, P D 0, 1 0 0, 0 0 0, 0 0 A B C 1, 0 0 1, 0 1 F 0, 0 1 1, 0 0 E 0, 1 1 D -, 0 1 Esercizio 1 Domanda 2 S n R=0 R=1 A A, 10 -,- B C, 00 A, 00 C A, 00 D, 01 D E, 11 -,- E F, 01 A,
DettagliReti sequenziali (segue)
Nel modello ideale le funzioni σ ed ϖ hanno un tempo di stabilizzazione nullo Nel modello reale occorre un ritardo non nullo per la stabilizzazione delle uscite, a partire da quando gli ingressi sono stabili
DettagliI circuiti sequenziali
Elementi di logica digitale I circuiti sequenziali I circuiti combinatori non hanno memoria. Gli output dipendono unicamente dagli input. ono necessari circuiti con memoria, che si comportano in modo diverso
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
Dettagli05EKL-Progetto di Circuiti Digitali
5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44( 44) Introduzione alle Reti Logiche Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture
DettagliIl latch Set- Reset. 2: individuazione del grafo degli stati - In figura è mostrato che per ottenere questo comportamento occorrono due stati interni.
ap. 6 Reti asincrone Latch R el latch R abbiamo già parlato più volte. L analisi del relè ad autoritenuta, iniziata a pag. 18, è stata poi conclusa a pag. 46; quella di due NOR in retroazione è stata fatta
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri
di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario
DettagliIa Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1
Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1 Il Controllo di un cancello elettrico a scomparsa è affidato ad una macchina sequenziale asincrona con tre segnali d ingresso (S,
DettagliAlee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliDISPENSE DI SISTEMI ELETTRONICI PROGRAMMABILI
DISPENSE DI SISTEMI ELETTRONICI PROGRAMMABILI Parte I Richiami di Elettronica Digitale Andrea Del Re SOMMARIO CAPITOLO 1 Sistemi Combinatori e Sequenziali...3 1.1 Introduzione...3 1.2 Sistemi combinatori
DettagliCapitolo 6: Reti asincrone
ap. 6 Reti asincrone Il modello e le applicazioni Il modello della rete asincrona prevede che il simbolo d uscita si possa modificare soltanto quando si verifica una modifica del simbolo d ingresso. aratteristica
DettagliGli elementi di memoria: i bistabili
Gli elementi di memoria: i bistabili Slide 1 Circuiti sequenziali Nei circuiti sequenziali il valore delle uscite in un determinato istante dipende sia dal valore degli ingressi in quello stesso istante
DettagliSequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V
Dettagli