Lezioni di Laboratorio di Segnali e Sistemi - II Parte

Transcript

1 Lezioni di Laboratorio di Segnali e Sistemi - II Parte A.NIGRO Dipartimento di Fisica, Università La Sapienza di Roma (1 marzo 2017)

2 2

3 Indice 10 Transistor ad effetto di campo Introduzione Il transistor MOSFET Struttura e funzionamento Caratteristiche statiche del transistor NMOS tipo enhancement MOSFET tipo enhancement a canale p Il ruolo del substrato Effetti di temperatura Breakdown Il MOSFET come switch e come amplificatore Circuiti di polarizzazione Modelli lineari per piccoli segnali Amplificatore a source comune Amplificatore a source comune con resistenza sul source Amplificatore a gate comune Amplificatore a drain comune (inseguitore di tensione) Il MOSFET ad alta frequenza Transistor MOSFET tipo depletion Precauzioni nell uso dei transistor MOSFET Complementary MOS (CMOS) L invertitore CMOS Circuiti logici CMOS Il transistor NMOS come interruttore e la Pass Transistor Logic Livelli logici CMOS Il transistor JFET Struttura e funzionamento Caratteristiche statiche Il JFET a canale p Il JFET come amplificatore Il JFET come interruttore Approfondimenti sugli amplificatori Introduzione Amplificatori a due stadi Amplificatore CE - CC

4 4 INDICE Amplificatore CC - CB Amplificatore CE - CB (cascode) Stadio d uscita negli amplificatori multi stadio Amplificatori di classe A Amplificatori di classe B Amplificatori di classe AB Specchi di corrente Amplificatori con carico attivo Amplificatore differenziale con carico attivo Circuiti digitali - II Introduzione Sintesi di reti combinatorie Il codice Gray Le mappe di Karnaugh Problemi con piu di 4 variabili Problemi di logica sequenziale Diagrammi di stato Macchine agli stati finiti Filtri Introduzione Teoria matematica dei filtri Filtri di Butterworth Filtri di Chebyshev Filtri di Bessel-Thomson Filtri ellittici (o di Cauer) Confronto Funzioni di trasferimento del primo e del secondo ordine Filtri del primo ordine Filtri del secondo ordine Filtri attivi Filtri VCVS Filtri a reazione multipla Filtri con giratori Filtri universali Filtri a capacita commutate Oscillatori e generatori di forme d onda Introduzione Oscillatori sinusoidali Oscillatore LC Oscillatore a ponte di Wien Oscillatore a sfasamento Oscillatore in quadratura Oscillatori ad alta frequenza

5 INDICE Trasformazioni non lineari di forme d onda Regolatori di tensione Introduzione Regolazione con diodo Zener Diodi Zener compensati in temperatura Regolatore di tensione con amplificatore operazionale Protezione dai corti circuiti Foldback Dispositivi di regolazione integrati Riferimento di tensione a bandgap LM La serie LM Regolatori di tensione variabili Regolatori di tensione switching Regolatori buck (o step-down) Regolatori boost (o step-up) Regolatori buck-boost (inverting) LM

6 6 INDICE

7 Capitolo 10 Transistor ad effetto di campo 10.1 Introduzione I transistors ad effetto di campo sono caratterizzati da una serie di proprieta che li rendono preferibili, in molte applicazioni, ai transistors a giunzione. Essi possono anzitutto avere dimensioni molto ridotte, il che apre grandi possibilità di integrazione su larga scala; inoltre possono essere usati per realizzare resistori e capacitori e quindi si possono costruire circuiti integrati senza ricorrere a componenti discreti. Sono dispositivi a portatori di maggioranza, quindi meno sensibili alla temperatura e possono avere una resistenza d ingresso di ingresso molto alta. Esistono due sotto-famiglie di transistor ad effetto di campo (vedi Fig. 10.1): JFET (Junction Field Effect Transistor); e IGFET (Insulated Gate Field Effect Transistors), piu noti come MOSFET (Metal Oxide Semiconductor FET). JFET e MOSFET hanno molte caratteristiche comuni tra loro; noi studieremo anzitutto i MOSFET, e successivamente esamineremo i JFET. FET JFET MOSFET canale n canale p depletion enhancement canale n canale p canale n canale p Figura 10.1: La famiglia dei transistor ad effetto di campo 10.2 Il transistor MOSFET Struttura e funzionamento Il Fig e mostrata la struttura (vista in sezione) del MOSFET tipo enhancement a canale n (NMOS). Il transistor e fabbricato su un substrato semiconduttore (silicio) di 7

8 8 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO D S G B D S G B D S G D S G B D S G B D S G D S G B D S G B D S G D S G B D S G B D S G (a) (b) (c) D S G D S G enhancement MOS canale n (NMOS) enhancement MOS canale p (PMOS) depletion MOS canale n (NMOS) depletion MOS canale p (PMOS) JFET a canale n JFET a canale p Figura 10.2: Simboli circuitali dei FET. Per ogni tipo di MOS sono utilizzati vari simboli (colonne (a), (b) e (c)).

9 10.2. IL TRANSISTOR MOSFET 9 S G D (Si0 ) 2 canale n + n+ L substrato tipo p (Body) B Figura 10.3: La struttura (vista in sezione) del MOSFET tipo enhancement a canale n (NMOS). Il canale ha una larghezza W lungo l asse ortogonale al piano della figura. tipo p. Vengono create due regioni di tipo n fortemente drogate (indicate con n + ) che costituiscono il Source e il Drain. Viene fatto crescere un sottilissimo strato di ossido di Silicio (SiO 2 ) sulla superficie del substrato nella regione tra Drain e Source; l ossido e un eccellente isolante e su di esso, tramite metallizzazione viene creato il terminale di Gate. Si creano poi contatti metallici anche su Source, Drain e substrato (Body). Drain e Source formano con il substrato due giunzioni pn: queste verranno normalmente v GS S G D (Si0 2 ) canale n indotto n + n+ L regione di svuotamento substrato tipo p B Figura 10.4: Il transistor NMOS tipo enhancement con una tensione positiva applicata al Gate: si crea un canale n indotto nella parte del substrato tra Drain e Source tenute in polarizzazione inversa. In genere il Drain e tenuto ad una tensione positiva rispetto al Source e il substrato e connesso direttamente al Source stesso (in questa situazione quindi il transistor si riduce a 3 terminali). I simboli utilizzati per i MOSFET sono riportati in Fig Il terminale di Gate e elettricamente isolato dal corpo del transistor, quindi in esso non scorre alcuna corrente, se non quella dovuta alla perdita attraverso l isolante, dell ordine di A. Questo fatto giustifica il nome IGFET (Insulated Gate Field Effect Transistor) utilizzato per questi dispositivi. Per comprendere il funzionamento del transistor possiamo partire dalla situazione rappresentata nella Fig Il Drain e il Source sono posti a massa e una tensione positiva, v GS e applicata al Gate. La tensione positiva sul Gate produce un campo elettrico nel substrato che tende ad allontanare le lacune presenti, creando uno svuotamento nella regione compresa tra Drain

10 10 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO v GS v DS S G D i canale n S i G indotto i D i n + D n+ L substrato tipo p B Figura 10.5: Il transistor NMOS tipo enhancement con una tensione positiva v GS > V t applicata applicata al Gate, e una piccola tensione v DS applicata al Drain: una corrente i D scorre nel canale. e Source. Inoltre il campo elettrico attrae elettroni dalle regioni n + e, se esso e abbastanza intenso, si forma sostanzialmente un canale di tipo n tra Drain e Source e quindi una corrente puo scorrere tra questi terminali (come vedremo tra poco). La tensione v GS necessaria affinche si crei il canale e detta tensione di soglia ed e normalmente indicata con V t, dell ordine del Volt. Ora (vedi Fig. 10.5) applichiamo anche una piccola tensione positiva al Drain (decine di mv ). Finche v GS < V t non vi e nessuna corrente, ma quando v GS > V t il canale n indotto consente un flusso di corrente I D tra Drain e Source. Il valore di questa corrente dipende da v GS e cresce linearmente al crescere di v DS. In sostanza il transistor si comporta come una resistenza, il cui valore e controllato da v GS. Se ora aumentiamo v DS la geometria del canale comincia a modificarsi. Infatti lungo v GS v DS S G D i canale n S i G indotto i D i n + D n+ L substrato tipo p B Figura 10.6: Il transistor NMOS tipo enhancement con una tensione positiva v GS > V t applicata applicata al Gate, e una tensione v DS applicata al Drain: la profondita del canale diminuisce verso il Drain di esso il potenziale varia, e la differenza di potenziale tra Gate e substrato (pari a v GS nella regione del Source) diminuisce avvicinandosi al Drain (dove avremo v GS v DS ). Poiche la profondita del canale e legata all intensita locale del campo elettrico, il canale si riduce di profondita andando verso il Drain (Fig. 10.6). Questo produce un fenome-

11 10.2. IL TRANSISTOR MOSFET 11 no di saturazione: la dipendenza di i D da v DS si modifica e, da un certo punto in poi, i D rimane sostanzialmente costante al crescere di v DS. Cio avviene quando il canale viene completamente chiuso all estremo rivolto verso il Drain (pinch-off), ovvero quando v DS = v GS V t Caratteristiche statiche del transistor NMOS tipo enhancement Le caratteristiche statiche sono mostrate nella Fig Nella regione lineare (triode region) la corrente i D e descritta dall equazione i D v DS <v GS V v T DS >v GS V T Triode Saturazione v GS = V T v GS = V T v GS = V T G D v DS v GS = V T v DS v GS S v GS > V T (a) (b) Figura 10.7: Il transistor NMOS tipo enhancement con una tensione positiva v GS > V t applicata applicata al Gate, e una tensione v DS applicata al Drain: la profondita del canale diminuisce verso il Drain i D = (µ n C ox )( W L ) [(v GS V t )v DS 1 2 v2 DS ] (10.1) dove µ n e la mobilita degli elettroni, C ox e la capacita per unita di superficie del condensatore costituito da terminale di gate - ossido -canale, L e la lunghezza del canale, W la sua larghezza. La capacita C ox e data da La costante dielettrica dell ossido di silicio e C ox = ǫ ox t ox (10.2) ǫ ox = 3.9 ǫ 0 = F/m (10.3) mentre lo spessore t ox e tipicamente tra 2 e 50 nm. Il comportamento del MOSFET come si e visto dalle precedenti equazioni dipende da due fattori costruttivi. Uno di essi, il rapporto W/L e puramente geometrico 1. L altro, 1 W/L e spesso denominato aspect ratio

12 12 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO i D (ma) V t v GS (V) Figura 10.8: La caratteristica i D v GS per un NMOS tipo enhancement. I valori numerici sono esemplificativi. (µ n C ox ), e legato alla tecnologia di fabbricazione e viene spesso denominato k n: k n = µ n C ox Percio la 10.1 puo anche essere scritta come i D = k n( W L ) [(v GS V t )v DS 1 2 v2 DS ] (10.4) Per piccoli valori di v DS la 10.4 puo essere approssimata come i D k n( W L )[(v GS V t )v DS ] (10.5) e quindi si ha una relazione lineare tra i D e v DS. Il FET si comporta come una resistenza r ds il cui valore dipende da v GS r ds = 1 k n( W L )(v GS V t ) (10.6) Quando v DS = v GS V t la 10.1 diviene i D = 1 2 k n( W L )(v GS V t ) 2 (10.7) e si entra nella regione di saturazione: i D rimane costante e dipende solo (quadraticamente) da v GS. La trans-caratteristica del FET in regime di saturazione, cioe la relazione i D v GS quando v DS v GS v t e mostrata nella Fig Possiamo quindi rappresentare il transistor, nella regione di saturazione, con il semplice circuito di Fig. 10.9, dove il generatore ideale di corrente ha il valore i D = 1 2 k n( W L )(v GS V t ) 2 (10.8)

13 10.2. IL TRANSISTOR MOSFET 13 Figura 10.9: Modello in continua del MOSFET Modulazione della lunghezza del canale L equazione 10.7 e solo approssimativamente esatta. Al crescere di v DS si ha in realta un piccolo incremento della corrente, dovuto alla riduzione della lunghezza effettiva del canale: il punto di pinch-off si avvicina al Source via via che cresce v DS e questo si traduce in un termine correttivo nella corrente, portando all equazione i D = 1 2 k n( W L )(v GS V t ) 2 (1+λv DS ) (10.9) Le curve caratteristiche sono quindi quelle mostrate in Fig , nella regione di saturazione i D dipende linearmente da v DS. Inoltre, estrapolando le curve caratteristiche, esse intercettano l asse delle ascisse per v DS = 1/λ. Questo valore, normalmente indicato con V A, dipende dal processo di fabbricazione ed e proporzionale alla lunghezza del canale. Figura 10.10: La caratteristica i D v GS per un NMOS tipo enhancement. I valori numerici sono esemplificativi. Anche il modello circuitale deve essere modificato, con l aggiunta di una resistenza r o nella maglia di uscita (Fig ), dove r o = 1 λi D = V A I D (10.10) MOSFET tipo enhancement a canale p Questo tipo di transistor (PMOS), strutturalmente speculare rispetto al NMOS, e costruito su un substrato di tipo n, con due inserzioni di tipo p fortemente drogate. In questo

14 14 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Figura 10.11: Modello in continua del MOSFET con una resistenza d uscita finita caso v GS, v DS e V t sono negative, il canale indotto e popolato da lacune, che portano la corrente da Drain a Source. In linea di principio c e una simmetria assoluta tra NMOS e PMOS, in realta c e una differenza legata alle mobilita (µ p < µ n ). Ci sono poi ragioni tecniche che portano a favorire l uso di transistor NMOS soprattutto nei circuiti ad alto livello di integrazione Il ruolo del substrato in molte applicazioni il substrato (terminale B) viene connesso al source, quindi la giunzione pn fra esso e il canale non e in conduzione: il substrato non gioca alcun ruolo nel funzionamento del transistor e puo essere ignorato. Nei circuiti integrati il substrato e usualmente comune a molti transistor. Per mantenere in non conduzione tutte le giunzioni pn dei transistor NMOS il substrato viene connesso alla tensione piu negativa presente nel circuito (la piu positiva per i transistor PMOS). Si puo quindi avere una tensione di polarizzazione inversa, V SB, che influisce sul funzionamento del transistor. Infatti, la polarizzazione inversa di una giunzione allarga la regione di svuotamento e riduce quindi la profondita del canale. L effetto concreto e una variazione della tensione di soglia V t, che puo essere espresso nella seguente forma per un transistor NMOS V t = V t0 +γ 2φ f +V SB 2φ f (10.11) dove V t0 e la tensione di soglia per V SB = 0, φ f e un parametro empirico (dell ordine di 0.3V ), γ e legato ai dettagli costruttivi 2qNA ǫ s γ = (10.12) C ox dove q e la carica dell elettrone, N A la concentrazione delle impurezze di tipo p nel substrato, ǫ s la costante dielettrica del silicio (pari a circa 11ǫ 0 ) 2. Vedremo nel seguito un esempio di situazione in cui queste considerazioni devono essere tenute in conto Effetti di temperatura SiaV t che k dipendono dalla temperatura. V t decresce di circa 2mV per ogni variazione positiva di 1 grado di temperatura, quindi la corrente di drain dovrebbe aumentare al crescere della temperatura. Tuttavia anche k decresce e il suo contributo e dominante, quindi l effetto complessivo di un aumento della temperatura e una diminuzione della corrente i D. 2 Una formula analoga, con le opportune sostituzioni, vale per i transistor PMOS

15 10.2. IL TRANSISTOR MOSFET Breakdown Se la tensione del drain sale molto si puo arrivare alla situazione di beakdown della giunzione pn tra substrato e drain, da cui consegue un rapido aumento della corrente. questo puo avvenire per tensioni tra 20 e qualche centinaio di Volt. Un altro fenomeno che si puo avere e il cosiddetto punch-trough. Avviene nei dispositivi con canale molto corto, quando la regione di svuotamento che circonda il drain si estende lungo tutto il canale, provocando un forte incremento nella corrente i D. Infine, si ha un altro tipo di breakdown quando la differenza di potenziale tra gate e source e troppo grande (> 30 V ). Questo puo danneggiare permanentemente il sottile strato di ossido che costituisce l isolamento del gate. Nei dispositivi integrati vi sono in genere dei diodi di protezione del terminale di gate, previsti per evitare l accumulo di elelltricita statica su questo terminale Il MOSFET come switch e come amplificatore Figura 10.12: (a): Circuito base a source comune; (b): Curve caratteristiche i D v DS Il MOSFET puo essere utilizzato per la realizzazione di circuiti logici, ma anche come amplificatore. Possiamo comprenderlo facendo riferimento al semplice circuito a source comune mostrato in Fig (a), in cui, al gate del transistor, viene applicata una tensione d ingresso v GS. Il punto di lavoro e quindi determinato incrociando le curve caratteristiche con la retta di carico (Fig (b)) ovvero al vincolo introdotto dall equazione della maglia di uscita V DD = R D i D +v DS (10.13) E anche istruttivo osservare il grafico della trans-caratteristica, ovvero l andamento di v DS in funzione della tensione d ingresso v GS (Fig Il MOSFET come elemento di circuito logico Se la tensione d ingresso v GS e inferiore alla soglia V t il transistor e nella regione di cutoff: non vi e corrente tra il drain e il source e la tensione in uscita, v DS, coincide con la tensione di alimentazione V DD. Se la tensione d ingresso e maggiore di V B il transistor e

16 16 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Figura 10.13: La trans caratteristica v o v I. nella regione resistiva (triode region): per valori di v GS prossimi a V DD la tensione di uscita e estremamente piccola. Come si vede quindi la trans-caratteristica ha l andamento, gia noto, dell invertitore logico: i livelli logici sono dati da V 0 (livello basso) e V = V DD (livello alto). Il MOSFET come amplificatore lineare Per utilizzare il MOSFET come amplificatore dobbiamo polarizzarlo in modo che il punti di lavoro sia all interno della regione di saturazione, come ad esempio ilpunto Q nelle Fig (b) e Variazioni della tensione v GS provocheranno variazioni nella corrente di uscita I D e, a causa della presenza del resistore R D, nella tensione di uscita v DS : il MOSFET e sostanzialmente un amplificatore di transconduttanza, non dissimile dal transistor a giunzione. La relazione tra i D e v GS e quadratica, tuttavia, per piccole variazioni attorno al punto di lavoro, potremo utilizzare un approssimazione lineare (in analogia con quanto fatto con i transistor a giunzione) Circuiti di polarizzazione Polarizzazione con V G fissa Il modo piu immediato di polarizzare il transistor e quello di fissare la tensione V GS al valore necessario per ottenere la corrente I D desiderata. Cio puo essere ottenuto con un semplice partitore, come in Fig 10.14(a). Tuttavia questa non e una buona soluzione. Ricordiamo che la corrente di drain e data dalla relazione i D = 1 2 µ nc ox ( W L )(v GS V t ) 2 (10.14) La tensione di soglia V t, la capacita C ox e, in una certa misura anche l aspect ratio W/L, possono variare notevolmente da un esemplare all altro dello stesso tipo o famiglia. Questo e vero per i componenti discreti ma anche per quelli integrati, in misura minore. Inoltre, V t e µ n dipendono dalla temperatura. Questo significa che, fissando V GS, il valore della corrente I D puo variare notevolmente da un esemplare all altro, come esemplificato nella Fig 10.14(b)

17 10.2. IL TRANSISTOR MOSFET 17 Figura 10.14: (a): Circuito di polarizzazione con V G fissa; (b): A parita di V GS due esemplari diversi della stessa famiglia, Q 1 e Q 2, danno luogo a correnti di drain sensibilmente diverse. Polarizzazione con V G fissa e resistenza sul source Figura 10.15: Polarizzazione con V G fissa e resistenza sul source Una migliore soluzione consiste nell aggiungere una resistenza, R S sul source (Fig 10.15(a)). In questo circuito la tensione del gate, V G, e ancora fissa, determinata dal partitore, ma la tensione gate-source, V GS, e ora data da V GS = V G R S I D (10.15) La resistenza R S introduce una reazione negativa che tende a stabilizzare I D. L effetto e visibile nella Fig 10.15(b): il vincolo introdotto dall equazione determina il punto di lavoro per i due diversi esemplari, Q 1 e Q 2, ovvero i valori di V GS e I D. Come si vede, la variazione nella corrente di drain e fortemente ridotta.

18 18 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Esempio numerico Si vuole polarizzare un NMOS in modo da avere una corrente I D = 1mA. Il transistor ha unav t = 1V e un prodottok nw/l = 1mA/V 2, l alimentazione disponibile e V DD = 15V. Scegliamo di avere uguali cadute di tensione su R D, R S e sul transistor, ovvero di avere V D = 10V e V S = 5V. Per avere la corrente richiesta dobbiamo quindi porre R D = R S = 5kΩ. La tensione V GS viene determinata utilizzando l equazione Con i dati del problema si ricava V GS = 2.4V, quindi V G deve essere posta a 7.4V, ovvero circa a V DD /2, il che puo essere ottenuto con due resistenze uguali nel partitore. Polarizzazione con resistenza di reazione tra drain e gate Un altro semplice circuito di polarizzazione e quello mostrato nella Fig 10.16(a). Una resistenza di reazione tra il drain e il gate (normalmente molto grande) forza la tensione V G del gate ad essere uguale a quella del drain, V D, poiche la corrente di gate e nulla. Si ha quindi che possiamo anche scrivere nella forma V GS = V DS = V DD R D I D (10.16) V DD = V GS +R D I D (10.17) molto simile all equazione Ovvero, si ha anche qui un effetto di stabilizzazione dovuto alla reazione negativa. Figura 10.16: (a): Polarizzazione con resistenza di reazione tra drain e gate; (b): Polarizzazione con generatore di corrente costante; (c): Realizzazione con specchio di corrente

19 10.2. IL TRANSISTOR MOSFET 19 Polarizzazione con generatore di corrente costante Il modo piu efficiente di polarizzare il transistor in modo stabile e quello di usare un generatore di corrente che garantisca la costanza di I D, come mostrato in Fig 10.16(b). Concretamente il generatore di corrente puo essere realizzato, ad esempio, con uno specchio di corrente (Fig 10.16(c)) Modelli lineari per piccoli segnali Figura 10.17: Schema di principio di un semplice amplificatore a source comune. Abbiamo visto che, per utilizzare il MOSFET come amplificatore, e necessario polarizzarlo in modo che sia nella regione di saturazione. Cio puo essere ottenuto con uno dei circuiti visti in precedenza. Possiamo ora analizzare le prestazioni dinamiche con i metodi gia utilizzati per il transistor a giunzione e con le stesse notazioni, partendo dal circuito in Fig 10.17, dove e schematizzato un amplificatore a source comune. La tensione totale applicata al gate, v GS, e ora data dalla sovrapposizione della tensione costante di polarizzazione V GS, con un segnale v gs : v GS = V GS +v gs (10.18) La corrente totale del drain, i D, e quindi i D = 1 2 k n( W L )(V GS +v gs V t ) 2 (10.19) = 1 2 k n( W L )(V GS V t ) 2 +k n( W L )(V GS V t )v gs k n( W L )(v gs) 2 (10.20) Il primo termine a secondo membro della e proprio la corrente statica I D del drain, ovvero la corrente che si ha in assenza di segnale. Il secondo temine e una corrente proporzionale al segnalev gs, il terzo termine e invece proporzionale al quadrato del segnale. Quest ultimo introduce quindi una distorsione quadratica nell amplificazione. Affinche questa distorsione sia trascurabile occorre che il segnale v gs sia abbastanza piccolo, cioe si deve rispettare la condizione 1 2 k n( W L )(v gs) 2 << k n( W L )(V GS V t )v gs (10.21)

20 20 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO ovvero v gs << 2(V GS V t ) (10.22) Se questa condizione e rispettata possiamo approssimare la come i D = I D +i d (10.23) dove i d = k n( W L )(V GS V t )v gs (10.24) Il parametro che lega i d e v gs e la transconduttanza g m g m = k n( W L )(V GS V t ) (10.25) ovvero la derivata di i D in funzione di v GS calcolata nell intorno del punto di lavoro (I D,V GS ). Si vede quindi che la transconduttanza dipende dai fattori costruttivi del transistor: a parita di k n per avere un grande valore di g m occorre aumentare il rapporto geometrico W/L. E interessante osservare poi che la transconduttanza, utilizzando la relazione 10.7, puo anche essere scritta come g m = W 2k n ID (10.26) L Si osserva che g m e proporzionale alla radice della corrente di drain, oltre che dipendente dai fattori costruttivi. Una dipendenza molto diversa da quella osservata nei transistor a giunzione, dove g m dipende solo da I C e dalla temperatura e non dalle dimensioni o dai fattori costruttivi. Possiamo ora calcolare il guadagno di tensione dell amplificatore, A v. Dalla relazione Si ricava facilmente che da cui, infine v D = V DD R D i D (10.27) v d = R D i d = R D g m v gs (10.28) A v = v d v gs = g m R D (10.29) Concludiamo quindi che, per piccoli segnali, il transistor puo essere schematizzato dal modello lineare rappresentato in Fig 10.18(a). Fin qui abbiamo trascurato la dipendenza di i D da v DS, ovvero l effetto dovuto alla modulazione della lunghezza del canale. Possiamo tenerne conto modificando il nostro modello con l aggiunta della resistenza r o (tipicamente compresa tra 10 e 1000kΩ). In questo caso l amplificazione di tensione diviene A v = v d v gs = g m (R D r o ) (10.30) ovvero l effetto e una diminuzione dell amplificazione. Si capisce quindi che la presenza di r o nel calcolo e trascurabile se r o R D. E bene infine sottolineare che g m e r o dipendono dal punto di lavoro.

21 10.2. IL TRANSISTOR MOSFET 21 Figura 10.18: Modello per piccoli segnali del MOSFET. (a): trascurando la dipendenza di i D da v DS (b): includendo la resistenza d uscita finita. Figura 10.19: Modello T per piccoli segnali del MOSFET. (a): trascurando la dipendenza di i D da v DS (b): includendo la resistenza d uscita finita Amplificatore a source comune In Fig 10.20(a) e rappresentato un tipico amplificatore a source comune. Il modello equivalente per piccoli segnali e mostrato in Fig 10.20(b), dove abbiamo fatto l ipotesi che, alle frequenze di interesse, tutti i condensatori siano assimilabili a corti circuiti. Si ha Quindi l amplificazione di tensione e i g = 0 (10.31) R i = R G (10.32) R G v gs = v sig (10.33) R G +R sig v o = g m v gs (r o R D R L ) (10.34) A v = g m (r o R D R L ) (10.35)

22 22 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Figura 10.20: (a): Amplificatore a source comune; (b): Modello per piccoli segnali. e il guadagno di tensione a circuito aperto (senza carico) e mentre il guadagno effettivo e A vo = g m (r o R D ) (10.36) A vs = v o = g m (r o R D R L ) (10.37) v sig R G +R sig In genere R G e una resistenza molto grande, molto maggiore di R sig, quindi v gs v sig e A vs A v. Infine, e facile convincersi che la resistenza di uscita e R G R out = (r o R D ) (10.38) Amplificatore a source comune con resistenza sul source Se non mettiamo il condensatore C S sul source (Fig 10.21(a)) il comportamento dell amplificatore e, come vedremo, sensibilmente diverso: in questo caso e piu conveniente utilizzare il modello T per piccoli segnali ( (Fig 10.21(b)). Di nuovo, consideriamo trascurabili, alle frequenze di interesse, le impedenze dei due condensatori e, per semplicita, omettiamo la resistenza r o.

23 10.2. IL TRANSISTOR MOSFET 23 Figura 10.21: (a): Amplificatore a source comune con resistenza sul source; (b): Modello per piccoli segnali. Abbiamo: i g = 0 (10.39) R i = R G (10.40) v i = v gs = R G Possiamo ora calcolare la tensione di uscita v sig (10.41) R G +R sig 1 g m v i v 1 i = (10.42) 1+g +R m R S S g m v o = i d (R G R L ) (10.43) = g m(r G R L ) v i 1+g m R S (10.44)

24 24 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO e ricavare l amplificazione di tensione e il guadagno di tensione a circuito aperto (senza carico) e mentre il guadagno effettivo e A v = g m(r D R L ) 1+g m R S (10.45) A v = g mr D 1+g m R S (10.46) R G g m (R D R L ) A vs = (10.47) R G +R sig 1+g m R S Confrontando la con la si vede che la resistenza sul source riduce l amplificazione di tensione di un fattore 1+g m R S. Questo e dovuto alla reazione negativa introdotta dalla presenza di R S Amplificatore a gate comune Figura 10.22: (a): Amplificatore a gate comune; (b): Modello per piccoli segnali. Un esempio di amplificatore a gate comune e mostrato in Fig 10.22(a). In questo caso abbiamo utilizzato una polarizzazione con generatore di corrente sul source. Il modello equivalente per piccoli segnali e mostrato in Fig 10.22(b). Abbiamo: La corrente d ingresso, i i, e data da R i = 1 (10.48) g m R i v i = v sig R i +R sig (10.49) 1 = v sig 1+g m R sig (10.50) i i = v i R i = g m v i (10.51)

25 10.2. IL TRANSISTOR MOSFET 25 ed e uguale ed opposta alla corrente di drain, ovvero Quindi, la tensione d uscita, v o, e data da da cui si ricava l amplificazione di tensione Il guadagno effettivo di tensione e infine dato da i d = g m v i (10.52) v o = i d (R D R L ) = g m (R D R L )v i (10.53) A v = g m (R D R L ) (10.54) A vs = g m(r D R L ) 1+g m R sig (10.55) In conclusione, l amplificatore a gate comune ha un amplificazione positiva, penalizzata dalla bassa resistenza d ingresso. L amplificazione di corrente, (A i = i o /i i ), e pari ad 1, quindi questo circuito puo essere considerato un inseguitore di corrente Amplificatore a drain comune (inseguitore di tensione) Figura 10.23: (a): Amplificatore a drain comune; (b): Modello per piccoli segnali. Un esempio di amplificatore a drain comune e mostrato in Fig 10.23(a). Anche in questo caso abbiamo utilizzato una polarizzazione con generatore di corrente sul source. Il modello equivalente per piccoli segnali e mostrato in Fig 10.22(b), inclusa la resistenza r o. Abbiamo: R i = R G (10.56) R i R G v i = v sig = v sig (10.57) R i +R sig R G +R sig Si noti ora che r o e in parallelo a R L, quindi tra il gate e la massa abbiamo la resistenza 1/g m in serie con (r o R L ). Di conseguenza possiamo scrivere v o = v i (r o R L ) (r o R L )+ 1 g m (10.58)

26 26 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO da cui si ricava l amplificazione di tensione A v = In assenza di carico l amplificazione di tensione diviene (r o R L ) (r o R L )+ 1 g m (10.59) A vo = (r o) r o + 1 g m (10.60) Normalmente r o 1/g m per cui l amplificazione e praticamente uguale ad 1. L amplificazione effettiva e infine data da A vs = R G (r o R L ) R G +R sig (r o R L )+ 1 (10.61) g m che e circa uguale ad 1 se R G R sig, r o R L e r o 1/g m. Per concludere, possiamo calcolare la resistenza di uscita R out, cortocircuitando il generatore v sig. Poiche la corrente che entra nel gate e nulla, la sua tensione e ugualmente nulla e la resistenza di uscita e semplicemente data da 1 R out = (10.62) g m r o che diviene poiche in genere r o 1/g m. abbastanza bassa. R out 1 g m (10.63) Quindi la resistenza d uscita e, come ci aspettiamo, Il MOSFET ad alta frequenza Il modello di transistor fin qui utilizzato non tiene conto degli effetti capacitivi fra le varie parti e quindi fra i vari terminali del dispositivo. Questa approssimazione non e ovviamente valida per frequenze alte ed e quindi necessario costruire un modello piu completo. Ci sono cinque capacita di cui occorre tenere conto: C gs, C gd, C gb, C sb, C db, che accoppiano i 4 terminali G,D,S e B. Il valore delle capacita legate al gate, ovvero C gs, C gd, C gb, puo essere determinato come segue: triode region: Il canale e di profondita uniforme, quindi e logico dividere in parti uguali la capacita del gate fra drain e source: C gs = C gd = 1 2 WLC ox (10.64)

27 10.2. IL TRANSISTOR MOSFET 27 Figura 10.24: (a): Circuito equivalente del MOSFET ad alta frequenza; (b): Il caso in cui il substrato (body) e connesso al source; (c): Modello semplificato trascurando C db. regione di saturazione: Il canale ha una profondita decrescente andando dal source al gate ed e strozzato all estremita. Si assume C gs 2 3 WLC ox C gd 0 (10.65) cutoff: Quando il MOSFET e in cutoff il canale scompare, per cui C gs = C gd = 0. Si dimostra tuttavia che in questa situazione si ha una capacita fra gate e substrato C gb = WLC ox (10.66) Si deve anche considerare una piccola capacita da aggiungere a C gs e C gd, dovuta al fatto che le regioni di gate e source si estendono leggermente sotto lo strato di ossido (vedi Fig 10.3), per una lunghezza L ov tipicamente dell ordine di qualche per cento della lunghezza L del canale, per cui C ov = WL ov C ox (10.67) Il source e il drain formano con il substrato due giunzioni polarizzate inversamente, le due capacita sono: C sb = C db = C sbo 1+ V SB C dbo V o 1+ V DB V o (10.68) (10.69)

28 28 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO dove V o e la differenza di potenziale intrinseca di una giunzione non polarizzata ( V ), V SB la tensione fra source e substrato (V DB fra drain e substrato), C sbo e C dbo le capacita quando V SB = 0 e V DB = 0, rispettivamente. Il modello complessivo del transistor che lo rappresenta nella regione di alta frequenza e quindi quello mostrato in Fig 10.24(a). Un circuito piuttosto complicato per un analisi manuale, il suo uso e limitato all interno di programmi di simulazione. Tuttavia, nel caso in cui il substrato e connesso al source il modello si semplifica notevolmente (Fig 10.24(b)). Inoltre la capacita C db puo normalmente essere trascurata e, in definitiva, il comportamento ad alta frequenza puo essere descritto dal modello in Fig 10.24(c). Come si vede e un modello del tutto simile a quello utilizzato per i transistor a giunzione, quindi l analisi del comportamento ad alta frequenza degli amplificatori MOSFET porta a risultati analoghi. In particolare, per l amplificatore a source comune, la piccola capacita C gd gioca un ruolo importante a causa dell effetto Miller Transistor MOSFET tipo depletion S G D canale n n + n+ L substrato tipo p B Figura 10.25: Struttura, vista in sezione, di un NMOS tipo depletion. Tra Drain e Source vi e un canale di tipo n. I transistor tipo depletion hanno un canale conduttivo tra Drain e Source realizzato nella fase di fabbricazione, mediante una tecnica di impiantazione di ioni. In Fig e riportata schematicamente la struttura di un transistor a canale n. Quindi,anche quando V GS = 0 si ha un canale conduttivo: se applichiamo tra Drain e Source una tensione positiva ci aspettiamo dapprima un comportamento ohmico e, al crescere di v DS, un fenomeno di saturazione. Se ora applichiamo anche al Gate una tensione, il canale si arricchisce o si impoverisce di cariche, a seconda del segno di v GS, provocando il comportamento descritto dalle curve caratteristiche riportate in Fig Piu transistor tipo depletion possono naturalmente essere costruiti su un unico cristallo di silicio dando luogo a integrati con caratteristiche avanzate. Esistono poi anche transistor di tipo depletion con canale p (PMOS) Precauzioni nell uso dei transistor MOSFET I MOSFET sono intrinsecamente molto delicati e non possono essere manipolati liberamente. Infatti il Gate costituisce una capacità priva di resistenza attraverso cui si possa scaricare l elettricità statica eventualmente accumulata; questo significa che possono facilmente danneggiarsi se maneggiati senza precauzioni. Ricordiamo infatti che, da un

29 10.3. COMPLEMENTARY MOS (CMOS) 29 i D v DS <v GS V v T DS >v GS V T Triode Saturazione v GS = i D depletion enhancement v GS = v GS = 0 v GS = v GS = v DS v GS (V) (a) v GS > V T V t (b) Figura 10.26: Caratteristiche di un transistor NMOS tipo depletion: (a) Curve i D v DS; (b) La transcaratteristica i D v GS punto di vista elettrico, l uomo può essere schematizzato come una capacita dell ordine di 100 pf con in serie una resistenza di qualche kohm. A causa della elettricita statica presente nell atmosfera questa capacita puo caricarsi ad una tensione di molti kv olts. Quindi, toccando il transistor, potremmo portare questa differenza di potenziale tra gate e substrato, provocando un immediata scarica attraverso il dielettrico, che, come abbiamo detto, e uno strato estremamente sottile di ossido di silicio, incapace di sopportare una differenza di potenziale cosi alta. Questo e il motivo per cui prima di manipolare integrati di tipo MOS l operatore deve "scaricare" a terra, attraverso un buon conduttore, l elettricita statica eventualmente accumulata sul proprio corpo Complementary MOS (CMOS) La tecnologia CMOS utilizza transistor MOS di entrambe le polarita. Sebbene questo comporti ovviamente complicazioni costruttive, la disponibilita di circuiti complementari offre grandissime possibilita nella progettazione di circuiti sia analogici che digitali. Oggi e probabilmente una delle tecnologie piu utilizzate. Nella Fig e mostrata schematicamente la struttura di una coppia NMOS-PMOS realizzata su un unico substrato di silicio. Si noti che il transistor PMOS e ottenuto all interno di una regione di tipo n inserita nel substrato p L invertitore CMOS L elemento base dei circuiti logici e l invertitore (Fig 10.28). I gate di una coppia PMOS- NMOS sono uniti tra loro e costituiscono l ingresso del circuito. L uscita e prelevata tra il source del PMOS e il gate del NMOS. Per chiarezza di esposizione possiamo considerare il transistor Q N come attore principale e il transistor Q P come un carico attivo (poiche

30 30 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO NMOS PMOS S G D (Si0 ) 2 isolamento (Si0 2 ) S G D (Si0 ) 2 n + n+ p + p+ n substrato tipo p (Body) B Figura 10.27: Sezione di un CMOS integrato. Il transistor PMOS e formato in una regione di tipo n Figura 10.28: L invertitore CMOS il circuito e completamente simmetrico sarebbe altrettanto lecito invertire il ruolo dei due transistor ottenendo gli stessi risultati. Possiamo capirne il funzionamento considerando i due casi estremi: v I = V DD ( 1 logico): la differenza di potenziale fra gate e source di Q N, v GSN, e pari a V DD, quindi il transistor si trova sulla curva caratteristica v GSN = V DD, come mostrato in Fig 10.29(a) e il punto di lavoro e definito dall intersezione con la curva di carico, ovvero la curva i D v SD di Q P ; poiche v SGP < V t e una curva pressoche orizzontale a corrente quasi zero. Il punto di lavoro e su un tratto rettilineo della caratteristica di Q N, ovvero corrispondente ad una piccola resistenza r DSN = 1 k n( W L ) n(v DD V tn ) (10.70) Di fatto, quindi, la tensione di uscita V O e di pochi mv. v I = 0V ( 0 logico)

31 10.3. COMPLEMENTARY MOS (CMOS) 31 Figura 10.29: Invertitore CMOS. (a): Punto di lavoro del NMOS quando v I = V DD; (b): Punto di lavoro del NMOS quando v I = 0; Questo caso e illustrato nella Fig 10.29(b). Ora per il transistor Q N si ha v GSN = 0 quindi esso opera sulla curva corrispondente, pressoche orizzontale, a bassissima corrente, mentre la curva di carico dovuta a Q P e quella corrispondente a v SGP = V DD. Il punto di lavoro e ora v O V DD, il transistor Q P fornisce una piccola resistenza 1 r DSP = (10.71) k p( W L ) p(v DD V tp ) L invertitore CMOS ha quindi delle prestazioni quasi ideali: i livelli di tensione d uscita sono 0V e V DD, ovvero i massimi possibili; la dissipazione statica di potenza e pressoche nulla, non vi e corrente che fluisce nei due stati dell uscita; la resistenza d ingresso e infinita;

32 32 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO la resistenza d uscita e molto bassa in entrambi gli stati e consente quindi di pilotare eficacemente carichi esterni. La transcaratteristica completa dell invertitore puo essere calcolata valutando le caratteristiche corrente tensione dei due transistor nelle due regioni, triode e saturazione, ovvero le quattro relazioni i DN = k n( W [ L ) n (v I V tn )v O 1 ] 2 v2 O per v O (v I V tn ) (10.72) i DN = k n( W L ) n[(v I V tn )v DS ] per v O (v I V tn ) (10.73) i DP = k p( W [ L ) p (v I V tn )v O 1 ] 2 v2 O per v O (v I V tp ) (10.74) i DP = k p( W L ) p[(v I V tn )v DS ] per v O (v I V tp ) (10.75) Il risultato e mostrato in Fig L invertitore viene progettato in modo da avere la soglia di commutazione, V th, a V DD /2: per ottenere cio si deve fare in modo di avere V tn = V tp e k n(w/l) n = k p(w/l) p. Figura 10.30: La transcaratteristica dell invertitore CMOS Comportamento dinamico dell invertitore La velocita di operazione dei sistemi digitali e determinata dl ritardo di propagazione delle porte logiche che li costituiscono. Poiche il circuito base e l invertitore la conoscenza del

33 10.3. COMPLEMENTARY MOS (CMOS) 33 Figura 10.31: (a):invertitore con carico capacitivo; (b) Forma d onda d ingresso e di uscita. suo ritardo di propagazione e fondamentale. Possiamo partire dalla configurazione in Fig 10.31(a) dove il condensatore C rappresenta le capacita complessive in gioco, quelle interne dei due MOSFET e quella d ingresso allo stadio successivo. Assumiamo che l invertitore sia pilotato da un impulso ideale, ovvero con tempo di salita e di discesa nullo, come in Fig 10.31(b). Il ritardo di propagazione puo essere quantificato valutando t PHL (tempo impiegato dall uscita per scendere a V DD /2) e t PLH (tempo impiegato dall uscita per salire da zero a V DD /2). Senza entrare nel dettaglio dei calcoli si ha: t PHL = t PLH = 1.6C k n(w/l) n V DD (10.76) 1.6C k p(w/l) p V DD (10.77) e il tempo di propagazione, t p e la media di questi due. Si vede quindi che il tempo di propagazione e direttamente proporzionale alle capacita in gioco e inversamente proporzionale al prodotto k (W/L). Questi sono i fattori che vanno considerati per ottenere bassi tempi di propagazione. Potenza dissipata nell invertitore Una importante qualita dell invertitore CMOS e data dal fatto che non vi e flusso di corrente in condizioni statiche, per entrambi i livelli logici di uscita, quindi non vi e dissipazione di potenza. Vi e pero un flusso di corrente e quindi una dissipazione di potenza durante la transizione. E chiaro quindi che la potenza dissipata cresce proporzionalmente alla frequenza di operazione. Anche in questo caso non entriamo nel dettaglio. Ci limitiamo a riportare il risultato che si ottiene: se il circuito e operato a frequenza f la potenza dissipata P D e data da P D = fc(v DD ) 2 (10.78)

34 34 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Circuiti logici CMOS Figura 10.32: Schema di un generico circuito logico CMOS a 3 ingressi I circuiti logici CMOS sono costruiti generalizzando la struttura dell invertitore. Abbiamo visto che l invertitore consiste di un transistor NMOS, detto pull-down, e un transistor PMOS, detto pull-up, pilotati dalla tensione d ingresso. La terminologia ricorda il fatto che il NMOS porta l uscita a zero quando l ingresso, X, e alto (Y = X), mentre il PMOS porta l uscita a V DD quando l ingresso e basso. Il generico circuito logico e quindi costituito da due reti ( pull-down network, (PDN), e pull-up network, PUN ) che governano il livello dell uscita in relazione allo stato degli ingressi, secondo lo schema riportato in Fig Poiche la PDN e costituita da transistor NMOS, essa conduce quando il livello logico del gate e alto. Viceversa, la PUN, costituita da transistor PMOS, conduce quando il livello del gate e basso. Ognuna delle due reti utilizza vari transistor per costituire OR o AND (intesi nel senso di abilitare la conduzione), come si puo comprendere dagli esempi riportati nelle Fig e Possiamo ora considerare i circuiti logici CMOS completi: Circuito NOR a due ingressi La funzione da realizzare e Y = A+B = AB (10.79) vediamo che Y deve essere basso (PDN in conduzione) quando A e alto oppure B e alto. Quindi la PDN consiste di due NMOS in parallelo. Notiamo poi che Y deve essere alto (PUN in conduzione) quando A e B sono entrambi bassi. Quindi la PUN consiste di due PMOS in serie. Il circuito completo e dunque quello riportato in Fig 10.35(a).

35 10.3. COMPLEMENTARY MOS (CMOS) 35 Figura 10.33: Esempi di pull down networks Figura 10.34: Esempi di pull up networks La generalizzazione del circuito per un numero maggiore di ingressi e immediata. Circuito NAND a due ingressi La funzione da realizzare e Y = AB = A+B (10.80) Per progettare la PDN dobbiamo considerare i casi in cui l uscita deve essere bassa: e un solo caso, ovvero A e B entrambi alti. Quindi la PDN deve essere formata da due transistor NMOS in serie. Per identificare la struttura della PUN osserviamo che T e alto quando A e basso, oppure B e basso. Quindi la PUN consiste di due PMOS in parallelo. Il circuit risultante e quello riportato in Fig 10.35(b). Anche in questo caso e immediato generalizzare per un numero maggiore di ingressi. Dagli esempi fatti si osserva che PDN e PUN sono legate da dualita. Quando in una

36 36 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Figura 10.35: (a): NOR a due ingressi; (b): NAND a due ingressi Figura 10.36: (a):simboli degli NMOS; (b): Simboli dei PMOS c e una serie nell altra c e un parallelo, e viceversa. Questa e una proprieta del tutto generale e consente quindi ricavare una delle due a partire dall altra. Ci sono metodi, su ci non ci soffermiamo, per progettare reti PDN e PUN per la realizzazione di funzioni logiche complesse. E bene poi notare che i progettisti di reti logiche CMOS (e i costruttori) utilizzano usualmente, per i transistor NMOS e PMOS, i simboli riportati nella Fig 10.36: non ci sono piu le frecce a distinguere source e drain e il PMOS e caratterizzato da un cerchietto di negazione sul gate. Nella terminologia dei circuiti logici questo e coerente con il fatto che il transistor e attivo basso, cioe conduce quando il gate e a tensione bassa. Per capire quale e il drain basta ricordare che, negli NMOS, il drain e il terminale a tensione piu alta, mentre, nei PMOS, e il terminale a tensione piu bassa Il transistor NMOS come interruttore e la Pass Transistor Logic Ci sono moltissime applicazioni in cui e necessario realizzare un interruttore che connette o disconnette due nodi (Fig 10.37(a)), controllato da una tensione. Esso puo essere realizzato in modo semplice con un transistor NMOS (Fig 10.37(b)): quando il gate e a zero il transistor non conduce (v g s = 0 ) ed equivale ad un interruttore aperto. Il comportamento quando il gate e a livello alto (v g = V DD ) puo essere compreso osservando la Fig Quando l ingresso passa da 0 logico ad 1 logico il transistor conduce ( v g s > 0 ) e l uscita sale con una costante di tempo legata alla capacita (parassita o effettiva) di quel nodo, arrivando al valore asintotico V DD V t. Se l ingresso passa da 1 logico a 0 logico l uscita segue, scaricando la capacita. Quando uscita e ingresso sono allo stesso livello non si ha ovviamente passaggio di corrente 3. 3 Bisogna ricordare che i due terminali del canale sono strutturalmente indistinguibili: il ruolo di drain

37 10.3. COMPLEMENTARY MOS (CMOS) 37 Figura 10.37: (a): Un interruttore tra i nodi A e Y; (b): implementazione con un NMOS; (c) La funzione Y = ABC realizzata con interruttori; (d): La funzione Y = A(B + C) realizzata con interruttori; (e): Transmission gate. Figura 10.38: L interruttore NMOS. (a):l ingresso transisce da livello basso a livello alto (b):l ingresso transisce da livello alto a livello basso. C rappresenta la capacita complessiva del nodo di uscita. Si noti che i due terminali si scambiano di ruolo. E interessante notare che in generale gli interruttori possono essere utilizzati per implementare in modo semplice ed immediato funzioni logiche. Un esempio concettuale e dato nella Fig 10.37(c): quando al nodo A e applicato un livello logico il nodo Y realizza la funzione Y = ABC 4. Analogamente, il circuito in Fig 10.37(d) realizza la funzione Y = A(B+C). Questo approccio prende il nome di Pass Transistor Logic. Le prestazioni dell interruttore realizzato con un solo transistor non sono del tutto soddisfacenti. In particolare, come mostrato in Fig 10.38, l uscita non raggiunge il livello V DD, ma si stabilizza a un livello inferiore, cosa che puo in alcuni casi essere fonte di problemi 5. Migliori risultati possono essere ottenuti con una coppia complementare montata come e source e quindi intercambiabile, dipende cioe dal verso della differenza di tensione. 4 Si deve naturalmente presumere che Y sia connesso alla massa attraverso un carico opportuno. 5 Questo e dovuto al body-effect, ovvero alla differenza di potenziale tra il substrato e il terminale che in quella fase funge da source.

38 38 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Figura 10.39: Transmission gate. (a):l ingresso transisce da livello basso a livello alto (b):l ingresso transisce da livello alto a livello basso. in Fig 10.37(e), che prende il nome di Transmission Gate. Viene utilizzato spesso per la realizzazione di circuiti logici 6 ma anche per realizzare switch analogici (per esempio nei DAC o nei filtri a capacita commutate). Possiamo comprenderne il funzionamento facendo riferimento alla Fig 10.39: durante le transizioni, in un verso o nell altro, entrambi i transistor conducono e portano l uscita al livello logico corretto. Il transmission gate viene anche utilizzato per realizzare multiplexer (e demultiplexer) sia digitali che analogici. Un esempio e mostrato in Fig 10.40: i due transmission gate sono aperti alternativamente (in base al livello logico CLK) e connettono uno solo dei due ingressi all uscita (multiplexer a 2 ingressi). Ma i gate sono totalmente bidirezionali quindi il circuito puo essere utilizzato come demultiplexer (un ingresso e due uscite). Questo sia per segnali digitali che per segnali analogici (ovviamente nell intervallo (0 V DD ). Figura 10.40: Multiplexer/Demultiplexer a due vie realizzato con 2 transmission gate. 6 Si usa in questo caso il nome di Transmission Gate Logic.

39 10.4. IL TRANSISTOR JFET Livelli logici CMOS Contrariamente alla famiglia logica TTL nel caso dei CMOS non c e una convenzione stringente per il valore di tensione del livello alto. I circuiti CMOS possono funzionare con tensione di alimentazione compresa tra +3V e +18V : il livello logico alto e legato appunto al valore della V DD. Uno standard diffuso prevede un alimentazione V DD = 3.3V, ma sono oggi molto utilizzati circuiti compatibili con lo standard TTL: le serie 74C, 74HC, 74HCT, 74AHC rientrano in questa categoria, con diverse prestazioni in termini di dissipazione e ritardo di propagazione Il transistor JFET Vi sono due tipi di JFET: i dispositivi a canale n e i dispositivi a canale p. Descriveremo in dettaglio il funzionamento del dispositivo a canale n. Il FET a canale p funziona in maniera del tutto simile, salvo una inversione di tutte le polarita di tensione, come vedremo brevemente piu avanti. Sebbene la struttura del JFET sia piuttosto diversa da quella del MOSFET ci sono, come vedremo, molte analogie nel comportamento di questi due tipi Struttura e funzionamento La Figura 10.41(a) mostra la struttura del JFET a canale n. Esso e costituito da una barretta di materiale di tipo n con due inserzioni di materiale di tipo p; le due inserzioni sono elettricamente collegate tra loro e formano il terminale di Gate (indicato con G), mentre i due estremi della barretta costituiscono (attraverso opportuni contatti metallici) i terminali di Drain e Source. D G p n p D Drain Gate G S Source S (a) (b) Figura 10.41: (a) La struttura del JFET a canale n.(b) Il simbolo circuitale.

40 40 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO La Figura 10.41(b) mostra il simbolo circuitale del JFET a canale n. Si noti che il terminale di Gate ha una freccia la cui direzione indica appunto il tipo di dispositivo (nel simbolo del JFET a canale p il verso della freccia e opposto). Sebbene i JFET siano usualmente simmetrici (cioe Drain e Source sono intercambiabili) e opportuno distinguere i due terminali; percio la linea del Gate e disegnata piu vicina al Source. Si vede dalla Figura che il JFET ha una giunzione pn, la giunzione gate-canale. In genere questa giunzione e polarizzata inversamente per cui solo una piccola corrente (dell ordine di10 9 A) fluisce nel terminale di Gate. Questo significa anche che l impedenza d ingresso del Gate e elevatissima. Sebbene ci sia un unica giunzione pn, vedremo che il funzionamento del JFET e legato all instaurarsi di una tensione di polarizzazione inversa che varia lungo il canale, andando dal Source al Drain. Il funzionamento per v DS piccolo Consideriamo anzitutto il comportamentnto del FET quando si applica una piccola tensione positiva (frazioni di Volt), v DS tra Drain e Source, come in Fig (a). Se v GS = 0, vi sara uno regione di svuotamento adiacente alla giunzione e una corrente i D fluira lungo il canale. Il valore di i D dipende da v DS ed e legato al valore della resistenza del canale, r DS. Se ora applichiamo una tensione negativa v GS la regione di svuotamento si allarga progressivamente e il canale si restringe. Si noti che, finche v DS e piccolo, la differenza di potenziale attraverso la giunzione e approssimativamente la stessa andando dal Drain al Source, quindi la sezione del canale e costante. Il restringimento del canale si traduce in un aumento di r DS ; in sostanza il FET e equivalente ad una resistenza, il cui valore dipende da v GS (vedi Figura 10.43). D D Regione di svuotamento Regione di svuotamento Regione di svuotamento Regione di svuotamento G p n p G p n p + + v v GS DS + + v v GS DS S S Figura 10.42: Il JFET a canale n per piccoli valori di v DS. Si noti che che il terminali di Gate sono connessi insieme, anche se non e indicato nella figura. (a) Svuotamento parziale del canale, quando v GS < V P; (b) il canale e completamento svuotato quando v GS V P.

41 10.4. IL TRANSISTOR JFET 41 Al crescere di v GS (in valore assoluto) si arriva al punto in cui la regione di svuotamento occupa l intero canale. In altre parole il canale viene completamente svuotato dalle cariche libere (elettroni nel caso del canale n) e quindi non si ha piu corrente. Questa condizione, chiamata pinch-off, e illustrata nella Figura 10.42(b). La tensione a cui cio avviene si chiama tensione di pinch-off ed e indicata con V P 7. Per un FET a canale n la V P e negativa ed e un parametro caratteristico di ogni singolo FET. Quindi, se v GS V P la corrente di drain e nulla e si dice che il FET e in cut-off. i D v GS =0 v GS =-V1 v GS =-V2 v GS =Vp v DS Figura 10.43: Le caratteristiche i D v DS per vari valori di v GS quando v DS e piccolo (frazioni di Volt). Il funzionamento per v DS grande Consideriamo ora le caratteristiche quando si aumenta il valore di v DS. Per semplicita poniamo v GS = 0. La giunzione gate-canale avra una differenza di potenziale zero nella zona vicina al Source, ma via via crescente salendo nel canale verso il Drain. Nella zona del Drain si avra una tensione v DG pari in modulo a v DS. Poiche la larghezza della regione di svuotamento dipende dalla differenza di potenziale attraverso la giunzione, essa assumera la forma mostrata in Figura Quindi, al crescere di v DS la resistenza del canale cresce, provocando un incurvamento della caratteristica i D v DS, che quindi diviene non lineare (vedi la curva per v GS = 0 nella Figura 10.45). Se continuiamo ad aumentare v DS si raggiunge una situazione per cui il canale arriva al pinch-off nella zona del Drain. Questo avviene quando v DG = V P (10.81) Poiche ora stiamo considerando il caso v GS = 0 questo equivale a v DS = V P (10.82) Ulteriori incrementi div DS non alterano la struttura del canale e quindi la correntei D resta costante al valore raggiunto per v DS = V P. Questo valore e indicato con I DSS (drain-tosource saturated current) ed e caratteristico di ogni singolo FET. E precisamente definito come I DSS = i D vgs =0,v DS = V P (10.83) 7 Nei fogli caratteristici dei costruttori questo parametro e in genere denominato V GS(OFF).

42 42 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO D G p n p G v GS =0 + v DS S Figura 10.44: La variazione di sezione del canale all aumentare di v DS, mentre v GS e costante a zero Volt. E importante comprendere la differenza tra il caso in cui il canale e totalmente svuotato e il caso in cui il pinch-off avviene solo all estremita del Drain. Nel primo caso non vi sono portatori quindi la corrente i D = 0. Nel secondo la corrente continua a fluire e gli elettroni liberi derivano attraverso la regione di pinch-off 8. Consideriamo ora il caso in cui i D (ma) 16 I DSS Triode v =-V DG P Pinch-off v GS =0V 12 =-0.5V D 8 =-1V i D 4 =-2V G i G =0 v DS v DS (V) v GS S i S V P Figura 10.45: Le curve caratteristiche complete i D v DS per vari valori di v GS. In questo esempio abbiamo posto V P = 4V e I DSS = 16ma. v GS ha un valore V, negativo, ma in modulo inferiore a V P. La differenza di potenziale attraverso la giunzione e quindi aumentata dalla sovrapposizione delle due tensioni, v GS e v DS ; quindi la regione di svuotamento e piu grande ed avra un ampiezza maggiore man 8 In realta la larghezza del canale non e esattamente zero nella regione del pinch-off; piuttosto essa raggiunge un valore limite e la corrente fluisce attraverso questo residuo passaggio.

43 10.4. IL TRANSISTOR JFET 43 mano che ci si avvicina al Drain. Il pinch-off avverra quando che possiamo anche scrivere Poiche v GS = V v DG = V P (10.84) v DS v GS = V P (10.85) v DS = V P V (10.86) inferiore quindi a V P. Questo spiega le varie curve della Figura 10.45, in cui la saturazione e raggiunta per valori di i D piu bassi man mano che V GS aumenta in modulo. Quando v GS = V P la corrente i D non puo piu fluire (cut-off) Caratteristiche statiche Le curve della Figura rappresentano le caratteristiche statiche del JFET. Vi sono due regioni distinte: la regione lineare (Triode region) e la regione di saturazione (Pinch-off region). Nella regione lineare la caratteristica del FET e descritta dall equazione 9 i D = I DSS [2(1 v gs V P ) v DS V P ( v DS V P ) 2 ] (10.87) dove I DSS e V P sono legati ai parametri costruttivi del FET (si noti che V P e negativo per FET a canale n!). I parametri rilevanti sono la concentrazione dei portatori nel canale, la mobilita, e le dimensioni del canale (lunghezza, larghezza e profondita ). La puo essere alternativamente scritta i D = 2 I DSS VP 2 [(V GS V P )v DS 1 2 v2 DS] (10.88) Per piccoli valori di v DS l equazione puo essere approssimata come i D 2I DSS V P (1 v gs V P )v DS (10.89) In questa approssimazione il FET e quindi equivalente ad una resistenza, r DS, data da r DS = [ 2I DSS V P (1 v gs V P )] 1 (10.90) Quando si entra nella regione di saturazione l equazione non e piu valida; cio avviene quando v DS = v GS V P (10.91) Sostituendo allora nella si ottiene i d = I DSS ( v DS V P ) 2 (10.92) 9 E abbastanza complesso ricavare le equazioni che descrivono il comportamento del FET, pertanto ne assumeremo la validita senza approfondire ulteriormente

44 44 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO i (ma) D I DSS G i G =0 i D D 8 4 v GS I DSS (1- v GS V )2 P v DS v GS (V) S V P Figura 10.46: (a) La caratteristica i D v GS nella regione di pinch-off. (b) Circuito equivalente al JFET nella regione di pinch-off. Questo modello si applica finche v DS v GS V P. che rappresenta il confine tra la regione lineare e la regione di saturazione (curva tratteggiata nella Fig ). Nella regione di saturazione le caratteristiche I D v DS sono idealmente delle linee orizzontali la cui altezza e legata solo a v GS. In sostanza il JFET opera come una sorgente ideale di corrente il cui valore e controllato da v GS. La relazione e approssimativamente data dall equazione i D = I DSS (1 v GS V P ) 2 (10.93) Questa curva e riportata nella Fig (a), mentre nella Fig (b) e mostrato il circuito equivalente del JFET. Modulazione della lunghezza del canale In realta le curve i D v DS nella regione di saturazione non sono esattamente orizzontali, ma mostrano una pendenza positiva, come illustrato nella Fig Estrapolando le curve verso sinistra esse incontrano l asse v DS in un singolo punto, indicato in figura con V A. Il valore di V A (dell ordine di 10 2 V ) e legato ai parametri costruttivi del JFET. Quindi l equazione viene scritta come dove i D = I DSS (1 v GS V P ) 2 (1+λv DS ) (10.94) λ = 1 V A (10.95) La dipendenza di i D da v GS si diversifica allora in una famiglia di curve, legate al valore di v DS (Fig (a)). L effetto di questo fattore correttivo e abbastanza piccolo (dell ordine del 10% per valori di v DS non troppo grandi), e le varie curve sono quindi molto ravvicinate

45 10.4. IL TRANSISTOR JFET 45 i D (ma) 16 Triode Pinch-off V A v DS (V) V P Figura 10.47: La dipendenza di i D da v DSnella regione di pinch-off. tra loro. In termini circuitali questa correzione puo essere rappresentata introducendo un resistore r o in parallelo con la sorgente di corrente (vedi Fig (b)). Il suo valore puo essere determinato dall equazione ed e facile vedere che esso e r o 1 λi D (10.96) i D (ma) I DSS G i G =0 i D D v GS r o v DS S v GS (V) V P (a) (b) Figura 10.48: (a) La dipendenza di i D da v GS per vari valori di v DS; (b) Il circuito equivalente del JFET con resistenza d uscita. Breakdown Aumentando la tensione di Drain si raggiunge un valore a cui la giunzione pn entra bruscamente in conduzione (breakdown). Il breakdown avviene all estremo del canale piu vicino

46 46 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO al Drain, dove la differenza di potenziale e maggiore ed il valore della tensione di breakdown e minore man mano che v GS diminuisce, come si vede nella Fig In regime di breakdown la corrente i D cresce molto fortemente e deve essere limitata esternamente, pena la distruzione della giunzione stessa. i D Triode Pinch-off v GS =0 2V v =-2 GS 3V v GS =-3 v DS Figura 10.49: Il break down della giunzione Esempi V DD =20V i D 1k V P =-4V I DSS =10mA Figura 10.50: Esempio di circuito con FET Possiamo comprendere meglio il funzionamento del JFET con alcuni esempi. Per semplicita trascureremo la dipendenza di i D da v DS. Prendiamo il circuito di Fig Poiche Gate e Source sono in corto circuito si ha V GS = 0. Tuttavia non sappiamo se il FET e in saturazione o in regime lineare. Percio faremo l ipotesi che esso sia in saturazione e verificheremo se l ipotesi e corretta. Se il FET e realmente in saturazione I D = I DSS = 10 ma e V D = V DD R D I D = 10 V

47 10.4. IL TRANSISTOR JFET 47 Questa tensione e maggiore del modulo di V P (4V ) quindi l ipotesi e corretta ed il FET e effettivamente in saturazione. Questo esempio peraltro illustra una interessante applicazione del FET come generatore ideale di corrente. Questo e vero purche il circuito esterno sia in grado di mantenere V D maggiore del modulo della tensione di pinch-off. Se, ad esempio, avessimo avuto R D = 2k, il FET non sarebbe piu stato in regime di saturazione, come e facile verificare rifacendo i conti precedenti. Analizziamo ora il circuito in Fig e assumiamo che il FET sia in conduzione. i D 20V 10k V P =-2V I DSS =4mA V D V S i D 1k Poiche il Gate e a massa segue che Figura 10.51: Un altro esempio di circuito con FET V GS = I D R S (10.97) che e negativa. Quindi il FET puo essere sia in saturazione che in regime lineare, e dobbiamo quindi procedere per ipotesi. Se esso e in saturazione deve rispettare la relazione I D = I DSS (1 V GS V P ) 2 (10.98) Combinando le equazioni e e inserendo i valori numerici otteniamo l equazione I 2 D 5I D +4 = 0 (10.99) le cui soluzioni sono I D = 4 ma e I D = 1 ma. La prima soluzione e ovviamente non corretta, poiche e uguale a I DSS, il che porterebbe ad avere V GS = 0 in contraddizione con la Pertanto la soluzione corretta e I D = 1 ma, da cui V GS = 1 V. Quindi V S = +1 V, V D = +10 V e il FET e effettivamente in saturazione poiche V D > V P Il JFET a canale p La struttura ed il simbolo circuitale del JFET a canale p sono riportati in Fig Come si vede il simbolo differisce solo nel verso della freccia che e rivolto nella direzione della giunzione pn formata da canale e gate. I principi di funzionamento sono identici a quelli del JFET a canale n, salvo che tutte le tensioni devono essere invertite. Ora v GS deve essere positiva, e la tensione di pinch-off,

48 48 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO D G n p n D Drain Gate G S Source S (a) (b) Figura 10.52: (a) La struttura del JFET a canale p.(b) Il simbolo circuitale. V P e anch essa positiva. La v DS e normalmente negativa. Infine, e bene sottolineare che nel JFET a canale p la corrente tra Drain e Source e portata dalle lacune, quindi le prestazioni sono quantitativamente differenti (per esempio a parita di configurazione geometrica) perche la mobilita delle lacune e inferiore a quella degli elettroni, che sono i portatori della corrente nei JFET a canale n Il JFET come amplificatore L utilizzo del JFET come amplificatore avviene in modo simile a quanto abbiamo studiato nel caso dei MOSFET. Si costruisce una rete esterna che definisce un punto di lavoro statico del dispositivo; sovrapponendo un segnale di tensione all ingresso del Gate si ottiene una variazione nella corrente i D, che ha la stessa forma temporale del segnale d ingresso, e quindi e possibile ricavare in uscita un segnale di tensione amplificato. Poiche non vi e ingresso di corrente nel Gate non ha senso in questo caso parlare di amplificazione di corrente. Polarizzazione Il primo passo consiste nel definire il punto di lavoro statico del JFET, mediante una opportuna rete esterna. Il punto di lavoro deve essere nella regione di saturazione e rimanere in tale regione anche quando all ingresso viene applicato il segnale da amplificare. La rete di polarizzazione dovrebbe inoltre assicurare un punto di lavoro abbastanza indipendente dalle variazioni dei parametri V P e I DSS. Questi variano in funzione della temperatura ma anche, e considerevolmente, da un esemplare all altro dello stesso tipo: queste variazioni possono essere anche molto grandi. Prendiamo ad esempio il 2N5486: nei fogli caratteristici si vede che V P puo variare tra 2V e 6V, mentre I DSS e compreso nell intervallo 8 20mA. Tuttavia queste variazioni sono correlate tra loro: esemplari con

49 10.4. IL TRANSISTOR JFET 49 grande I DSS tendono ad avere anche grande V P e viceversa. Assumendo questa correlazione come totalmente vera le curve caratteristiche estreme per il 2N5486 sono quelle riportate nella Fig (curve Q1 e Q2). In Fig sono disegnate varie possibili reti di polarizzazione. (1) i D (ma) (2) Q1 12 (3) 8 Q v GS (V) V GG Figura 10.53: Caratteristiche i D v GS per due JFET 2N5486 con caratteristiche estreme (curve Q1 e Q2), con diverse possibili reti di polarizzazione: - Polarizzazione fissa (retta (1)); - Autopolarizzazione (retta (2)); - Polarizzazione mista (retta(3)). La piu semplice e la cosidetta polarizzazione fissa ( Fig (a)). In sostanza si applica una tensione fissa negativa tra Gate e Source, V GG, e il punto di lavoro e semplicemente individuato nel piano i D v GS intersecando la retta verticale v GS = V GG con la curva caratteristica (come esempio la retta (1) nella Fig ). Si vede che ponendo ad esempio V GG = 3V si avrebbe i D 6mA per il fet Q1, quindi un buon punto di lavoro, ma nel caso Q2 il FET sarebbe addirittura in cut-off. Ovviamente e possibile diminuire V GG in modo da essere comunque in saturazione, ma e evidente che la i D varia sensibilmente da un esemplare all altro. Nella rete rappresentata in Fig (b) (rete autopolarizzante) la corretta polarizzazione e assicurata invece dalla resistenza R S. Si ha v GS = i D R S (10.100) Questa equazione corrisponde alla retta(2) nella Fig Essendo la retta con pendenza 1/R S le variazioni di i D sono grandi ma comunque minori che nel caso precedente. Nell esempio in figura i D varia tra 2 e 6 ma. Infine, la Fig (c) mostra la polarizzazione mista, una mescolanza tra le due precedenti. Il partitore R 1 R 2 consente di applicare al Gate una tensione (positiva) V GG = R 2 R 1 +R 2 V DD (10.101)

50 50 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO V DD V DD V DD i D R D i D R D R 1 i D R D RG RG i D R S R 2 i D R S V GG (a) (b) (c) Figura 10.54: Polarizzazione del JFET: (a) Polarizzazione fissa; (b) Autopolarizzazione; (c) Polarizzazione mista. La polarizzazione e data da v GS = V GG i D R S (10.102) (retta (3) nella Fig ). La maggiore pendenza della retta assicura una diminuzione nell escursione di i D dovuta alle differenze individuali dei FET, tanto maggiore quanto piu e grande R S, ovvero V GG. Tuttavia, come vedremo, ci sono dei vincoli che limitano in pratica questi due valori. Amplificatore a source comune con rete fissa Per semplicita analizziamo il caso con polarizzazione fissa (Fig ), sebbene le sue prestazioni non siano particolarmente affidabili, come abbiamo visto in precedenza. Applichiamo quindi al Gate il segnale v i da amplificare e preleviamo l uscita v o sul Drain. Il capacitore C i serve a disaccoppiare la tensione continua del gate dallo stadio precedente; supporremo che alle frequenze di interesse la sua impedenza sia trascurabile. Utilizzando le consuete notazioni per distinguere valori istantanei, valori statici e variazioni, abbiamo v GS = V GS +v gs (10.103) dove v gs coincide quindi con v i. Assumendo che il FET resti comunque sempre in saturazione, cioe che v D v GS + V P segue che i D = I DSS (1 v GS V P ) 2 (10.104) Sostituendo la nella si ottiene i D = I DSS (1 V GS V P ) 2 2I DSS V P (1 V GS V P )v gs +I DSS ( v gs V P ) 2 (10.105) = I D 2I DSS V P (1 V GS V P )v gs +I DSS ( v gs V P ) 2 (10.106)

51 10.4. IL TRANSISTOR JFET 51 V DD i D R D v o C i v i R G V GG Figura 10.55: Amplificatore a source comune con rete fissa Per piccoli segnali, cioe per possiamo trascurare l ultimo termine e scrivere Abbiamo quindi un segnale di corrente Possiamo definire la transconduttanza v gs V P 1 (10.107) i D I D + 2I DSS V P (1 V GS V P )v gs (10.108) i d = 2I DSS V P (1 V GS V P )v gs (10.109) g m i d v gs = 2I DSS V P (1 V GS V P ) (10.110) (g m e positivo poiche per un FET a canale n V P e V GS sono entrambi negativi). Utilizzando poi la relazione possiamo anche scrivere g m = 2I DSS ID (10.111) V P I DSS Si vede quindi che la transconduttanza e proporzionale alla radice quadrata della corrente I D statica, e il suo massimo valore si ha per I D = I DSS. Il segnale di tensione sara ovviamente dato da e quindi si trova facilmente l amplificazione di tensione v o v d = i d R D (10.112) A v v o v i v d v gs = g m R D (10.113) Questo risultato e formalmente identico a quello trovato per l amplificatore ad emettitore comune nel capitolo precedente. Tuttavia le prestazioni sono molto diverse nei due casi.

52 52 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Le transconduttanze tipiche dei FET sono dell ordine di alcuni µs, molto minori di quelle tipiche dei BJT 10. Ce ne possiamo convincere con un semplice confronto numerico. Consideriamo un amplificatore a emettitore comune con R C = 5k, V CC = 10 V, I C = 1 ma. E parallelamente un amplificatore FET a source comune, con gli stessi valori dei parametri corrispondenti. Nel caso del BJT avremo g m = 40 ms e A v = 200. Nel caso del FET (per esempio il 2N5486) la transconduttanza con corrente I D = 1 ma e mediamente dell ordine di 2µS. Si ottiene quindi un amplificazione A V = 10. In conclusione, gli amplificatori con FET non possono avere amplificazioni grandi quanto quelli con BJT. Essi offrono tuttavia prestazioni molto superiori in termini di resistenza d ingresso. Come gia detto infatti l ingresso sul Gate ha un assorbimento di corrente molti ordini di grandezza inferiore rispetto ad un ingresso BJT. Amplificatore a source comune con rete di polarizzazione mista V DD R 1 R D v o C i v i r i + _ R 2 R S C S Figura 10.56: Amplificatore a source comune con rete di polarizzazione mista. Analizzeremo ora in dettaglio l amplificatore a source comune con rete di polarizzazione mista (Fig ) Come nel caso precedente il capacitore C i serve a impedire che la tensione statica del Gate venga modificata dalla maglia del generatore di segnale, mentre il capacitore C S serve a corto circuitare la resistenza R S. Entrambi devono essere scelti in modo da poter essere considerati dei corti circuiti alle frequenze di interesse. L analisi di questo circuito per piccoli segnali e molto semplice utilizzando il circuito equivalente disegnato in Fig (a). Possiamo anzitutto semplificare la maglia d ingresso utilizzando il teorema di Thevenin, e, sempre grazie al medesimo teorema, trasformare il generatore di corrente della maglia d uscita in un generatore di tensione (Fig (b). Definendo R G = R 1 R 2 avremo v i = R G R G +r i v i r i = R G r i 10 Ricordiamo che nel SI l unita di misura della conduttanza e il Siemens: 1 S = 1 A/1 V.

53 10.4. IL TRANSISTOR JFET 53 (a) v i r i + _ R2 R1 G v gs g m v gs D r o R D v o (b) G S D v i r i + _ r o _ + v gs μv gs RD v o S Figura 10.57: Amplificatore a source comune: (a) Circuito equivalente per piccoli segnali. (b) Dopo l applicazione del teorema di Thevenin. e inoltre A questo punto abbiamo µ = g m r o v gs = v i v o = R D R D +r o µv gs Combinando queste due equazioni e ricordando la relazione tra v i e V i si ottierne Se R D << r o e R G >> r i si avra L impedenza d uscita del circuito, R o e data da A v v o = R G R D g m r o (10.114) v i r i +R G R D +r o A v g m R D (10.115) R o = R D r o (10.116) e quindi R o R D se R D << r o. Mentre la resistenza d ingresso, R i, e solo quella dovuta al partitore sul Gate, essendo infinita la resistenza d ingresso intrinseca del JFET: R i = R G (10.117)

54 54 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO V DD G D R 1 R D v o v i r i + _ r o _ + v gs μv gs RD v o C i v i r i + _ R 2 R S S R S (a) (b) Figura 10.58: Amplificatore a source comune senza by-pass sul source: (a) Schema del circuito; (b) Schema equivalente per piccoli segnali dopo l applicazione del teorema di Thevenin sulla maglia d ingresso e sulla maglia di uscita. Amplificatore a source comune(ii) E istruttivo studiare le prestazioni dell amplificatore senza by-pass sul source (Fig (a)). Con ragionamenti analoghi a quelli del caso precedente, si arriva al circuito equivalente semplificato di Fig (b). Scrivendo le equazioni delle maglie di ingresso e di uscita si ha: v i = v gs +i d R S µv gs = i d (R D +R S +r o ) Combinando le due equazioni si ricava µ i d = v i (10.118) r o +R D +(1+µ)R S E infine, ricordando la relazione tra v i e v i e che v o = i d R D, troviamo A v v o = R G µr D (10.119) v i r i +R G r o +R D +(1+µ)R S E conveniente ora sostituire, al posto di µ, il suo valore g m r o. Si ottiene v o v i = = R G r i +R G g m r o R D r o +R D +(1+g m r o )R S (10.120) R G g m R D r i +R G 1+ R D + R (10.121) S +g m R S r o R o R G g m r o R D (10.122) r i +R G 1+g m R S (10.123)

55 10.4. IL TRANSISTOR JFET 55 dove, nell ultimo passaggio, abbiamo considerato trascurabili i termini R D /r o e R S /r o. Infine, se l effetto del partitore d ingresso e trascurabile, arriviamo a A v v o v i g mr D 1+g m R S (10.124) Quindi, rispetto all amplificazione ottenuta con by-pass sul Source (risultato ), abbiamo una riduzione di un fattore (1+g m R S ). Puo essere istruttivo riscrivere la come A v = R D 1 g m +R S (10.125) che puo essere letta dicendo che l amplificazione e semplicemente il rapporto tra la resistenza totale sul Drain (in questo caso R D ) e la resistenza totale sul Source, data dalla serie di 1/g m e R S. Questa formulazione consente un facile confronto con l analogo amplificatore BJT. Anche in quel caso avevamo A V = R C 1 g m +R E (10.126) ma nel caso del BJT 1/g m e generalmente molto piu piccolo di R E e puo essere trascurato (la resistenza entrando o uscendo dall emettitore e molto piccola). Lo stesso non e nel caso del FET. La resistenza d uscita R o (inclusa R D ) si puo calcolare dal rapporto tra tensione d uscita v o e corrente di corto circuito i sc. Si trova v o = i sc = µr D v i r o +R D +(1+µ)R S µ v i r o +(1+µ)R S Quindi R o = R D[r o +(1+µ)R S ] r o +R D +(1+µ)R S (10.127) cioe il parallelo tra la resistenza R D e la resistenza R o, dove che rappresenta la resistenza d uscita a monte di R D. Esempio di progetto R o = r o +(1+µ)R S (10.128) Vediamo concretamente come progettare un amplificatore a source comune con rete di polarizzazione mista (Fig ) utilizzando un JFET 2N5486. Ricordiamo che in questo caso V P varia tra 2 V e 6 V, mentre I DSS e compreso nell intervallo 8 20 ma. Svilupperemo quindi il progetto per un valore intermedio, V P = 4 V, I DSS = 14 ma, salvo poi verificare che l amplificatore e comunque in grado di funzionare correttamente anche

56 56 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO per valori estremi. Dalle considerazioni fatte in precedenza e chiaro che conviene avere la tensione V GG (ricavata col partitore) e R S piu alte possibili. Tuttavia bisogna ricordare che la tensione del drain, V D, deve mantenersi maggiore di V G di almeno V P, e quindi questo riduce la caduta di tensione disponibile ai capi di R D, costringendo ad avere un valore piccolo per R D, il che riduce l amplificazione (vedi il risultato ). Un ragionevole compromesso puo essere V DD = 20 V e V GG = 6 V. Quindi possiamo scegliere due resistenze, R 1 e R 2, di valore abbastanza grande (dell ordine dei M Ω) in modo da non deteriorare la resistenza d ingresso complessiva dell amplificatore. Il passo successivo e la scelta dir S. Con riferimento all esemplare intermedio (V P = 4 V, I DSS = 14 ma) un buon punto di lavoro puo essere dato da v GS = 2 V e i D = 4 ma. Dall equazione v GS = V GG i D R S (10.129) si ricava quindi un valore di R S 2k, e sceglieremo quindi R S = 2.2k. Possiamo verificare cosa succede nei casi estremi (V P = 2 V, I DSS = 8 ma o V P = 6 V, I DSS = 20 ma ). Per farlo dobbiamo risolvere il sistema costituito dalle due equazioni 11 v GS = V GG i D R S (10.130) i D = I DSS (1 v GS V P ) 2 (10.131) Si trova in definitiva (con R S = 2.2k): per V P = 6 V, I DSS = 20 ma si ha v GS = 3.1 V, i D = 4.6 ma; per V P = 4 V, I DSS = 14 ma si ha v GS = 2 V, i D = 3.9 ma; per V P = 2 V, I DSS = 8 ma si ha v GS = 0.7 V, i D = 3.3 ma. Come si vede, a fronte di pur grandi variazioni dei parametri del FET, la corrente statica di Drain varia relativamente poco e quindi il progetto e ragionevomente stabile. Dobbiamo infine scegliere R D, garantendo che si abbia sempre V D V G > V P. Quindi deve essere V D 12 V (caso peggiore). Poiche Occorre che V D = V DD i D R D i D R D 8V cio porta a R D 1.7k. Possiamo percio porre R D = 1.5k Ricordando che g m = 2I DSS ID (10.132) V P I DSS troviamo, nel nostro caso intermedio, g m 3.6mS e quindi ci aspettiamo un amplificazione A v g m R D 5 Infine, dai fogli caratteristici del 2N5486, possiamo ricavare almeno l ordine di grandezza della resistenza r o del FET per il nostro punto di lavoro. Si trova r o 50k, percio 11 Il sistema ha ovviamente due coppie di soluzioni, una delle due puo essere scartata facilmente in quanto cade in una regione non fisica ( v GS > V P ). Per questo, come per altri progetti, conviene scrivere un semplice programma, in un linguaggio qualunque, per poter rapidamente rifare piu volte i calcoli variando i parametri.

57 10.4. IL TRANSISTOR JFET 57 senz altro trascurabile rispetto ad R D. Possiamo infine verificare le prestazioni dell amplificatore se non avessimo il condensatore di by-pass sul Source. Avremmo allora A v g mr D 1+g m R S 0.6 cioe inferiore all unita. E chiaro quindi che un amplificatore senza by-pass sul Source (puo essere necessario per lavorare a frequenze molto basse) deve essere progettato e realizzato con parametri diversi, riducendo R S il piu possibile a vantaggio di R D. Amplificatore a drain comune (source follower) V DD G D R 1 v i r i + _ v gs r o _ μv + gs C i v i r i + _ R 2 R S v o S R S v o (a) (b) Figura 10.59: Amplificatore a drain comune: (a) Schema del circuito. (b) Schema equivalente per piccoli segnali dopo l applicazione del teorema di Thevenin sulla maglia d ingresso e sulla maglia di uscita. Il source follower puo essere realizzato come nella Fig (a) e, seguendo la medesima procedura dei casi precedenti, possiamo ricavare facilmente il circuito equivalente per piccoli segnali riportato nella Fig (b). Ora abbiamo v o = i d R S (10.133) µ i d = v i (10.134) r o +(1+µ)R s dove ovviamente e v i = R G R G +r i v i (10.135) R G = R 1 R 2 (10.136)

58 58 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO Sulla falsariga dell analisi fatta nel caso precedente e con le stesse approssimazioni abbiamo Se g m R S >> 1 v o v i = = = R G µr S r i +R G r o +(1+µ)R S (10.137) R G g m r o R S r i +R G r o +(1+g m r o )R S (10.138) R G g m R S r i +R G 1+ R S ro +g m R S (10.139) g m R S 1+g m R S (10.140) A v 1 (10.141) La resistenza d uscita, R o, è data dal rapporto tra tensione d uscita e corrente di corto circuito. µr S v o = v i (10.142) r o +(1+µ)R s e si ottiene R o = i sc = µv i r o (10.143) R s r o r o +(1+µ)R S = R S 1 g m 1 g m +R S (10.144) cioe il parallelo tra R S e R o = 1 (10.145) g m Anche in questo caso conviene confrontare i risultati con quelli analoghi ottenuti con i BJT. La resistenza d uscita R o e dell ordine di centinaia di ohm (e non decine come nel BJT). Inoltre la condizione implica la scelta di valori di R S abbastanza grandi se si vuole un guadagno vicino all unita. Resta pero il vantaggio legato alla molto maggiore resistenza d ingresso. Comportamento ad alta frequenza Per frequenze elevate occorre naturalmente tener conto delle capacita presenti tra i terminali e lo schema equivalente del dispositivo diviene quello in Fig Le capacita C gs e C gd sono dovute alla giunzione gate - canale, mentre C ds e dovuta essenzialmente alla capacita parassita tra gli elettrodi. Queste capacita sono dell ordine del picofarad, abbastanza difficili da misurare. Spesso i costruttori forniscono questa informazione attraverso i parametri C iss, C oss e C rss, che sono definiti come C iss = C gs +C gd C oss = C ds +C gd C rss = C gd

59 10.4. IL TRANSISTOR JFET 59 G Cgd D v GS Cgs r o C ds v DS S Figura 10.60: Circuito equivalente del JFET includendo le capacita parassite. E quindi possibile invertire queste relazioni e ottenere C gd = C rss C ds = C oss C rss C gs = C iss C rss La presenza delle capacita introduce ovviamente dei passa - basso che deteriorano la risposta dell amplificatore alle alte frequenze. I circuiti vanno analizzati tenendo anche conto dell effetto Miller, in modo non dissimile da quanto fatto con i BJT. Ma non approfondiremo ulteriormente questo aspetto. Conclusioni Con i JFET si possono realizzare amplificatori con altissima resistenza d ingresso, ma e difficile, se non impossibile ottenere grandi amplificazioni. Ci sono difficolta progettuali legate alla grande variabilita dei parametri dei FET e inoltre, e anche difficile ottenere basse resistenze d uscita. Quindi i JFET sono per lo piu utilizzati per lo stadio di ingresso di amplificatori multi stadio a tecnologia mista (JFET - BJT), in modo da sfruttare l ottima resistenza d ingresso che essi realizzano Il JFET come interruttore Un altra importante applicazione del JFET e il suo uso come interruttore, utilizzando v GS come segnale di controllo. Prendiamo ad esempio il circuito di Fig (a). Se diamo al Gate una tensione v GS = V P il JFET va in cut-off. Il circuito equivalente della maglia di uscita diviene quello in Fig (b), quindi v DS = V DD. Se invece mettiamo v GS = 0 il JFET e in regione lineare, se R D e abbastanza grande. Il circuito equivalente e quello della Fig (c) e la tensione di uscita e data da r DS v DS = V DD 0 r DS +R D purche R D >> r DS. Questo circuito funziona in sostanza anche come invertitore; quando l ingresso e basso l uscita e alta e viceversa. Gli invertitori sono un elemento importante nell elettronica digitale, come vedremo in seguito.

60 60 CAPITOLO 10. TRANSISTOR AD EFFETTO DI CAMPO V DD V DD V DD i D R D i D R D i D R D v DS v DS v DS v GS r DS (a) (b) (c) Figura 10.61: Il JFET come interruttore: (a) Il circuito; (b) Circuito equivalente quando v GS = V P ; (c) Circuito equivalente quando v GS = 0.

61 Capitolo 11 Approfondimenti sugli amplificatori 11.1 Introduzione 11.2 Amplificatori a due stadi E molto frequente l uso di amplificatori a piu stadi, che vengono realizzati per ottenere prestazioni complessivamente adeguate alle necessita, non solo in termini di amplificazione, ma anche relativamente alle altre caratteristiche, resistenza d ingresso, resistenza di uscita, banda passante, ecc. Nella Fig e schematizzato un amplificatore a due stadi. E facile verificare che l amplificazione complessiva non e in generale data dal prodotto delle 2 amplificazioni, bensi STADIO 1 STADIO 2 R s R o1 R o2 v s + _ vi1 R i1 + _ A v1 v i1 v i2 R i2 + A _ v2 v i2 vo2 RL Figura 11.1:Schema di un amplificatore a due stadi. A v v o2 R i2 = A v1 A v2 (11.1) v i1 R o1 +R i2 perche nell accoppiamento dei due stadi vi e una partizione tra resistenza d ingresso del secondo stadio e resistenza d uscita del primo. Solo se R i2 R o1 si ha A v A v1 A v2 (11.2) Vedremo ora alcuni esempi di amplificatori a due stadi di uso comune. 61

62 62 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI V CC V CC R 1 R s R 1 R C C 2 C 1 C 2 v o (a) vs + _ v i R 2 R E C E R 2 R E R L V CC R in h fe R E R 1 R C R s C 1 C 2 v o (b) + R E vs _ v i R 2 R E C E R L R out R C Figura 11.2: (a) Amplificatore a due stadi CE - CC (il primo stadio puo naturalmente essere anche senza la capacita di emettitore; (b) Montaggio integrato Amplificatore CE - CC Un classico esempio di amplificatore a due stadi e quello mostrato nella Fig. 11.2(a): il segnale e amplificato in un primo stadio ad emettitore comune (con o senza capacita di emettitore) e poi inviato ad un secondo stadio inseguitore di tensione. La bassa resistenza di uscita di quest ultimo consente quindi di fornire grande corrente al carico finale R L. I due stadi sono disaccoppiati da un condensatore, C 2, affinche il punto di lavoro statico dei 2 transistor non venga alterato. In realta questo amplificatore puo essere realizzato molto semplicemente, in modo piu integrato, come nella Fig. 11.2(b), eliminando C 2 e il partitore di polarizzazione del secondo transistor. La tensione statica della base del secondo transistor coincide con la tensione di collettore del primo, quindi non serve disaccoppiare. Questo e possibile perche la resistenza d ingresso del secondo stadio ( h fe R E ) e molto maggiore della resistenza d uscita del primo ( R C ), quindi il secondo stadio non perturba il punto di lavoro del primo.

63 11.2. AMPLIFICATORI A DUE STADI 63 Questa semplificazione e molto vantaggiosa perche si elimina un condensatore (fonte sempre di problemi) ed un inutile dissipazione di corrente nel partitore del secondo stadio. L amplificazione di tensione complessiva e semplicemente il prodotto delle due A = A CE A CC 1 A CE (11.3) Complessivamente avremo quindi alta amplificazione e alta resistenza d ingresso ma la banda passante puo non essere soddisfacente a causa dell effetto Miller sullo stadio CE Amplificatore CC - CB V CC R C + _ v s R s R in r e Q 1 Q 2 v o R E V EE R r out e Figura 11.3:(a) Amplificatore a due stadi CC - CB. Un altro amplificatore a due stadi e realizzato con l accoppiamento di un amplificatore a collettore comune con un amplificatore a base comune. Un possibile esempio e mostrato nella Fig. 11.3, realizzato con doppia alimentazione in modo da non aver bisogno del condensatore in ingresso. Il segnale entra nella base del transistor Q 1 ed esce dal suo emettitore, entra nell emettitore di Q 2 ed esce lal suo collettore. Quindi Q1 e un inseguitore di tensione, Q 2 un amplificatore a base comune. In prima approssimazione la resistenza d ingresso del secondo stadio coincide con la resistenza d uscita del primo, percio nell accoppiamento si riduce il segnale di un fattore 2. L amplificazione di tensione complessiva e quindi A = A CC 1 2 A CB 1 2 g m2r C (11.4) dove g m2 e la transconduttanza del transistor Q 2. Possiamo concludere dunque che esso fornisce alta amplificazione, alta resistenza d ingresso e una buona banda passante, visto che nessuno dei due stadi e penalizzato dall effetto Miller.

64 64 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI Amplificatore CE - CB (cascode) V CC R C R 1 C 1 Q 1 R 2 (a) R s C 2 Q 2 V o + v _ s v i R 3 R E R s α i e2 α i e1 F2 r F e1 1 i e1 r e2 (b) + _ v s R B i e2 R C V o R E Figura 11.4: (a) Amplificatore a due stadi CE - CB (cascode); (b) Circuito equivalente per piccoli segnali (alle frequenze per cui C 1 e C 2 possono essere sostituiti da corti circuiti). L ultimo esempio e un amplificatore a due stadi composto da un primo stadio ad emettitore comune, seguito da un secondo stadio a base comune 1. Una possibile realizzazione é mostrata in Fig. 11.4(a). Il circuito sembra complesso ma l analisi per piccoli segnali a media frequenza e molto semplice. Nella Fig. 11.4(b) abbiamo il circuito equivalente ottenuto sostituendo ai transistor il modello T e eliminando i due condensatori. Il resistore R B e e la tensione d ingresso v i e semplicemente R B = R 2 R 3 (11.5) v i = R B R B +R s v s (11.6) 1 Il termine cascode é una contrazione della espressione cascade to cathode ; e stato usato la prima volta in un articolo del 1939 in cui si proponeva un circuito di questo tipo (allora composto da due triodi).

65 11.3. STADIO D USCITA NEGLI AMPLIFICATORI MULTI STADIO 65 La tensione d uscita e data da ma osservando il circuito si vede che percio, sostituendo la (11.8) nella (11.7) si ottiene Per la tensione d ingresso possiamo scrivere quindi abbiamo v o = α F1 i e1 R C (11.7) i e1 = α F2 i e2 (11.8) v o = α F1 α F2 i e2 R C (11.9) v i = (r e2 +R E )i e2 (11.10) A vo v o v i = α F1α F2 R C (r e2 +R E ) R C R E (11.11) dove l ultimo passaggio e fatto nell ipotesi plausibile che R E r e2. Infine A vs v o v s R B R B +R s R C R E (11.12) E anche possibile mettere un condensatore di by-pass in parallelo ad R E, sufficientemente grande da poter essere assimilato ad un corto circuito alle frequenze di interesse. In quel caso avremo semplicemente A vo = α F1α F2 R C r e2 g m2 R C (11.13) quindi una alta amplificazione.. In sostanza in questo circuito il primo stadio amplifica pochissimo, perche vede davanti a se un carico molto piccolo (la resistenza d ingresso del secondo stadio e r e1 ), quindi non subisce l effetto Miller. L amplificazione e tutta nello stadio CB che, di nuovo, non e penalizzata ad alta frequenza dall effetto Miller. Nel complesso si ha quindi una buona amplificazione, alta resistenza d ingresso e una buona banda passante Stadio d uscita negli amplificatori multi stadio La funzione dello stadio di uscita e, come abbiamo gia detto, quella di fornire al carico il segnale senza perdita di amplificazione, ovvero con una bassa resistenza di uscita. Per questo, in genere, viene utilizzato un inseguitore di tensione, caratterizzato appunto da una bassa resistenza di uscita e quindi dalla capacita di fornire al carico una grande corrente. Conviene ora approfondire questo argomento anche in relazione alle sue implicazioni in termini delle potenze in gioco: in genere l ultimo stadio deve fornire una grande potenza al carico e non e quindi irrilevante valutare l efficienza di questo trasferimento. E usuale classificare gli amplificatori in base alle loro modalita di funzionamento, in particolare in relazione alla frazione di segnale che amplificano. Esamineremo ora le classi A, B e AB, ovvero quelle piu diffuse.

66 66 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI Figura 11.5: (a): Inseguitore di tensione polarizzato con un generatore di corrente I;(b) Massima escursione del segnale di uscita v O; (c): Massima escursione della corrente di collettore con segnale d ingresso sinusoidale Amplificatori di classe A Gli amplificatori di classe A amplificano totalmente il segnale, sono sostanzialmente quelli di cui abbiamo parlato finora. Consideriamo il semplice inseguitore di tensione con doppia alimentazione schematizzato nella Fig 11.5a, dove il transistor e polarizzato con un generatore di corrente ideale I. Il segnale d uscita, v O riproduce il segnale d ingresso v I con una traslazione di V BE ; affinche non ci sia deformazione la sua ampiezza non deve superare V CC V CEsat per la semionda positiva (altrimenti il transistor va in saturazione) e IR L per la semionda negativa (altrimenti il transistor si interdice), come mostrato nella Fig 11.5b. Quindi, avendo un segnale v O di una data ampiezza e un carico di un dato valore R L, il valore del generatore di corrente I non puo essere arbitrario ma deve essere scelto in modo da garantire che v O sia minore di IR L, con un adeguato margine 2. Possiamo ora valutare l efficienza energetica dell inseguitore, intesa come rapporto tra la potenza fornita al carico, P L, e la potenza assorbita dalle alimentazioni, P S : η = P L P S Per semplificare, ipotizziamo di avere V EE = V CC e V CC V CEsat V CC. La potenza media fornita al carico per un segnale sinusoidale con ampiezza v O e data da R E. P L = Lo stesso criterio si deve ovviamente applicare anche per un inseguitore polarizzato con un resistore vo 2 R L

67 11.3. STADIO D USCITA NEGLI AMPLIFICATORI MULTI STADIO 67 La corrente fornita dal generatore ideale e costante e pari ad I, quindi la potenza fornita dal generatore negativo e V CC I. La corrente media fornita dal generatore positivo e di nuovo I (Fig 11.5c), quindi la relativa potenza e V CC I. In definitiva la potenza totale fornita dalle alimentazioni e P S = 2V CC I e l efficienza e quindi v 2 O η = 1 4IR L V CC Amplificatori di classe B Figura 11.6: a): inseguitore di tensione di classe B; b): transcaratteristica; c) forma d onda in uscita per un ingresso sinusoidale. Un semplice inseguitore di tensione di classe B e mostrato nella Fig 11.6a. E costituito da una coppia complementare di transistor (un npn e un pnp) connessi in modo che non possono condurre simultaneamente. Ogni transistor amplifica quindi il 50% del segnale. Quando la tensione d ingresso, v I e zero, entrambi i transistor sono in interdizione e la tensione d uscita v O e nulla. Se v I diviene positiva e supera 0.5V il transistor Q N comincia a condurre e funziona come inseguitore di tensione; viceversa il transistor Q P e in interdizione. Analogamente, se v I diviene negativa e supera 0.5V il transistor Q P comincia a condurre e funziona come inseguitore di tensione mentre il transistor Q N e in interdizione. La transcaratteristica e quindi la curva mostrata in Fig 11.6b: come si vede c e un intervallo attorno a V I = 0 dove entrambi i transistor sono in interdizione. Questo provoca la distorsione del segnale di uscita mostrata in Fig 11.6c: una tensione sinusoidale

68 68 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI in ingresso viene deformata e l effetto e tanto maggiore quanto piu l ampiezza e piccola (distorsione di cross-over). Per calcolare l efficienza energetica η dell amplificatore trascuriamo l effetto della distorsione e assumiamo che le due alimentazioni siano uguali in modulo (V EE = V CC ). La potenza media fornita al carico nel caso di una tensione sinusoidale e data da P L = 1 2 In ogni semionda il circuito assorbe da una delle due alimentazioni una corrente media v O /(πr L ); la potenza totale assorbita e quindi vo 2 R L L efficienza e infine P S = 2 π η = π 4 v 2 O R L V CC v O V CC Si vede che l efficienza e massima quando l ampiezza del segnale di uscita e proprio uguale a V CC ed e pari a η max = π 4 =.785 In realta questa efficienza non e esattamente raggiungibile perche il segnale di uscita e limitato tra (V CC V CENSat ) e ( V CC + V CEPSat ), ma ad ogni modo e di gran lunga migliore di quella ottenuta con l amplificatore di classe A Amplificatori di classe AB Figura 11.7: Schema concettuale di un amplificatore di classe AB La distorsione di cross-over puo essere eliminata polarizzando i due transistor in modo da mantenerli sempre in debole conduzione, quindi ciascuno amplifica piu del 50% del segnale. Il risultato e l amplificatore di classe AB mostrato nella Fig Una tensione V BB e applicata tra le basi dei due transistor e, quando v I = 0 e v O = 0, una tensione V BB /2

69 11.3. STADIO D USCITA NEGLI AMPLIFICATORI MULTI STADIO 69 appare su ciascuna delle due giunzioni base-emettitore. Assumendo che i due transistor siano identici si ha i N = i P = I Q = I s e V BB /2V T quindi V BB deve essere scelto in modo da ottenere la desiderata corrente statica I Q. Quando v I diventa positiva la base di Q N sale della stessa quantita e l uscita segue v O = v I + V BB 2 v BEN La corrente i N aumenta per fornire la corrente I L al carico e si ha i N = i L +i P Conseguentemente la v BEN aumenta, ma poiche la differenza di potenziale tra le basi e mantenuta costante (pari a V BB ), la v BEP deve diminuire, provocando una diminuzione di i P. Quantitativamente si ha v BEN +v BEP = V BB V T ln i N I s +V T ln i P I s i N i P = I 2 Q = 2V T ln I Q I s Quindi se i N aumenta i P diminuisce dello stesso rapporto; per grandi valori di v I (positivo) la conduzione e sostanzialmente dovuta a Q N perche il contributo di Q P diviente trascurabile. Quando V I e negativa il comportamento si inverte e la conduzione e prevalentemente dovuta a Q P. L efficienza energetica dell amplificatore di classe AB e sostanzialmente la stessa della classe B, salvo l ulteriore potenza dissipata in condizioni di riposo, ovvero 2V CC I Q, ma questa e in generale trascurabile se si progetta il circuito in modo da avere una corrente I Q piccola. Polarizzazione con diodi L amplificatore di classe AB puo essere concretamente realizzato utilizzando due diodi e un generatore di corrente I BIAS (Fig 11.8a). In assenza di segnale il generatore deve fornire la correntei Q ai diodi ed e quindi opportuno scegliere diodi con un basso valore dii s per diminuire la dissipazione. QuandoV I e positiva il transistor Q N conduce e fornisce al carico una corrente i L ; la corrente di base di Q N deve percio essere i L /β N e questa corrente deve essere fornita dal generatore I BIAS, quindi il progetto deve prevedere un valore di I BIAS sufficiente a questo scopo. Polarizzazione con transistor Una soluzione che offre piu flessibilita e quella mostrata in Fig 11.8b: il transistor Q 1 e polarizzato con il partitore R 1,R 2 e riceve la corrente dal generatore I BIAS. R 1 e R 2 sono percorse dalla stessa corrente I R, se trascuriamo la corrente di base di Q 1, e si ha I R = V BE1 R 1

70 70 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI Figura 11.8: Amplificatore di classe AB. a): polarizzazione con diodi; b): polarizzazione con transistor Quindi la tensone V BB tra le basi di Q N e Q P e semplicemente V BB = I R (R 1 +R 2 ) = V BE1 (1+ R 2 R 1 ) Quindi la tensione V BB puo facilmente essere fissata agendo sul rapporto delle resistenze in modo da avere la corrente di quiete desiderata Specchi di corrente Abbiamo gia brevemente menzionato questi dispositivi in passato, ora e opportuno approfondirne la conoscenza. In Fig 11.9a e riportato uno specchio di corrente, vogliamo calcolare in modo accurato il rapporto di trasferimento (I o /I REF ) tenendo conto delle correnti di base. Dalla Figura, dove sono riportate tutte le correnti, si ottiene facilmente Il rapporto di trasferimento e quindi I REF = I c + 2I c β = I c(1+ 2 β ) (11.14) I o = 1 I REF 1+ 2 β = β 2+β (11.15) Come si vede il rapporto di trasferimento e unitario nel limite di β infinito, ma per normali transistor con β 100 e inferiore all unita e sensibile a variazioni di β.

71 11.4. SPECCHI DI CORRENTE 71 Figura 11.9:(a): Specchio di corrente; (b): Specchio di corrente con compensazione Specchio di corrente con compensazione della corrente di base Un meccanismo per ridurre l influenza di un β finito e riportato nella Fig 11.9b. Si ha in questo caso da cui segue Specchio di corrente Wilson I REF = V CC V BE1 V BE3 R I o I REF = β 2 +β (11.16) (11.17) Nei circuiti precedenti la resistenza d uscita e quindi la non idealita della sorgente di corrente e sostanzialmente la resistenza r o del transistor Q 2 (non riportata in Figura). Lo specchio Wilson è una variante ingegnosa per attenuare l effetto del β sul rapporto di trasferimento e per aumentare la resistenza d uscita del circuito (Fig (a)). Il rapporto di trasferimento è dato da I o I REF = β 2 (11.18) La resistenza d uscita viene calcolata con il consueto metodo, ovvero applicando all uscita una tensione v x e calcolando la corrente risultante, i x (Fig (b)). Si ha i x = i c1 +i c2 (11.19)

72 72 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI Figura 11.10: (a): Specchio di corrente Wilson; (b) Circuito equivalente per il calcolo dell impedenza di uscita Ma lo specchio di corrente formato da Q1 e Q 2 garantisce che i c2 = i c1 quindi i x = 2i c1 i c 1 = 1 2 i x (11.20) Poiché la resistenza offerta dalla coppia Q 1,Q2 è molto piccola ( r e1 ) rispetto a r o3 la Figura 11.11: Specchio di corrente multiplo: le basi di tutti i transistor sono connesse tra loro. tensione v x cade tutta sul collettore di Q 3 ed inoltre i b3 = i c1. Abbiamo quindi Ovvero i x = v x r o3 β 2 i x (11.21) R o = v x i x = β 2 r o3 (11.22)

73 11.4. SPECCHI DI CORRENTE 73 Si ha quindi un aumento della resistenza d uscita di un fattore β/2. Specchio di corrente multiplo Nei circuiti integrati e spesso necessario disporre di varie sorgenti di corrente. Questo puo essere ottenuto come in Fig 11.11, dove partendo da un unica corrente di riferimento I REF si possono ottenere molte repliche uguali I o. Questo naturalmente e strettamente vero solo nel limite β infinito, nella realta le cose sono un po piu complicate. Specchio di corrente MOSFET Figura 11.12: Specchio di corrente MOSFET Lo specchio di corrente puo facilmente essere realizzato con i MOSFET (Fig 11.12). Con questo montaggio V GS1 = V GS2, inoltre per Q 1 si ha V DS1 = V GS1, ovvero il transistor e in saturazione. Si puo calcolare la corrente di drain dei due transistor: I ref = 1 W 1 2 k n1 (V GS1 V t1 ) 2 (1+λ 1 V DS1 ) L 1 (11.23) I o = 1 W 2 2 k n2 (V GS2 V t2 ) 2 (1+λ 2 V DS2 ) L 2 (11.24) Se i due transistor sono identici si ricava facilmente I o = (1+λV DS2) I ref (1+λV DS1 ) (11.25) (11.26) quindi I o = I ref se le due tensioni di drain sono uguali. In molti casi cio non e vero quindi le due correnti saranno leggermente differenti. E interessante notare che i MOSFET consentono di costruire specchi di corrente in cui la corrente di uscita I o e un multiplo di I ref, differenziando il fattore geometrico W/L dei due transistor.

74 74 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI 11.5 Amplificatori con carico attivo Figura 11.13: (a): Amplificatore MOSFET a source comune; (b): R D e sostituito da un generatore di corrente I D. Negli amplificatori a source comune (a emettitore comune nel caso dei BJT) la resistenza di drain, R D (o di collettore, R C ), gioca un duplice ruolo: da un lato contribuisce a definire il punto di lavoro, dall altro influisce sull amplificazione. Considerando ad esempio il circuito in Fig 11.13(a) si ha che l amplificazione e data da A v = g m (R D R L ) (11.27) Questo rappresenta in sostanza un limite per le prestazioni del circuito: idealmente si vorrebbe R D molto grande per aumentare l amplificazione ma questo provocherebbe da un lato la diminuzione della corrente I D e quindi di g m, dall altro limiterebbe la dinamica d uscita spostando il punto di lavoro. Questo effetto si ha in modo analogo negli amplificatori a emettitore comune 3. Viceversa, nell amplificatore in Fig 11.13(b) si utilizza un generatore di corrente per fissare la corrente di drain. Poiche la sua resistenza e infinita l amplificazione diviene A v = g m R L (11.28) ovvero abbiamo disaccoppiato la definizione del punto di lavoro dalle prestazioni del circuito in termini di amplificazione. Possiamo ottenere un buon generatore di corrente con uno specchio, come in Fig Qui Q3 Q4 sono usati per definire la polarizzazione del gate di Q 2 che costituisce la 3 piu in generale in tutti gli amplificatori con uscita sul drain (o sul collettore) quindi anche per gli amplificatori a gate comune o a base comune.

75 11.5. AMPLIFICATORI CON CARICO ATTIVO 75 Figura 11.14:Amplificatore MOSFET A source comune con carico attivo. sorgente di corrente per Q 1, realizzando cio che si definisce un carico attivo. In realta la sua resistenza non e infinita, come abbiamo imparato nel capitolo precedente, bensi r o, dovuta all effetto di modulazione della lunghezza del canale, ma comunque molto grande. In questa configurazione l amplificazione diviene A v = g m (r o R L ) (11.29) con un consistente miglioramento rispetto alla situazione con carico passivo Amplificatore differenziale con carico attivo Il carico attivo e molto spesso utilizzato negli amplificatori differenziali, come nell esempio in Fig In questa situazione tutti i transistor hanno la stessa corrente, I/2, fornita dal generatore di corrente posto sugli emettittori dei due transistor. Possiamo analizzare il circuito utilizzando lo schema equivalente per piccoli segnali di Fig Abbiamo utilizzato il modello π per i transistor Q 1,Q 2 e Q 4, mentre il transistor Q 3 e piu convenientemente schematizzato con il modello T; il generatore di corrente I e rappresentato dalla sua resistenza di uscita R OE (infinita se I fosse ideale). Per trovare l amplificazione differenziale, con uscita singola, immaginiamo di applicare due segnali v 1 e v 2 uguali ed opposti; inoltre mettiamo in corto circuito l uscita per calcolare la transconduttanza G m dell amplificatore. Se i due transistor Q1 e Q 2 sono sufficientemente simmetrici le due correnti di emettitore i e1 e i e2 sono uguali ed opposte, dunque la corrente che scorre in R OE e nulla e il nodo E risulta virtualmente a massa. Inoltre, la base di Q 3 e la base di Q 4 sono ovviamente alla stessa tensione, ovvero v b3 = v b4. Possiamo scrivere v b3 = g m1 v 1 (r e3 r o3 r o1 r π4 ) g m1 r e3 v 1 (11.30) quindi g m4 v b4 = g m4 v b3 = g m4 g m1 r e3 v 1 (11.31) La corrente d uscita i o puo essere ricavata dall equazione del nodo B, ovvero i o = g m2 v 2 g m4 v b4 = g m2 v 2 +g m4 g m1 r e3 v 1 (11.32)

76 76 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI Figura 11.15:Amplificatore differenziale con carico attivo. (si noti che in r o2 e r o4 non circola corrente poiche esse hanno entrambi gli estremi a massa) Poiche i 4 transistor hanno la stessa corrente, I/2, tutte le transconduttanze sono uguali e si puo scrivere i o = g m (v 1 v 2 ) = g m v d (11.33) La transconduttanza dell amplificatore e quindi G m = g m = I 2V T (11.34) E facile constatare, osservando la Fig 11.16, che la resistenza d uscita R o e semplicemente data dal parallelo di r o2 ed r o4 R o = r o2 r o4 (11.35) quindi l amplificazione differenziale (senza carico esterno) e data da Se r o2 r o4 possiamo infine scrivere A d = v o v d = G m (r o2 r o4 ) (11.36) A d 1 2 G mr o4 (11.37) Calcoliamo ora l amplificazione di modo comune, ovvero nel caso in cui v 1 = v 2 = v i. Partendo dall ingresso 1 possiamo scrivere v i = r π1 i b1 2R OE i e 2R OE i e (11.38)

77 11.5. AMPLIFICATORI CON CARICO ATTIVO 77 Figura 11.16:Circuito equivalente per piccoli segnali ovvero i e v i 2R OE (11.39) La tensione nel nodo A e data da v b3 = (r e3 r o3 r π4 )i c (r e3 r π4 )i e (11.40) Siamo ora in grado di scrivere la tensione di uscita v o = r o4 ( g m4 v b4 i c ) = r o4 ( g m4 v b4 +i e ) = r o4 [g m4 (r e3 r π4 ) v i ] 2R OE 2R OE v i = r o4 v i 2R OE [g m4 (r e3 r π4 ) 1] Si ricava quindi, per l amplificazione di modo comune A c = v o v i = r o4 2R OE [g m4 (r e3 r π4 ) 1] (11.41) Questa espressione diviene significativa se, come e ragionevole, ipotizziamo che lo specchio di corrente sia costituito da due transistor pnp identici, ovvero con lo stesso guadagno di corrente β; inoltre essi hanno sicuramente la stessa transconduttanza, g m, visto che sono percorsi dalla stessa corrente. Possiamo allora, con alcuni passaggi, verificare che r e3 r π4 = β g m (2+β) (11.42)

78 78 CAPITOLO 11. APPROFONDIMENTI SUGLI AMPLIFICATORI e allora la diviene semplicemente r o4 A c = r o4 (11.43) (2+β)R OE βr OE Come si vede, l amplificazione di modo comune e depressa di un fattore β rispetto a quella ottenuta nel circuito con carico resistivo e tende ad annullarsi per R OE. Infine, il rapporto di reiezione di modo comune diviene ρ = 1 2 g mβr OE (11.44) Il carico attivo produce quindi un miglioramento di un fattore β/2 sul CMRR.

79 Capitolo 12 Circuiti digitali - II 12.1 Introduzione In questo Capitolo approfondiremo alcuni argomenti gia affrontati nel Cap 7. In particolare vogliamo studiare un metodo per minimizzare le reti logiche combinatorie e fornire qualche elemento per affrontare in modo piu rigoroso la soluzione di problemi sequenziali Sintesi di reti combinatorie La sintesi delle reti combinatorie, ovvero la minimizzazione delle funzioni logiche che le rappresentano e di fondamentale importanza pratica, perche riduce al minimo indispensabile la complessita del circuito, riducendo il numero di porte logiche necessarie a costruirlo. Il concetto e quello di trasformare la funzione in una forma equivalente utilizzando le proprieta dell algebra di Boole. Cio puo essere fatto empiricamente, ma esistono metodi per ottenere lo stesso risultato attraverso precise regole: uno di questi metodi e noto sotto il nome di mappe di Karnaugh Il codice Gray Figura 12.1: a): Codice Gray; b) Conversione di un numero binario in codice Gray 79

80 80 CAPITOLO 12. CIRCUITI DIGITALI - II Prima di affrontare l argomento dobbiamo fare una breve digressione per introdurre il codice Gray, ovvero un un modo diverso per ordinare i numeri binari, che ci sara utile conoscere. Nel codice Gray si passa da un numero al successivo modificando un solo bit per volta.e stato inventato per semplificare e rendere meno soggetti a errori i dispositivi elettronici che devono scorrere sequenze di numeri. In Fig 12.1a si puo vedere il confronto tra la usuale numerazione binaria e quella in codice Gray. In questo codice ogni numero e ottenuto dal precedente modificando il bit meno significativo che porti ad un nuovo numero. Si puo facilmente convertire un numero binario nel codice Gray utilizzando il metodo illustrato graficamente in Fig Fig 12.1b. In sostanza si esegue l OR esclusivo tra ogni bit e quello immediatamente a sinistra (notare che l aggiunta dello 0 a sinistra non cambia il valore del numero) Le mappe di Karnaugh La mappa di Karnaugh e un metodo grafico che ha come obiettivo quello di ridurre la complessita della funzione logica espressa in forma canonica. E una rappresentazione visiva che consente di mettere in evidenza coppie di termini che differiscono per una sola variabile binaria. Questo puo essere meglio compreso con un esempio: prendiamo la funzione Y = ABC +ABC +ABC (12.1) Osservando la funzione vediamo che il primo e il terzo termine differiscono solo per il valore di C, quindi riordinando abbiamo Y = ABC +ABC +ABC (12.2) = AB(C +C)+ABC (12.3) = AB +ABC (12.4) dove l ultimo passaggio deriva dalla proprieta di complementazione, C + C = 1. La mappa d Karnaugh ci consente appunto di individuare in modo sistematico queste coppie di termini per semplificarle. Figura 12.2: Mappe di Karnaugh La mappa e semplicemente una tabella che contiene tante celle quante sono le righe della tavola della verita della funzione.

81 12.2. SINTESI DI RETI COMBINATORIE 81 Consideriamo la Fig Se abbiamo una funzione di 2 variabili (A e B) la tabella e costituita da 4 celle, ogni cella corrisponde ad un valore assunto dalle due variabili e il valore che la funzione assume e riportato nella cella; A varia lungo le colonne, B varia lungo le righe. Se abbiamo una funzione di 3 variabili dobbiamo costruire una tabella con 8 celle: possiamo realizzarla con 4 righe e due colonne, per esempio accoppiando A e B, come in Figura. Scendendo lungo le colonne si hanno tutte le variazioni della coppia, muovendosi nelle righe si hanno le variazioni di C. Notare che le celle sono ordinate seguendo il codice Gray (questo e tassativo): spostandosi di una cella in ogni direzione, solo una della variabili cambia. Nel caso di 4 variabili dobbiamo realizzare una tabella con 16 celle, e lo facciamo creando due coppie di variabili, AB e CD, con cui ordiniamo le celle. Si ha quindi una tabella con 4 colonne e 4 righe. Dobbiamo limitarci a 4 variabili, per un numero maggiore si dovrebbero costruire tabelle in tre o piu dimensioni, cosa non praticabile manualmente, ma fattibile solo con programmi di calcolo. Figura 12.3: Un esempio di mappa di Karnaugh a 3 variabili. Un semplice esempio e riportato nella Fig 12.3: partendo dalla tavola della verita della funzione (in questo caso a tre variabili) si riempie la mappa, di nuovo facendo attenzione a collocare ogni valore che la funzione assume nella giusta casella. Osservando la mappa possiamo individuare tre coppie di 1 adiacenti (Fig 12.4), ciascuna corrispondente a due termini della funzione che differiscono tra loro per una sola variabile, che quindi possono essere semplificati. Figura 12.4: Un esempio di mappa di Karnaugh a 3 variabili: i tre rettangoli racchiudono le coppie di 1. La Fig presenta un altro esempio: la funzione Y = ABC +ABC +ABC +ABC (12.5)

82 82 CAPITOLO 12. CIRCUITI DIGITALI - II Figura 12.5: Un altro esempio di mappa di Karnaugh a 3 variabili. Dopo aver riempito la mappa di Karnaugh osserviamo un gruppo rettangolare di 4 celle adiacenti che contengono degli 1 e questo porta ad una drastica semplificazione della funzione, che diviene semplicemente: Y = B (12.6) Dopo questi esempi possiamo passare a enunciare le regole che dobbiamo seguire. Lo scopo finale e quello di individuare il minor numero possibile di rettangoli, includendo tutti gli 1. Ogni rettangolo rappresenta un prodotto: piu e grande il rettangolo meno variabili saranno presenti in quel prodotto; le variabili che restano costanti in tutto il rettangolo sono quelle che rimangono a rappresentare il prodotto. Figura 12.6: Le regole per individuare i rettangoli. Bisogna individuare i rettangoli, piu grandi possibile, che contengono solo 1. Nella mappa mostrata in Fig 12.6a abbiamo 2 rettangoli, uno di 4 celle (2 2), l altro sempre di 4 celle (4 1). Il numero di celle racchiuse deve pero essere uguale ad una potenza di 2, ovvero 1,2,4,8,... Non sono quindi leciti rettangoli con 3 celle, o 6 celle.

83 12.2. SINTESI DI RETI COMBINATORIE 83 La mappa va considerata come una superficie chiusa (come se fosse toroidale) quindi il bordo superiore e contiguo a quello inferiore e il bordo destro e contiguo al bordo sinistro. Nel caso riportato in Fig 12.6b abbiamo allora che la cella con un 1 a sinistra forma un rettangolo con la cella (sulla stessa riga) sul bordo destro, e le due celle in alto formano un rettangolo con le due celle in basso. Ogni cella puo essere contenuta in piu di un rettangolo. Ma ogni rettangolo deve avere almeno una cella che appartiene solo ad esso. Ogni 1 deve essere coperto da almeno un rettangolo. In Fig 12.6c abbiamo quindi 3 rettangoli parzialmente sovrapposti, un di 4 celle, uno di 8 celle, uno di 2 celle. Proviamo a sviluppare un altro esempio, utilizzando di nuovo la Fig 12.6c, la funzione canonica di 4 variabili corrispondente contiene ben 11 prodotti. Ma ora utilizziamo le potenzialita di questo metodo per semplificarla drasticamente: Nel rettangolo 1 (composto da 8 celle) c e solo una variabile che resta costante in tutto il rettangolo, ovvero B, le altre (A,C,D) variano, quindi quel rettangolo e rappresentato solo da B; Nel rettangolo 2 abbiamo due variabili che restano costanti, ovvero A (che e sempre falsa) e D (che e sempre vera), quindi il rettangolo e rappresentato da AD; Nel rettangolo 3 viceversa restano costanti A (vera), C (vera), D (falsa). Il termine corrispondente e quindi ACD.. In definitiva abbiamo allora che la funzione e semplicemente Y = B +AD +ACD (12.7) Naturalmente il metodo che abbiamo fin qui studiato puo essere applicato per minimizzare la funzione Y, ovvero raggruppare, con le stesse regole, le celle che contengono degli zeri. In alcuni casi puo essere piu conveniente. Figura 12.7: Un caso con celle indifferenti. Talvolta il valore della funzione per una precisa combinazione delle variabili d ingresso non e specificato. Cio puo avvenire o perche quella situazione non puo mai verificarsi oppure perche comunque non interessa il valore che in quel caso la funzone assume. Si parla allore di condizione di indifferenza. Un esempio e riportato in Fig 12.7, in cui abbiamo due celle, contrassegnate con x, intendendo con cio che il valore dell uscita ci e indifferente. Questa condizione puo essere sfruttata: possiamo arbitrariamente assegnare a quelle celle il valore

84 84 CAPITOLO 12. CIRCUITI DIGITALI - II 0 o 1, in base alla convenienza. Nell esempio in Figura si vede che in un caso conviene assegnare un 1 mentre nell altro e preferibile il valore 0 1. Altri esempi Figura 12.8: Sintesi del sommatore a 1 bit. Esaminiamo un circuito gia noto ovvero il sommatore a 1 bit (Fig 12.8). Le due uscite che realizzano le funzioni somma e riporto sono date dalle funzioni: S j = ABC +ABC +ABC +ABC (12.8) C j+1 = ABC +ABC +ABC +ABC (12.9) Costruendo le 2 mappe di Karnaugh si vede che nel caso della somma non e possibile costruire alcun rettangolo di dimensione maggiore di 1. Nel caso del riporto abbiamo invece 3 rettangoli di dimensione 2: la funzione C j+1 puo quindi essere semplificata e ridotta alla forma: C j+1 = AB +AC +BC (12.10) Un altro esempio di circuito che abbiamo gia incontrato e il Priority Encoder mostrato in Fig In questo caso per entrambe le uscite ci avvantaggiamo della semplificazione ottenibile con le mappe di Karnaugh e otteniamo: A 0 = I 3 +I 3 I 2 I 1 (12.11) A 1 = I 3 +I 3 I 2 (12.12) 1 Questa condizione di indifferenza non va confusa con quella incontrata, in alcuni esempi, nel Capitolo 7: in quel caso era una indifferenza di ingresso, ovvero il valore della funzione era determinato, indipendentemente dal valore assunto da una o piu delle variabili.

85 12.3. PROBLEMI DI LOGICA SEQUENZIALE 85 Figura 12.9: Sintesi del priority encoder Problemi con piu di 4 variabili Come abbiamo detto la mappa di Karnaugh non e praticabile quando le variabili combinatorie sono piu di 4 2. In questo caso si devono usare altri approcci, possibilmente orientati all uso di strumenti di calcolo, ovvero programmi di computer. Una strada e il metodo di Quine-McCluskey, un algoritmo concettualmente identico alle mappe di Karnaugh per risolvere funzioni a n variabili, che si presta ad essere implementato su computer Problemi di logica sequenziale Figura 12.10: Logica combinatoria e logica sequenziale Nei problemi di natura combinatoria abbiamo a disposizione strumenti e tecniche molto precise: la tavola della verita, la forma canonica della funzione, le tecniche di minimizzazione (come la mappa di Karnaugh), ci consentono di inquadrare il caso, metterlo in forma matematica e finalmente tradurlo in un dispositivo elettronico nel modo migliore possibile. 2 In realta e ancora possibile, con un certo sforzo, utilizzare le mappe per5variabili. SianoA,B,C,D,E le 5 variabili: si costruiscono due mappe per A,B,C,D, una per E = 0 e l altra per E = 1, poi si procede all analisi utilizzando le due mappe accoppiate in una terza dimensione.

86 86 CAPITOLO 12. CIRCUITI DIGITALI - II Abbiamo bisogno di strumenti analoghi che ci consentano di affrontare in modo altrettanto rigoroso i problemi di tipo sequenziale (Fig 12.10), ovvero quando il valore delle uscite non dipende solo da quello degli ingressi ma anche dallo stato presente del sistema. Ci sono vari approcci per conseguire questo obiettivo: noi descriveremo anzitutto l uso dei diagrammi di stato e poi illustreremo le cosidette macchine agli stati finiti Finite state Machines. Figura 12.11: problemi asincroni e sincroni E comunque bene sottolineare che i problemi di natura sequenziale possono essere di due tipi: asincroni e sincroni, come illustrato nella Fig Diagrammi di stato Il diagramma di stato e uno strumento grafico per descrivere in modo puntuale un problema sequenziale ed e il fondamentale punto di partenza per arrivare a progettarne la soluzione, ovvero il sistema elettronico. Questa descrizione deve essere assolutamente esaustiva ed esatta, quindi deve essere costruita seguendo regole rigorose: una descrizione incompleta, o peggio, errata, ci portebbe ad un circuito sbagliato! Il diagramma di stato e un modello in cui ogni stato del sistema e rappresentato da un cerchio, mentre delle frecce rappresentano le transizioni da uno stato all altro. Possiamo cominciare con un esempio semplicissimo: una lampadina comandata da un interruttore. La lampadina puo avere due stati, spenta o accesa; l interruttore provoca la transizione della lampadina da uno stato all altro. I vari passi per costruire il diagramma di stato di questo esempio sono illustrati nella Fig Come abbiamo detto in questo esempio ci sono due stati, OFF e ON, quindi (Fig 12.12a) abbiamo due cerchi uniti da due frecce che rappresentano le transizioni dall uno all altro. Ma questa rappresentazione e incompleta: cosa provoca le transizioni? Lo specifichiamo nella Fig 12.12b, con la variabile booleana SWITCH che rappresenta quindi un ingresso del sistema. Dobbiamo inoltre associare, ad ogni stato, oltre al suo nome (OF F oppure ON), un valore di tipo logico, 0 o 1. Quindi in ogni cerchio si indica il nome dello stato (in alto) e il valore booleano associato (in basso). Infine, e bene che in ogni problema

87 12.3. PROBLEMI DI LOGICA SEQUENZIALE 87 Figura 12.12: Diagramma di stato di una lampadina comandata da un interruttore. sia ben definito lo stato iniziale, ovvero lo stato che il sistema assume quando per esempio si accende l alimentazione. Il diagramma completo e percio quello rappresentato nella Fig 12.12c. Prima di costruire il diagramma di stato dobbiamo definire i parametri del sistemi, anzitutto gli ingressi e le uscite. Gli ingressi verranno utilizzati per definire le transizioni che devono avvenire, mentre il valore delle uscite viene determinato per ogni stato in cui il sistema si pone. Figura 12.13: a): Contatore binario reversibile a 3 bit; b) Diagramma di stato. Possiamo ora affrontare un esempio piu complesso, un contatore binario reversibile (ovvero Up/Down) che, per semplicita limitiamo a 3 bit (Fig 12.13a). In questo sistema abbiamo tre uscite, per rappresentare il numero, e due ingressi, il clock e la direzione del conteggio, up o down. Per quanto riguarda gli stati, ognuno di essi puo essere rappresentato dal numero binario che viene presentato all uscita quando il sistema vi si trova, quindi lo stato e quel numero. Il diagramma di stato e quindi quello rappresentato in Fig 12.13b, dove con D abbiamo indicato il valore dell ingresso di Direzione (= 0 per il conteggio down,

88 88 CAPITOLO 12. CIRCUITI DIGITALI - II D = 1 per il conteggio up). Abbiamo poi indicato lo stato iniziale (Reset) supponendo ragionevolmente che il contatore si metta nello stato 000 al momento dell accensione. Il diagramma di stato deve descrivere in modo corretto il sistema, dobbiamo quindi fare attenzione affinche non ci siano informazioni mancanti o, al contrario, ridondanti. Possibili errori possono scaturire dalla non osservanza di alcune regole: Ogni stato (tranne quello iniziale) deve avere almeno una transizione che vi ci porti il sistema (ovvero almeno una linea entrante), altrimenti sarebbe irraggiungibile. Per un sistema con n ingressi ci devono essere esattamente 2 n transizioni uscenti da ogni stato. Qualche transizione puo eventualmente riportare al medesimo stato, ma deve essere indicata Macchine agli stati finiti Figura 12.14: Macchina a stati finiti Il diagramma di stato ci consente di progettare la macchina a stati finiti, nota come macchina di Moore, che puo in generale essere rappresentata dal diagramma in Fig Lo stato corrente e mantenuto in un blocco costituito da flip-flop, un blocco e usato per determinare lo stato futuro in base allo stato presente e al valore degli ingressi. Infine, il blocco a destra contiene la logica necessaria per determinare le uscite in base allo stato presente. Un esempio completo Progettare e costruire un circuito che fornisce in uscita un impulso della durata di un ciclo di clock ogni volta che viene premuto un pulsante. E non produce altri impulsi finche il pulsante non viene rilasciato e premuto di nuovo. Dobbiamo anzitutto costruire il diagramma di stato, avendo chiaro che si tratta di una macchina sincrona, ovvero che le transizioni avvengono solo in corrispondenza dell arrivo di un impulso di clock. Il diagramma e mostrato in Fig 12.15a, dove la variabile d ingresso, I, rappresenta la situazione del pulsante. Al Reset il sistema e nello stato iniziale: finche I = 0, ad ogni impulso di clock il sistema transisce ritornando sul medesimo stato (la linea chiusa su se stessa). Invece, se I = 1, all arrivo del clock il sistema va nello stato

89 12.3. PROBLEMI DI LOGICA SEQUENZIALE 89 Figura 12.15: a): Diagramma di stato; b) Numerazione degli stati Emette impulso, e vi permane fino all arrivo del successivo impulso di clock. A quel punto vi sono due possibilita : se I e ancora 1 va nello stato di attesa; se I = 0 torna allo stato iniziale. Se il sistema e andato nello stato di attesa vi permane finche il pulsante e premuto (I = 1). Il sistema ha quindi esattamente 3 stati ed e necessario numerarli, con 00, 01 e 10, completando il diagramma come in Fig 12.15b. Figura 12.16: Memorizzazione degli stati Abbiamo ora tutti gli elementi per costruire la tavola della verita del sistema, ovvero determinare il prossimo stato e il valore dell uscita, sulla base dello stato corrente e del valore dell ingresso (Fig 12.16). Poiche abbiamo 3 stati abbiamo bisogno di 2 flip-flop (per comodita di tipo D): nell ultima colonna abbiamo quindi indicato i valoti da assegnare ai due ingressi D A e D B dei due flip-flop. E interessante osservare che le ultime due righe rappresentano uno stato che non puo mai fisicamente verificarsi (il sistema ha solo 3 stati): e uno di quei casi in cui emergono condizioni di indifferenza.

90 90 CAPITOLO 12. CIRCUITI DIGITALI - II Il passo successivo e progettare la logica che ci fornira l uscita Y e gli ingressi, D A e D B Figura 12.17: Mappe di Karnaugh da dare ai due flip-flop, cercando di minimizzare con le mappe di Karnaugh (Fig 12.17). A questo punto possiamo finalmente costruire il circuito, utilizzando due flip-flop edge triggered e alcune porte logiche (Fig 12.18). Figura 12.18: Circuito finale. Per semplicita non e mostrata la logica di azzeramento iniziale. Contatore up/down a 3 bit Dobbiamo completare il contatore up/down per il quale abbiamo gia costruito il diagramma di stato (Fig 12.13). Dobbiamo anzitutto costruire la tavola degli stati, ovvero il prossimo stato in funzione dello stato presente e dell ingresso D. Una volta fatto questo minimizziamo le funzioni con le mappe di Karnaugh e siamo finalmente in grado di disegnare il circuito. In questo caso abbiamo bisogno di tre flip-flop di tipo D, edge triggered, oltre che delle porte logiche. Conclusioni Come abbiamo visto, con il diagramma di stato e la macchina agli stati finiti possiamo affrontare complessi casi di logica sequenziale in modo rigoroso fino ad arrivare alla proget-

91 12.3. PROBLEMI DI LOGICA SEQUENZIALE 91 Figura 12.19: Contatore a 3 bit: tabella degli stati e mappe di Karnaugh. tazione finale del circuito. Questa tecnica puo essere utilizzata per i problemi piu svariati, dal pattern recognition, per esempio riconoscere una stringa all interno di un flusso di dati, ai distributori automatici di bevande. La macchina di Moore non e il solo modo di rappresentare un problema sequenziale, esiste un secondo modo, la macchina di Mealy. C e una sottile differenza tra le due: nella macchina di Moore le uscite sono determinate solo dallo stato corrente, mentre in quella di Mealy le uscite sono determinate dallo stato corrente e dal valore degli ingressi.

92 92 CAPITOLO 12. CIRCUITI DIGITALI - II Figura 12.20: Contatore a 3 bit: circuito.

93 Capitolo 13 Filtri 13.1 Introduzione i filtri sono circuiti selettivi in frequenza e costituiscono un mattone fondamentale dei sistemi elettronici. Servono ad estrarre dal segnale solo le frequenze desiderate, quelle cioe che portano l informazione che ci interessa, eliminando il resto e contribuendo a ridurre rumore e disturbi. 1 La realizzazione di filtri e uno dei pochi settori dell elettronica descritti da una teoria matematica completa che aiuta la progettazione. I filtri possono essere realizzati con componenti passivi (R,C, L) ovvero con l ausilio di componenti attivi (operazionali). I filtri passivi lavorano bene ad alte frequenze ma nella regione di media-bassa frequenza richiedono induttori molto grandi, ingombranti e con caratteristiche lontane da quelle ideali. Vi(s) T(s) Vo(s) Figura 13.1: Un filtro quadrupolare Un filtro puo essere in generale rappresentato come un quadrupolo con funzione di trasferimento (Fig 13.1): T(s) = V o(s) (13.1) V i (s) ovvero, nel dominio delle frequenze T(jω) = T(jω) e φ(ω) (13.2) 1 Una tecnica alternativa, oggi molto utilizzata, per ottenere lo stesso risultato e quella basata su filtri digitali. Il segnale viene campionato a intervalli regolari e convertito in numeri con un ADC. Una volta eseguito il filtraggio, con tecniche numeriche, si puo riottenere un segnale analogico con un DAC. Questa tecnica, di cui non parleremo, consente di ottenere funzioni di trasferimento anche molto sofisticate, in modo semplice ed economico, ma ha evidentemente dei limiti in frequenza. 93

94 94 CAPITOLO 13. FILTRI La funzione di trasferimento di un filtro ideale, T(jω), dovrebbe soddisfare le seguenti caratteristiche: Figura 13.2: Modulo della funzione di trasferimento di filtri ideali T(jω) costante nella banda passante e nulla nella banda proibita (Fig 13.2) ; transizione netta tra banda passante e banda proibita; fase di φ(jω) costante o al piu linearmente dipendente da ω. La condizione richiesta sulla fase merita una spiegazione. Consideriamo un segnale d ingresso sinusoidale a frequenza ω v i = v m sinω t (13.3) il segnale d uscita e dato da v o = T(jω ) v m sin(ω t+φ(ω )) = T(jω ) v m sin[ω (t+ φ(ω ) ω )] (13.4) Se prendiamo ora un segnale qualunque, cioé una sovrapposizione di onde di varia frequenza, la sua forma sará preservata se T non dipende da ω e se φ é zero, oppure se φ dipende linearmente da ω. In quest ultimo caso il segnale sará ritardato (o anticipato) nel tempo di un fattore: infatti, se φ(ω) = kω v o = A v m sin[ω (t+ kω ω )] = A v m sin[ω (t+k)] (13.5) Una fase non lineare crea ritardi differenti per le componenti a diversa frequenza creando una distorsione complessiva del segnale e questo puo essere non desiderabile in molte applicazioni.

95 13.2. TEORIA MATEMATICA DEI FILTRI 95 Le condizioni che abbiamo imposto non sono concettualmente realizzabili: se sollecitiamo un filtro ideale con un segnale impulsivo la risposta del circuito dovrebbe contenere termini sinusoidali anche per t < 0, ovvero precedenti al tempo di arrivo del segnale, il che violerebbe il principio di causalita. Quindi i filtri realizzabili concretamente (spesso chiamati filtri causali, proprio in cotrapposizione a quelli ideali) possono solo approssimare, piu o meno bene, il comportamento dei filtri ideali. T (db) Transition band 0 Amax Amin Passband Stopband ω p ω s ω Figura 13.3: Modulo della funzione di trasferimento di filtro passa-basso reale Dobbiamo quindi in generale assumere che il modulo della funzione di trasferimento di un filtro reale abbia un andamento simile a quello mostrata in Fig 13.3 (stiamo esemplificando con un passa-basso ma queste considerazioni valgono per tutti i filtri): l andamento nella banda accettata non e piatto, ma si possono avere oscillazioni; la transizione tra banda accettata e banda proibita non e brusca bensi graduale; si possono avere oscillazioni nella banda proibita; la fase (non mostrata in figura) puo avere un comportamento piu o meno lontano da quello ideale. La progettazione di un filtro richiede quindi una valutazione di quattro parametri: Limite della banda passante, ω p ; Massima oscillazione nella banda passante, A max, (passband ripple); Limite della banda proibita, ω s ; Minima attenuazione nella banda proibita, A min. oltre che di quelli relativi alla fase ed e inevitabile accettare dei compromessi, in base alle esigenze del problema da risolvere Teoria matematica dei filtri La funzione di trasferimento del filtro puo essere scritta come rapporto di polinomi a m s m +a m 1 s m a 0 b n s n +b n 1 s n b 0 (m n) (13.6)

96 96 CAPITOLO 13. FILTRI e ci sono vari possibili approcci per costruire, con sviluppi polinomiali, funzioni di trasferimento (realizzabili poi in pratica) in grado di approssimare al meglio possibile il comportamento dei filtri ideali. Esamineremo quattro possibili soluzioni (Tab 13.1, ciascuna delle quali caratterizzata da un differente grado di merito in termini di modulo e fase della funzione di trasferimento. Ci concentreremo piu specificamente sui filtri passa-basso ma le considerazioni che faremo Nome Accuratezza guadagno Linearita di fase Butterworth Media Media Chebyshev Buona Cattiva Bessel Cattiva Buona Ellittico Ottima Pessima sono facilmente generalizzabili Filtri di Butterworth Tabella 13.1: Caratteristiche dei filtri reali I filtri di Butterworth (descritti per la prima volta da Stephen Butterworth) sono caratterizzati dall avere la massima possibile costanza nella banda accettata. Il modulo della funzione di trasferimento di un filtro Butterworth passa-basso di ordine n e dato da 1 T(jω) = 1+( ω ω (13.7) c ) n Per qualunque ordine n: T(jω c ) = 1 2 (13.8) ovvero la frequenza di taglio (ω c ) e la stessa a qualunque ordine. La massima variazione dell ampiezza nella passband, A max, si ha proprio per ω = ω c ed e A max = 20 log 2 = 3dB (13.9) Mentre si puo dimostrare che tutte le derivate di T rispetto ad ω tendono a 0 per ω 0. Sono filtri Butterworth tutti i circuiti la cui funzione di trasferimento ha come denominatore (e/o numeratore) polinomi di Butterworth di ordine arbitrario T(s) = B m ( s ω c ) B n ( s ω c ) (13.10)

97 13.2. TEORIA MATEMATICA DEI FILTRI 97 dove n m. I polinomi di Butterworth possono essere esplicitamente scritti, nel campo complesso, come B n (s) = n 2 {s 2 2k +n 1 2scos( π) + 1} per n pari (13.11) 2n k=1 B n (s) = (s+1) n 1 2 {s 2 2k +n 1 2scos( π) + 1} per n dispari (13.12) 2n k=1 dove abbiamo normalizzato ω c = 1. I polinomi di Butterworth hanno: coefficienti reali; tutti gli zeri sulla circonferenza di raggio ω c (nel piano complesso). I polinomi possono essere calcolati ricorsivamente: se il grado n e pari il polinomio B n (s) e dato dal prodotto di n/2 polinomi di secondo grado del tipo s 2 +bs+1 (13.13) con b > 0, mentre se n e dispari allora e presente anche il fattore s + 1. Nella Tabella 13.2 sono riportati i primi otto polinomi di Butterworth normalizzati. B 1 = s+1 B 2 = s 2 + 2s+1 B 3 = (s+1)(s 2 +s+1) B 4 = (s s+1)(s s+1) B 5 = (s+1)(s s+1)(s s+1) B 6 = (s s+1)(s s+1)(s s+1) B 7 = (s+1)(s s+1)(s s+1)(s s+1) B 8 = (s s+1)(s s+1)(s s+1)(s s+1) Tabella 13.2: I primi 8 polinomi di Butterworth (normalizzati con ω c = 1). Nella Fig 13.4 e mostrato l andamento del modulo di T per i filtri passa-basso di ordine 6, in funzione diω/ω c. Come si vede non ci sono oscillazioni e tutte le curve si intersecano per ω = ω c al livello T = 1/ (2). Al crescere dell ordine la funzione diventa sempre piu piatta nella banda passante (ω < ω c ) e la transizione diviene sempre piu ripida. Possiamo concludere riassumendo:

98 98 CAPITOLO 13. FILTRI Figura 13.4: Andamento del modulo di T in funzione di ω/ω c per i filtri passa basso di ordine 6. La funzione di trasferimento di un passa basso di ordine n e data da T(s) = Kω n c (1 p 1 )(1 p 2 )...(1 p n ) (13.14) la frequenza di taglio e indipendente dall ordine del filtro; l attenuazione nella banda proibita e di 20 n db per decade; non sono presenti oscillazioni, il filtro Butterworth e quello che presenta la maggior piattezza nella banda passante Filtri di Chebyshev I filtri di Chebyshev possono essere di due tipi. Il nome e dovuto al fatto che utilizzano i polinomi di Chebyshev. Filtri passa-basso Chebyshev di tipo 1 La funzione di trasferimento di un filtro di ordine n e espressa come T(jω) = 1 1+ǫ 2 Cn( 2 ω ω c ) (13.15) dove C n e il polinomio di Chebyshev di ordine n. Questi filtri hanno, a parita di ordine, una discesa molto piu ripida nella banda proibita rispetto ai filtri Butterworth, al prezzo di oscillazioni nella banda passante. Il parametro ǫ determina l ampiezza delle oscillazioni (ripple). Si ha ripple (db) = 20log 10 1+ǫ 2 (13.16)

99 13.2. TEORIA MATEMATICA DEI FILTRI 99 Figura 13.5: a): I primi 6 filtri Chebyshev di tipo 1; b): dettaglio della banda accettata. (Esempio, con ǫ = 1 si ha un ripple di 3dB). I polinomi di Chebyshev possono essere definiti in modo esplicito come C n (x) = cos(narcos(x)) per x 1 C n (x) = cosh(narcosh(x)) per x 1 La funzione di trasferimento del filtro puo essere espressa come dove i poli sono dati da T(s) = Kω n c ǫ2 n 1 (1 p 1 )(1 p 2 )...(1 p n ) 2k 1π p k = ω c sin( n 2 )sinh(1 n asinh(1 ǫ ) 2k 1π +jω c cos( n 2 )cosh(1 n asinh(1 ǫ ) k = 1,2,...n (13.17) Filtri passa-basso Chebyshev di tipo 2 La funzione di trasferimento di un filtro di ordine n diventa 1 T(jω) = 1+ 1 ǫ 2 Cn( 2 ω c ω ) (13.18) Questi filtri non presentano oscillazioni nella banda passante, bensi nella banda proibita, ma hanno, a parita di ordine, una discesa meno ripida nella banda di transizione rispetto al tipo 1. Il ripple e dato da ripple (db) = 20log ǫ 2 (13.19) Quindi con ǫ = 1 si ha un ripple di 3dB.

100 100 CAPITOLO 13. FILTRI Figura 13.6: I primi 6 filtri Chebyshev di tipo 2, per due diversi valori di ǫ Filtri di Bessel-Thomson Figura 13.7: I primi 4 filtri di Bessel. La funzione di trasferimento del filtro di ordine n e data da T(s) = θ n(0) θ n ( s ω c ) (13.20) dove θ n e il polinomio di Bessel di ordine n. Questo tipo di filtro presenta la migliore linearita nella fase in tutto il campo delle frequenze, al prezzo di una transizione molto meno ripida nell ampiezza. In Fig 13.3 e riportato il modulo della funzione di trasferimento per i primi quattro filtri passa-basso Filtri ellittici (o di Cauer) I filtri ellittici hanno oscillazioni sia nella banda passante che nella banda proibita, ma hanno la transizione piu ripida.

101 13.2. TEORIA MATEMATICA DEI FILTRI 101 θ 1 = s+1 θ 2 = s 2 +3s+3 θ 3 = s 3 +6s 2 +15s+15 θ 4 = s 4 +10s 3 +45s s+105 θ 5 = s 5 +15s s s s+945 Tabella 13.3: I primi 5 polinomi di Bessel. La funzione di trasferimento di un filtro passa-basso di ordine n e espressa come T(jω) = 1 1+ǫ 2 Rn(ξ, 2 ω ) ω c (13.21) dove R n e la funzione razionale di Chebyshev di ordine n. ǫ e il fattore di ripple, ξ la selettivita. Nella banda passante il guadagno oscilla tra 1 e 1/ 1+ǫ 2 Nella banda proibita il guadagno oscilla tra 0 e 1/ 1+ǫ 2 L 2 n, dove L n = R n (ξ,ξ) (13.22) Figura 13.8: Filtro ellittico del quarto ordine Confronto Concludiamo con un confronto tra le prestazioni di filtri del quarto ordine realizzati secondo le diverse soluzioni. Come si vede la transizione piu ripida (nel modulo) e ottenuta

102 102 CAPITOLO 13. FILTRI Figura 13.9: Confronto filtri del quarto ordine: ampiezza e fase con il filtro di Cauer, mentre, per quanto riguarda la fase, il filtro di Bessel soddisfa ragionevolmente la richiesta di linearita. Il filtro Butterworth e invece quello che garantisce la migliore piattezza nella banda accettata. E inoltre importante notare che la frequenza di taglio (intesa nel senso elettronico, ovvero la frequenza per cui si ha una attenuazione di 3dB) e proprio uguale al parametro ω c, presente nelle funzioni, solo nei filtri di tipo Butterworth, di qualunque ordine n. Negli altri casi non c e questa uguaglianza e la frequenza di taglio si sposta al variare dell ordine n Funzioni di trasferimento del primo e del secondo ordine In questa sezione studieremo le funzioni di trasferimento di filtri del primo e del secondo ordine. Oltre ad essere importanti per la realizzazione circuitale dei medesimi sono la base per la realizzazione dei filtri di ordine superiore, in genere ottenuti utilizzando in cascata filtri del primo e del secondo ordine Filtri del primo ordine La forma generale di una funzione di trasferimento del primo ordine e T(s) = a 1s+a 0 s+ω c (13.23) questa funzione descrive un generico filtro del primo ordine con una pulsazione caratteristica ω c. I valori dei coefficienti a o e a 1 determinano il tipo di filtro, che puo essere realizzato in forma passiva, con resistori e capacitori o attiva, con amplificatori operazionali (Fig 13.10). La realizzazione con operazionali offre piu flessibilita, consentendo ad esempio di regolare il guadagno senza alterare le altre caratteristiche. Inoltre la bassa impedenza d uscita del circuito attivo rende semplice costruire filtri a piu stadi in cascata. E bene tuttavia ricordare sempre che gli operazionali hanno dei limiti di funzionamento alle alte frequenze

103 13.3. FUNZIONI DI TRASFERIMENTO DEL PRIMO E DEL SECONDO ORDINE103 Figura 13.10: Filtri del primo ordine.

104 104 CAPITOLO 13. FILTRI Filtri del secondo ordine La forma generale di una funzione di trasferimento del secondo ordine e di tipo biquadratico T(s) = a 2s 2 +a 1 s+a 0 s 2 +(ω c /Q)s+ω 2 c (13.24) dove ω c e Q determinano la natura dei poli p 1,2 = ω c 2Q ±jω c 1 1 4Q 2 (13.25) Tipo Funzione di trasferimento Guadagno asintotico Passa-basso (LP) T(s) = Passa-alto (HP) T(s) = Passa-banda (BP) T(s) = a 0 s 2 +(ω c /Q)s+ωc 2 a 2 s 2 s 2 +(ω c /Q)s+ωc 2 a 1 s s 2 +(ω c /Q)s+ωc 2 G(0) = a 0 ω 2 c G( ) = a 2 G(ω c ) = a 1Q ω c (13.26) s 2 +ωc 2 Elimina banda (Notch) T(s) = a 2 s 2 +(ω c /Q)s+ωc 2 Passa-tutto (AP) T(s) = a 2 s 2 (ω c /Q)s+ω 2 c s 2 +(ω c /Q)s+ω 2 c G( ) = G(0) = a 2 G(ω) = a 2 Tabella 13.4: Funzioni di trasferimento del secondo ordine. Nella Tabella 13.4 sono riportate le funzioni di trasferimento specifiche per i vari tipi di filtri. In Fig sono mostrati andamenti esemplificativi di modulo e fase della funzione di trasferimento per le varie tipologie. Si puo notare che, in generale, i filtri passa-basso e passa-alto presentano delle sovraoscillazioni vicino alla frequenza caratteristica ω c. E proprio la teoria matematica vista in precedenza ci aiutera a capire come progettare i filtri (ovvero come scegliere i valori dei parametri) per avere l andamento desiderato. I filtri del secondo ordine possono essere realizzati con componenti passivi, resistori, condensatori e induttori (vedi Fig 13.12), oppure con operazionali. Non ci dilungheremo sui filtri passivi, mentre dalla prossima Sezione discuteremo in dettaglio i filtri attivi, che consentono, come abbiamo gia detto, di realizzare facilmente filtri di qualunque ordine a partire da quelli del secondo Filtri attivi Ci sono varie soluzioni per la realizzazione di filtri attivi: Filtri VCVS (Voltage Controlled Voltage Source);

105 13.4. FILTRI ATTIVI 105 Figura 13.11: Filtri del secondo ordine. Dall alto verso il basso: passa-basso, passa-alto, passa-banda, elimina-banda.

106 106 CAPITOLO 13. FILTRI Figura 13.12: Esempi di filtri del secondo ordine realizzati con componenti passivi. Filtri a reazione multipla; Filtri con giratori; Filtri biquadratici (filtri a variabili di stato); Filtri a capacita commutate. Ogni soluzione offre vantaggi e svantaggi, che vanno valutati in relazione alle esigenze. Elementi di valutazione: Numero dei componenti (attivi e passivi); Spread nel valore dei componenti; Facilita di regolazione; Prestazioni richieste agli operazionali; Sensibilita (sensitivity) dei parametri (ω c, Q, A) al valore dei componenti; Ecc ecc La sensibilita e formalmente definita attraverso le derivate parziali di ogni parametro rilevante rispetto ai componenti del circuito, quindi Sx y = y x xy y/y x/x (13.27) e la sensitivity del parametro y rispetto al valore del componente x. Esempio: se la sensitivity di Q rispetto ad un certo resistore, R, del filtro e pari a 10, vuol dire che una variazione di R del 1% provoca una variazione di Q del 10%.

107 13.4. FILTRI ATTIVI Filtri VCVS Sono realizzati a partire dalla cella Sallen-Key, che abbiamo gia brevemente discusso nel Capitolo 6. Questa soluzione e tra le piu apprezzate e diffuse. Una delle ragioni e che questa configurazione mostra la minima dipendenza delle prestazioni del filtro da quelle dell operazionale. Quest ultimo viene utilizzato solo come amplificatore (e non come integratore, come in altre soluzioni), quindi pone richieste meno critiche sulla velocita dell operazionale stesso. Un altro vantaggio costruttivo risiede nel limitato spread di valore dei componenti richiesti. Viceversa le prestazioni sono molto sensibili alla precisione dei componenti. Filtro passa-basso Figura 13.13: Filtro passa-basso VCVS del secondo ordine. Con le consuete regole possiamo scrivere: V s V R 1 e ricavare la funzione di trasferimento: T = V = V o K V = V (1+sCR 1 ) = V V R 1 +(V V o )sc K (scr 1 ) 2 +(3 K)(sCR 1 )+1 = ω c = 1 R 1 C Q = 1 3 k (13.28) Normalizzando (ω c = 1) otteniamo: T = K s 2 +(3 K)s+1 (13.29)

108 108 CAPITOLO 13. FILTRI Vediamo ora come dobbiamo aggiustare i parametri del filtro per ottenere una delle tipologie che abbiamo studiato. Confrontando la con l espressione del filtro di Butterworth del secondo ordine: vediamo che, per avere un filtro Butterworth, si deve porre: B 2 = s 2 + 2s+1 (13.30) K = 3 2 = (13.31) Per ottenere un filtro di Chebyshev o di Bessel non e sufficiente aggiustare il parametro Ordine Butterworth Bessel Chebyshev Chebishev (0.5db) (2.0db) K f n K f n K f n K Tabella 13.5: Fattori correttivi per la realizzazione di filtri di ordine 2, 4, 6, 8 nelle varie tipologie, collegando in cascata circuiti del secondo ordine. K, ma occorre ricordare che questi filtri hanno una pulsazione di taglio che non coincide con ω c (come avviene nel caso Butterworth). E quindi necessario applicare una correzione, in sostanza modificare i componenti R o C. I fattori correttivi possono essere ricavati dalla Tabella Vediamo ad esempio come realizzare un filtro di Bessel. Troviamo sulla Tabella, alla riga Ordine 2, i valori f n = e K = Dobbiamo quindi scegliere R in modo da avere il K desiderato, inoltre, se vogliamo avere una pulsazione di taglio ω c dovremo scegliere

109 13.4. FILTRI ATTIVI 109 R 1 e C in modo che il loro prodotto, P, sia ora P = RC = 1 f n ω c = ω c (13.32) Una procedura analoga deve essere seguita per realizzare un filtro Chebyshev. Filtri di ordine superiore I filtri di ordine superiore con n pari si ottengono mettendo in cascata filtri di ordine 2; Figura 13.14: Filtro passa-basso VCVS di quarto ordine. la funzione di trasferimento e data dal prodotto delle funzioni di trasferimento dei vari elementi 2. Anche in questo caso dobbiamo avvalerci della Tabella Esempio: realizzare un filtro Butterworth passa basso del quarto ordine ordine con frequenza di taglio f c (Fig ). Come sappiamo, nei filtri Butterworth di qualunque ordine, la frequenza di taglio e data proprio da 1 f c = (13.33) 2πR 1 C Viceversa, i guadagni dei due stadi devono essere aggiustati in base ai coefficienti forniti dalla tabella, ovvero dobbiamo porre: K = K = (13.34) Con lo stesso circuito possiamo costruire un filtro di qualunque tipo, aggiustando convenientemente i parametri. Esempio: realizzare un filtro Chebyshev passa basso del quarto ordine ordine con frequenza di taglio f c e un ripple di 2dB. Per avere la frequenza di taglio f c si deve correggere con i fattori f n e porre R 1 C 1 = 1 2πf c R 2C 2 = 1 2πf c (13.35) 2 Naturalmente e possibile realizzare filtri con n dispari, aggiungendo un filtro del primo ordine, ma, nel caso dei filtri attivi, non e in genere molto conveniente: con lo stesso numero di operazionali richiesto per un filtro di ordine n dispari possiamo realizzare il filtro di ordine n+1!

110 110 CAPITOLO 13. FILTRI Inoltre K = K = (13.36) Filtri passa-alto Si costruiscono scambiando il posto di resistori e capacitori. I fattori K restano invariati Per i filtri Bessel e Chebyshev si hanno nuovi fattori f n invertiti rispetto ai precedenti, ovvero per ogni sezione f n = 1 f n (13.37) Filtri a reazione multipla Con il circuito generico mostrato nella Fig possiamo realizzare filtri del secondo ordine a reazione multipla. In questa soluzione l operazionale e utilizzato come integratore, quindi la funzione di trasferimento effettiva ha una maggiore dipendenza dal prodotto (Guadagno x Banda) dell operazionale. E arduo costruire filtri con alto Q e validi per alte frequenze. Inoltre richiede componenti di valore molto diverso tra loro e c e una forte inter-dipendenza tra i parametri: la frequenza caratteristica, ω c, il fattore di merito Q e il guadagno asintotico. Figura 13.15: Filtro generico a reazione multipla. Possiamo risolvere il circuito con i consueti metodi, scrivendo anzitutto l equazione del nodo V x : (V i V x )Y 1 = (V x V o )Y 2 +V x (Y 3 +Y 4 ) (13.38) Utilizzando la relazione V x Y 3 = V o Y 5 (13.39) si ottiene facilmente la funzione di trasferimento: V o V i = Y 1 Y 3 Y 5 (Y 1 +Y 2 +Y 3 +Y 4 )+Y 2 Y 3 (13.40) Si noti che non tutte le combinazioni di impedenze sono realizzabili in pratica. Occorre,

111 13.4. FILTRI ATTIVI 111 Figura 13.16: Filtri a reazione multipla. a): passa-banda; b): passa-basso

112 112 CAPITOLO 13. FILTRI ad esempio, assicurare una strada per la corrente continua necessaria all ingresso negativo dell operazionale. In Figura sono riportati due esempi di filtri a reazione multipla, il passa-banda e il passa-basso Filtri con giratori Figura 13.17: Giratore Il giratore ( Fig ) e un circuito attivo con impedenza d ingresso Z i = jωk, ovvero di tipo induttivo, puo essere quindi utilizzato al posto degli induttori. Un interessante Figura 13.18: Giratore di Antoniou esempio e il giratore di Antoniou, mostrato nella Fig Possiamo calcolare l impedenza d ingresso osservando anzitutto che i nodi connessi con gli ingressi degli operazionali sono tutti alla stessa tensione, V 1. La corrente che circola in R 5 e I 5 = V 1 R 5 (13.41) e la stessa corrente circola in C 1. Questo ci consente di calcolare la tensione del nodo B, ovvero V B = V V 1 (13.42) sc 4 R 5

113 13.4. FILTRI ATTIVI 113 Possiamo ora calcolare la corrente che scorre in R 3 I 3 = V 1 sc 4 R 5 R 3 (13.43) La stessa corrente scorre anche in R 2 e questo ci consente di calcolare la tensione del nodo A V A = V 1 V 1R 2 sc 4 R 5 R 3 (13.44) A questo punto possiamo finalmente calcolare la corrente d ingresso, ovvero quella che scorre in R 1 V 1 R 2 I 1 = (13.45) sc 4 R 5 R 3 R 1 L impedenza d ingresso, Z i e quindi Nel dominio delle frequenze la diviene quindi il circuito equivale ad un induttore L con induttanza Z i = V 1 I 1 = sc 4R 5 R 3 R 1 R 2 (13.46) Z i = jω C 4R 5 R 3 R 1 R 2 (13.47) L = C 4R 5 R 3 R 1 R 2 Un esempio di filtro con giratore e il passa-banda mostrato in Fig E comunque evidente che con questa tecnica si posso costruire filtri di ogni tipo Filtri universali L idea e quella di costruire un filtro universale del secondo ordine, ovvero un circuito che fornisca, su tre uscite diverse, passa-alto, passa-banda e passa-basso. Ricordiamo le tre funzioni di trasferimento T HP (s) = T BP (s) = T LP (s) = a 2 s 2 s 2 +(ω c /Q)s+ωc 2 a 1 s s 2 +(ω c /Q)s+ωc 2 a 0 s 2 +(ω c /Q)s+ω 2 c = a 2s 2 D(s) = a 1s D(s) = a 0 D(s) (13.48) (13.49) (13.50) come si puo vedere la funzione passa-basso (LP) si ottiene con un operazione di integrazione dalla funzione passa-banda (BP) e questa puo essere ottenuao con un altra integrazione dal passa-alto (HP). Cerchiamo ora di sviluppare questa osservazione puramente matematica in termini circuitali. Riscriviamo la funzione di trasferimento del passa-alto V HP V i = Ks 2 s 2 +(ω c /Q)s+ω 2 c (13.51)

114 114 CAPITOLO 13. FILTRI Figura 13.19: Filtro passa-banda con giratore dove K e il guadagno asintotico ad alta frequenza; in forma equivalente abbiamo quindi Dividendo ambo i membri per s 2 si ottiene ovvero V HP (s 2 +(ω c /Q)s+ω 2 c) = V i (Ks 2 ) (13.52) V HP + 1 Q (ω c s V HP)+( ω2 c s 2 V HP) = KV i (13.53) V HP = KV i 1 ω c Q s V HP ω2 c s 2 V HP (13.54) Osserviamo che il segnale (ω c /s)v HP puo essere ottenuto da V HP attraverso una integrazione con costante di tempo ω c ; analogamente, il segnale (ω 2 c/s 2 )V HP puo essere ottenuto da una doppia integrazione. In sostanza e la situazione schematizzata in Fig 13.20: l uscita passa-alto si ottiene come somma di KV i con le uscite di due integratori in cascata (con i segni opportuni). Inoltre, all uscita del primo integratore avremo la tensione V HP moltiplicata per ω c /s, quindi possiamo scrivere ω c s V HP V i = Kω c s s 2 +(ω c /Q)s+ω 2 c = T BP (s) (13.55) L uscita del primo integratore fornisce la funzione di passa-banda. Analogamente, all uscita del secondo integratore abbiamo ω2 c s 2 V HP V i = Kω 2 c s 2 +(ω c /Q)s+ωc 2 = T LP (s) (13.56)

115 13.4. FILTRI ATTIVI 115 ovvero la funzione passa-basso. Concludiamo quindi che un circuito come quello descritto funzionalmente nella Fig 13.20, costituito da un sommatore e da due integratori, realizza le tre funzioni di filtro fondamentali del secondo ordine. Figura 13.20: Schema concettuale di un filtro universale Filtro biquadratico KHN Un esempio di questo approccio e il filtro biquadratico di Kerwin-Huelsman-Newcomb (Fig 13.21). Questa soluzione, al prezzo di un gran numero di elementi circuitali, offre grandi prestazioni, consentendo di variare indipendentemente ω c e Q 3. Naturalmente, poiche ci sono due operazionali usati come integratori, valgono le considerazioni fatte in precedenza a questo proposito. L uscita 1 fornisce il passa-alto, l uscita 2 il passa-banda, l uscita 3 il Figura 13.21: Filtro biquadratico Kerwin-Huelsman-Newcomb passa-basso. Le tre funzioni di trasferimento sono le seguenti: 3 Utilizzando resistori e capacitori diversi tra loro si possono anche aggiustare indipendentemente i guadagni delle varie uscite.

116 116 CAPITOLO 13. FILTRI Con e guadagni asintotici s 2 T HP (s) = V 1 = V i s 2 +s 3 RC ( R 3 )+ 1 (13.57) R 3 +R 4 R 2 C 2 T BP (s) = V 2 = V i T LP (s) = V 3 V i = s 1 RC s 2 +s 3 RC ( R 3 R 3 +R 4 )+ 1 R 2 C 2 (13.58) 1 R 2 C 2 s 2 +s 3 RC ( R 3 R 3 +R 4 )+ 1 R 2 C 2 (13.59) ω c = 1 RC Q = 1 R 3 +R 4 3 R 3 HP : G(ω ) = 1 LP : G(ω 0) = 1 BP : G(ω c ) = 1 Per calcolare le tre funzioni di trasferimento procediamo con le usuali tecniche. La tensione all ingresso positivo dell operazionale 1 e V + = L equazione del nodo all ingresso negativo e quindi da cui si ricava V i V + R R 3 R 3 +R 4 V 2 (13.60) = V + V 1 R Utilizzando la possiamo quindi scrivere Dal secondo operazionale otteniamo + V + V 3 R (13.61) V i = 3V + V 1 V 3 (13.62) R 3 V i = 3 V 2 V 1 V 3 (13.63) R 3 +R 4 V 1 = scrv 2 (13.64) e dal terzo Quindi V 2 = scrv 3 (13.65) V 1 = (scr) 2 V 3 (13.66)

117 13.4. FILTRI ATTIVI 117 Possiamo ora calcolare la funzione T HP (s) ovvero la funzione ottenuta all uscita del primo operazionale. Sostituendo V 2 e V 3 nella con i risultati forniti dalla e dalla si ottiene T HP (s) = V 1 1 = (13.67) V i R R 3 +R 4 scr 1 (scr) 2 Moltiplicando numeratore e denominatore per s 2 si ottiene la Per ottenere le altre due funzioni di trasferimento si procede in modo analogo, sempre partendo dalla relazione E interessante notare cosa avviene sommando le tre uscite (Fig 13.22). La funzione di trasferimento diviene: Figura 13.22: Somma delle uscite del filtro Kerwin-Huelsman-Newcomb T(s) = K R F R H s 2 R F R B ω c s+ R F R L ω 2 c s 2 +( ω c Q )s+ω2 c (13.68) si puo quindi ottenere un filtro passa-tutto oppure un filtro elimina-banda (notch). Quest ultimo si puo realizzare ponendo R B = (in sostanza non sommando l uscita BP), e si ha un notch alla frequenza Filtro biquadratico Tow-Thomas ω n = ω c RH R L (13.69) Un altro filtro universale piu semplice ma privo dell uscita passa-alto e il filtro biquadratico Tow-Thomas (Fig 13.23) 4. Indicando con Z l impedenza del parallelo di R 1 e C Z = R 1 1+sR 1 C (13.70) possiamo scrivere l equazione del nodo d ingresso del primo operazionale V i R = V 1 Z V 3 R 2 (13.71) 4 L uscita passa-alto puo comunque essere creata aggiungendo un ulteriore operazionale.

118 118 CAPITOLO 13. FILTRI Figura 13.23: Filtro biquadratico Tow-Thomas da cui ricaviamo V 1 = Z R V i Z R 2 V 3 (13.72) Alle uscite del secondo e terzo operazionale abbiamo da cui ricaviamo Sostituendo la nella si ottiene 1 V 2 = V 1 (13.73) scr 2 V 3 = V 2 (13.74) V 1 V 3 = 1 scr 2 V 1 (13.75) V i = Z R 1+ Z scr2 2 Infine, utilizzando la e riordinando, si arriva a T(s) = V 1 = V in s 1 RC Confrontando con la forma standard del passa banda (13.76) s 2 + s R 1 C + 1 R 2 2 C2 (13.77) T BP (s) = a 1 s s 2 +s ω c Q +ω2 c (13.78) si ricavano i parametri ω c = 1 R 2 C Q = R 1 BW = 1 R 2 R 1 C G(ω c) = R 1 R (13.79)

119 13.4. FILTRI ATTIVI 119 Notare che si possono variare ω o (tramite R 2 ) e BW (tramite R 1 ) indipendentemente Ricaviamo ora l espressione dell uscita passa-basso (V 3 ): partendo dalla e utilizzando la otteniamo T(s) = V 3 V in = 1 + scr 2 R 2 Z Sostituendo al posto di Z la sua espressione e riordinando T(s) = V 3 V in = R 2 2 confrontando con la forma standard del passa basso 1 R (13.80) 1 R 2 RC 2 (13.81) 1 1 +s C2 R 1 C +s2 si ricava T(s) = a 0 ω 2 c +s ω c Q +s2 (13.82) ω c = 1 R 2 C Q = R 1 G(ω = 0) = R 2 R 2 R (13.83) Filtri a capacita commutate Figura 13.24: Un semplice schema I filtri a capacita commutate, o switching costituiscono una interessante ed economica alternativa alle soluzioni esaminate finora. Quei circuiti infatti, per esempio i filtri biquadratici, hanno ottime prestazioni ma richiedono grande accuratezza nel valore dei componenti (resistori e condensatori). Questo e complicato e costoso sia in realizzazioni con componenti discreti ma soprattutto nelle realizzazioni integrate. Per comprendere il funzionamento di questi nuovi dispositivi possiamo partire da un circuito molto semplice, quello mostrato nella Fig Il condensatore C e connesso alternativamente alle tensioni V 1 e V 2, supposte costanti, tramite gli interruttori s 1 e s 2, realizzati ad esempio con transistor MOS; s 1 e s 2 si aprono e chiudono in controfase, comandati da un clock con periodo complessivo T. La corrente media che fluisce da V 1 a V 2 e data da I = C T (V 1 V 2 ) (13.84)

120 120 CAPITOLO 13. FILTRI Quindi, ai fini della corrente media, il sistema condensatore-interruttori e equivalente ad una resistenza R = T C = 1 (13.85) f ck C dove f ck e la frequenza del clock. Figura 13.25: a) integratore convenzionale; b) integratore switching; c) temporizzazione degli switch. Come abbiamo visto l elemento fondamentale del filtro biquadratico e l integratore: possiamo ora costruirlo (Fig ) sostituendo il resistore con un sistema appena visto e confrontare l espressione dell uscita con quella di un integratore convenzionale: v o = 1 RC v o = f ck C 1 C 2 v i dt v i dt (Integratore convenzionale) (Integratore switching) Come si vede, mentre l integratore convenzionale dipende dal prodotto RC (e quindi dalla precisione di questi due componenti), l integratore switching dipende dal rapporto delle due capacita,c 1 e C 2. Ora, nella tecnologia dei circuiti integrati, e molto piu facile garantire un rapporto tra due capacita che non il loro valore assoluto. Cio e molto rilevante: un filtro del secondo ordine a capacita commutate (realizzato in forma integrata) costa 10 volte meno di un analogo filtro di tipo convenzionale! Con questa tecnica possiamo costruire sia integratori invertenti che di non invertenti: due possibili realizzazioni sono mostrate in Fig Ci sono naturalmente dei limiti. Un filtro switching richiede, come dovremmo aver compreso, un segnale di clock, necessario per la temporizzazione degli interruttori (Fig 13.27). In sostanza il dispositivo effettua un campionamento del segnale d ingresso, alla frequenza del clock, f ck : affinche questo sia sufficientemente fedele f ck deve quindi essere molto piu grande delle frequenze contenute nel segnale d ingresso. Piu precisamente, il teorema del campionamento di Nyquist-Shannon prescrive che la frequenza del campionamento debba essere almeno doppia della frequenza massima del segnale, pena la perdita di informazione e la possibile comparsa del fenomeno di aliasing. Possiamo quindi con questa

121 13.4. FILTRI ATTIVI 121 Figura 13.26: Integratori switching, non invertente e invertente tecnologia costruire filtri con frequenza caratteristica f c f ck e, se necessario, attenuare preventivamente con un filtro passa-basso il contenuto di alta frequenza del segnale. Figura 13.27: Schema di un filtro switching. In Fig 13.28b e mostrato un filtro Tow-Thomas realizzato in tecnologia switching, confrontato direttamente con il suo analogo convenzionale (13.28a). Come si vede, nel caso switching, non e necessario il terzo stadio invertente, grazie proprio al fatto che possiamo disporre di integratori non invertenti. In modo analogo si puo costruire il filtro biquadratico KHN che fornisce anche l uscita passa-alto. L integrato MF10 Come esempio di dispositivo commerciale esamineremo l integrato MF10, prodotto da molti costruttori, che contiene due filtri del secondo ordine completamente indipendenti (Fig 13.29). Ciascun blocco, con poche resistenze e un clock esterno, consente di produrre le varie funzioni del secondo ordine. Una delle tre uscite di ogni blocco puo essere configurata per fornire un passa-alto, un passa-tutto o un notch. Le altre due forniscono passa-basso e passa-banda. La frequenza caratteristica del passa-basso e del passa-banda puo essere o solo dipendente dalla frequenza del clock, oppure legata anche al rapporto tra due dei resistori esterni. La frequenza caratteristica del notch e del passa-tutto e solo dipendente dalla frequenza del clock, mentre quella del passa-alto e sempre legata alla frequenza del clock e al rapporto dei resistori esterni.

122 122 CAPITOLO 13. FILTRI Figura 13.28: a): Filtro Tow-Thomas; b) realizzazione in tecnologia switching. La frequenza del clock esterno puo essere compresa tra 10 Hz e 1MHz, mentre la frequenza caratteristica del filtro puo essere compresa tra 0.2Hz e 20 30KHz. I due blocchi, collegati in cascata, consentono di realizzare filtri del quarto ordine, filtri di ordine ancora superiore possono essere ottenuti utilizzando piu integrati. Come si comprende e un oggetto molto sofisticato e flessibile, non puo essere utilizzato senza un preliminare e attento studio del datasheet. Inoltre, la tecnologia MOS utilizzata per gli interruttori, richiede che l integrato venga maneggiato con cautela. Nella Fig Figura 13.29: Integrato MF10. E indicato il significato solo di alcuni piedini sono riportati tre esempi di montaggi.

123 13.4. FILTRI ATTIVI 123 Figura 13.30: a): filtro del secondo ordine, con uscite passa-alto, passa-banda, passa-basso; b): filtro notch del secondo ordine; c) filtro passa-basso del quarto ordine.

124 124 CAPITOLO 13. FILTRI

125 Capitolo 14 Oscillatori e generatori di forme d onda 14.1 Introduzione Nella progettazione di sistemi elettronici e spesso necessario disporre di segnali aventi una precisa forma d onda, per esempio sinusoidale, triangolare, ecc. Studieremo quindi gli oscillatori lineari, che consentono di realizzare forme d onda sinusoidali e, successivamente, gli oscillatori non-lineari, per la realizzazione di segnali rettangolari e triangolari Oscillatori sinusoidali Il principio e quella di indurre oscillazioni in un elemento risonante, come ad esempio una coppia induttore-capacitore in serie o in parallelo (Fig 14.1a e b). Come e noto le impedenze sono: Z p = jωl 1 ω 2 LC Z s = 1 ω2 LC jωc LC parallelo (14.1) LC serie (14.2) Z p diverge alla frequenza ω c = 1/ LC,mentre Z s ha uno zero a quella stessa frequenza. Figura 14.1: a): LC in serie; b) LC in parallelo; RC in parallelo; RC in serie. 125

126 126 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Come vedremo questo ci sara molto utile. Le coppie capacitore-resistore (Fig 14.1c e d) non sono propriamente elementi risonanti, tuttavia e interessante osservare che offrono la stessa impedenza (in modulo) solo ad una specifica frequenza. Z 1 = Z 2 se ω = 1 RC Gli ingredienti necessari per costruire un oscillatore sinusoidale sono: (14.3) Elemento risonante; Amplificatore; Reazione positiva; Il rumore. Per quanto riguarda l ultimo punto,sappiamo che in qualunque dispositivo elettronico (attivo o passivo) e presente un ineliminabile rumore, oscillazioni (di tensione e di corrente) con uno spettro di frequenza che si estende all infinito. Normalmente e considerato un fastidio, ma in questo contesto e un fenomeno molto utile. Quando progettiamo un oscillatore, ovvero un generatore di onde sinusoidali ad una specifica frequenza, dobbiamo valutare vari fattori, ovvero: Il Q, fattore di merito dell elemento risonante; La sensibilita ai valori dei componenti; La stabilita (invecchiamento, dipendenza dalla temperatura, ecc.); L accuratezza. La reazione positiva Figura 14.2: La rete di reazione positiva Costruiamo un amplificatore reazionato, come abbiamo gia visto nel Cap 4, ma questa volta mescoliamo all ingresso la reazione con il segno positivo (Fig 14.2). La funzione di trasferimento del sistema e A(s) A f (s) = (14.4) 1 A(s)β(s) Definendo il guadagno di maglia L(s) A(s)β(s) (14.5)

127 14.2. OSCILLATORI SINUSOIDALI 127 possiamo enunciare il cosidetto criterio di oscillazione di Barkhausen: Se esiste una sola frequenza, ω o, per cui L(jω o ) = A(jω o )β(jω o ) = 1 (14.6) il circuito oscillera sinusoidalmente a quella frequenza, anche in assenza di segnale d ingresso. La condizione matematica esatta di oscillazione (L = 1) non e facilmente realizzabile in pratica e comunque sarebbe difficile assicurarne la stabilita. Tuttavia, se si costruisce la reazione in modo che L(jω o ) = 1+δ (14.7) con δ anche molto piccolo, si hanno oscillazioni che crescono in ampiezza. Ma questo puo essere controllato con una opportuna rete non lineare che impedisca alle oscillazioni di crescere oltre un limite definito. Circuito risonante Il circuito LC e ottimo per alta frequenza, invece a bassa-media frequenza, dove sarebbero necessarie grandi induttanze, meglio i circuiti RC (gli induttori con grande induttanza sono ingombranti e poco affidabili). Quando e necessaria una grande accuratezza nella frequenza sono preferibili i cristalli di quarzo. Amplificatore A bassa-media frequenza si usano amplificatori operazionali. Ad alta frequenza le limitazioni degli operazionali rendono preferibili amplificatori a transistor BJT o FET. Adesso studieremo alcune soluzioni concrete Oscillatore LC E il circuito mostrato in Fig Non e una soluzione molto pratica, non e adatta all alta frquenza (gli operazionali non rispondono bene) e a bassa-media frequenza gli induttori sono scomodi. E pero un utile esempio per mettere in pratica quanto abbiamo finora imparato. Come si vede abbiamo sia una reazione negativa che una reazione positiva. Applicando le consuete tecniche di soluzione si trova facilmente: R 3 L(jω) = (1+ R 2 ) R 1 R 3 +R 4 +jωl+ 1 jωc = (1+ R 2 ) R 1 R 3 R 3 +R 4 +j(ωl 1 jωc ) (14.8) La parte immaginaria si annulla se se, inoltre ω = 1 LC (14.9) R 3 R 4 = R 1 R 2 (14.10)

128 128 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.3: Oscillatore LC si realizza la condizione di Barkhausen L(jω) = 1, e il circuito oscilla alla frequenza f c = 1/(2π LC). Come detto in precedenza non e una soluzione molto pratica Oscillatore a ponte di Wien Figura 14.4: Il ponte di wien Il ponte di Wien (Fig 14.4) e stato ideato per misurare con precisione le reattanze, utilizzando una tensione d ingresso sinusoidale. Il ponte e in equilibrio quando R 2 = 2R 1 e ω = 1 RC (14.11) Sullo stesso principio si basa un oscillatore, chiamato percio oscillatore a ponte di Wien (Fig 14.5). Le impedenze della serie e del parallelo R,C sono rispettivamente Z s = R+1/(sC) (14.12) Z p = R C (14.13)

129 14.2. OSCILLATORI SINUSOIDALI 129 Figura 14.5: Oscillatore a ponte di Wien Il guadagno di maglia L(s) e quindi Nel dominio delle frequenze si ha Se ω = 1/(RC) Z p L(s) = (1+ R 2 ) (14.14) R 1 Z p +Z s L(jω) = 1+ R 2 R 1 3+sRC + 1 src (14.15) 1+ R 2 R 1 3+j(ωRC 1 ωrc ) (14.16) 1+ R 2 R L(jω) = 1 3 Quindi, se R 2 /R 1 = 2 si ha L(jω) = 1, ovvero la condizione di oscillazione. Per innescare l oscillazione occorre fare in modo che: (14.17) R 2 R 1 = 2+δ (14.18) e poi stabilizzare l ampiezza con una rete di controllo non lineare (limitatore). Possamo capire come farlo partendo dal semplice amplificatore della Fig 14.6a, la cui transcaratteristica e presentata nella Fig 14.6b. Consideriamo prima il caso di un segnale v f piccolo, molto vicino a zero. Anche v o e piccola, quindi il noda A e a tensione positiva

130 130 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.6: a):limitatore di ampiezza; b) La transcaratteristica. e il nodo B a tensione negativa: entrambi i diodi sono in interdizione. La relazione tra tensione d uscita e tensione d ingresso e percio v o = R f R 1 v f (14.19) Usando il principio di sovrapposizione possiamo calcolare te tensioni dei nodi A e B; troviamo R 3 R 2 v A = V +v o R 2 +R 3 R 2 +R 3 (14.20) R 4 v = V + R 5 R 4 +R 5 R 4 +R 5 (14.21) Quando v f e positivo v o e negativo quindi v B diviene ancor piu negativo e il diodo D 2 resta in interdizione, mentre viceversa v A scende. Ad un certo punto, se v f aumenta, v A puo diventare negativo e il diodo D 1 entra in conduzione. Usando un modello semplificato del diodo (in cui cioe il diodo entra bruscamente in conduzione quando c e una differenza di tensione V D tra anodo e catodo), il valore di v o per cui il diodo entra in conduzione puo essere ricavato dalla 14.21, ovvero: L M = V R 3 R 2 V D (1+ R 3 R 2 ) (14.22) da cui possiamo ricavare il corrispondente valore limite per v f. Se il segnale d ingresso continua crescere v A rimane sostanzialmente costante (aumenta solo la corrente attraverso il diodo). Quindi la corrente attraverso R 2 rimane costante e l aumento di corrente passa

131 14.2. OSCILLATORI SINUSOIDALI 131 in R 3. Ovvero, trascurando la resistenza del diodo, R f e R 3 appaiono in parallelo, quindi la pendenza della transcaratteristica si riduce. Ora abbiamo v o = R f R 3 R 1 v f (14.23) Questa pendenza puo essere resa molto piccola scegliendo un basso valore per R 3. Un discorso analogo puo essere fatto per il diodo D 2. Il limite per V o e dato da Al di sopra di questo limite l uscita diviene L P = V R 4 R 5 +V D (1+ R 4 R 5 ) (14.24) v o = R f R 4 R 1 v f (14.25) Possiamo quindi modificare l oscillatore di Wien completandolo con un circuito limitatore Figura 14.7: a): Oscillatore a ponte di Wien con limitatore; b) Un trimmer consente di regolare l ampiezza. di questo tipo. Ma possiamo ottenere lo stesso risultato con lo schema piu semplice ed economico riportato in Fig 14.7a. Quando l ampiezza cresce oltre un certo valore uno dei due diodi entra in conduzione e riduce drasticamente la resistenza fra i nodi A e B, riducendo quindi l amplificazione. In concreto conviene utilizzare lo schema riportato in Fig 14.7b: il trimmer consente di regolare l ampiezza dell oscillazione. Affinche si inneschi l oscillazione dobbiamo avere R 2A +R 2B R 1 > 2 (14.26)

132 132 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA ma quando uno dei due diodi entra in conduzione R 2B ha in parallelo la resistenza del diodo R D, piccola, quindi tra i nodi A e B si ha una resistenza R 2B = R 2B R D (14.27) e l amplificazione della maglia di reazione negativa cala drasticamente riducendo l ampiezza dell uscita e portando i diodi in interdizione. Questo riporta l amplificazione della maglia al suo valore iniziale e quindi l ampiezza dell uscita aumenta di nuovo. In definitiva il sistema si pone in equilibrio quando ovvero quando R 2A +R 2B R 1 = 2 (14.28) R 2B = 2R 1 R 2A (14.29) In altri termini la tensione ai capi del diodo, V D, si assesta a un valore tale per cui la resistenza R D in parallelo a R 2B porti alla condizione In questa situazione la corrente I che fluisce nelle resistenze R 1,R 2A er 2B puo essere scritta I = V D R 2B (14.30) dove appunto V D e la tensione ai capi del diodo ( 0.6V ). Possiamo quindi ricavare Figura 14.8: Oscillatore a ponte di Wien con circuito di limitazione a diodi Zener approssimativamente V o sfruttando la e la Si ha V o = V D +(R 1 +R 2A )I (14.31) = V D (1+ R 1 +R 2A R 2B ) (14.32) = V D 3R 1 2R 1 R 2A (14.33) 1 Questo e possibile proprio per la forte non linearita del diodo attorno alla tensione di ginocchio: in quella regione la resistenza del diodo varia molto per piccole variazioni di V D.

133 14.2. OSCILLATORI SINUSOIDALI 133 Come si vede l ampiezza dell uscita puo essere (approssimativamente) regolata grazie alla resistenza variabiler 2A. Appare anche che si deve pero averer 2A < 2R 1 ; in caso contrario l oscillazione non verrebbe mai limitata. Infine, un ulteriore modo per limitare l oscillazione e mostrato in Fig 14.8: due diodi Zener contrapposti sono in parallelo alla resistenza R 2. I due diodi, supposti identici, entrano in conduzione quando V o V B V Z +V D (14.34) dove V Z e la tensione Zener e V D il ginocchio del diodo in polarizzazione diretta, riducendo quindi l amplificazione della maglia di reazione 2. Si ricava facilmente il valore dell uscita in situazione di equilibrio, ovvero V o = R 1 +R 2 R 1 V Z +V D (14.35) E quindi possibile determinare il valore dell uscita scegliendo diodi con un opportuno valore di V Z. Figura 14.9: a): Oscillatore a ponte di Wien ideato da W.Hewlett Puo essere interessante sapere che il primo oscillatore a ponte di Wien e stato progettato da William Hewlett nel , utilizzando, naturalmente, un amplificatore a valvole (Fig 14.9). Il controllo non lineare era ottenuto con una lampada a incandescenza: la resistenza R b del filamento cresce con la temperatura, cioe con la corrente. Questo crea una reazione negativa che limita il guadagno; di fatto R b si stabilizza al valore R 2 /2.

134 134 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.10: Oscillatore a sfasamento, schema di principio Oscillatore a sfasamento Lo schema di principio dell oscillatore a sfasamento e mostrato in Fig Ogni stadio RC introduce uno sfasamento 1 φ(ω) = arctg (14.36) ωrc Affinche il circuito oscilli occorre che sia verificata la condizione di Barkhausen L(s) = A(s)β(s) = 1 (14.37) Quindi A deve essere negativo (reale) e lo sfasamento complessivo introdotto dalla rete RC di 180 gradi. La verifica e abbastanza complicata, per semplificare il calcolo disaccoppiamo gli stadi RC con due buffer (semplici inseguitori di tensione). Ora e facile verificare che il guadagno di Figura 14.11: Oscillatore a sfasamento, con interposizione di 2 buffer maglia e src s 3 R 3 C 3 L(s) = A( 1+sRC )3 = A( s 3 R 3 C 3 +3s 2 R 2 C 2 +3sRC +1 ) (14.38) Nel dominio delle frequenze jω 3 R 3 C 3 L(jω) = A( 1 3ω 2 R 2 C 2 +jωrc(3 ω 2 R 2 C 2 ) ) (14.39) 2 In questo circuito uno dei due diodi lavora in polarizzazione diretta e l altro in polarizzazione inversa, in base al segno di V o V B. 3 In quello stesso anno Hewlett fondo, con David Packard, la Hewlett-Packard, oggi una tra le piu importanti multinazionali dell informatica.

135 14.2. OSCILLATORI SINUSOIDALI 135 La condizione di Barkhausen e rispettata se jω 3 R 3 C 3 1 3ω 2 R 2 C 2 +jωrc(3 ω 2 R 2 C 2 ) = 1 A (14.40) Si ricava che il sistema oscilla con frequenza ω o = 1 3RC se A = 8 (14.41) Il circuito effettivo, completo di limitatore, e mostrato nella Fig In questo caso il Figura 14.12: Oscillatore a sfasamento, circuito completo guadagno di maglia e L(jω) = ω 2 C 2 RR f 4+j(3ωRC 1/ωRC) e si ha, come previsto, la frequenza di oscillazione (14.42) ω o = 1 3RC (14.43) e la condizione di oscillazione e verificata R f /R = 12. Come al solito bisogna in realta avere R f = 12+δ (14.44) R Il trimmer R f consente di innescare l oscillazione e di regolarne l ampiezza Oscillatore in quadratura L oscillatore in quadratura e costituito da due integratori in cascata (Fig 14.13): un integratore invertente, che sfasa di 90 seguito da uno non-invertente che sfasa di 90. Lo sfasamento complessivo e quindi nullo a tutte le frequenze. E facile verificare che il

136 136 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.13: Oscillatore in quadratura. guadagno di maglia e dato da: e la condizione di Barkhausen e verificata per L(s) = ( 1 src ) 1 src = 1 s 2 R 2 C 2 (14.45) ω c = 1 RC (14.46) Possiamo ora esaminare il circuito completo (Fig 14.14). La condizione di Barkhausen e verificata per R f = 2R, in pratica per avviare l oscillazione si deve porrer f < 2R e l ampiezza puo essere regolata con il trimmer. I diodi costituiscono come al solito il limitatore. E interessante notare che questo circuito fornisce due uscite: v 01 e v 02 sono uguali ma sfasate di 90Â (seno e coseno). Figura 14.14: Oscillatore in quadratura, circuito completo.

137 14.2. OSCILLATORI SINUSOIDALI Oscillatori ad alta frequenza Ad alta frequenza, sopra qualche M Hz, e problematico utilizzare gli amplificatori operazionali, per le loro limitazioni nella risposta in frequenza. E preferibile utilizzare amplificatori a transistor (BJT o FET). Viceversa e possibile utilizzare induttori, perche le induttanze richieste sono piccole. Figura 14.15: a): Caso generale; b) Schema equivalente dopo aver aperto la maglia di reazione. La maggior parte delle soluzioni e riconducibile a uno schema a 3 punti, ingresso, uscita e massa (Fig 14.15a): A e un generico amplificatore a transistor e Z 1, Z 2,Z 3 generiche reattanze (induttori o capacitori). Aprendo l anello di reazione e ipotizzando che la resistenza d ingresso dell amplificatore sia infinita si ottiene lo schema equivalente di Fig 14.15b. Possiamo scrivere V f = Z 1 Z 1 +Z 2 V o (14.47) V o = A o V i Z 3 (Z 1 +Z 2 R o +Z 3 (Z 1 +Z 2 ) Unendo le due relazioni si ricava il guadagno di anello: (14.48) L(jω) = V f V i = A o Z 1 Z 3 R o (Z 1 +Z 2 +Z 3 )+Z 3 (Z 1 +Z 2 ) = A o X 1 X 3 jr o (X 1 +X 2 +X 3 ) X 3 (X 1 +X 2 ) dove con X i abbiamo indicato la reattanza di ogni Z i, ovvero Z i = jx i X i = 1 ωc oppure X i = ωl Affinche L sia reale, per ottenere la condizione di Barkhausen, si deve avere (14.49) (14.50) X 1 +X 2 +X 3 = 0 (14.51)

138 138 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Questa condizione non e realizzabile con 3 reattanze omogenee, ci sono quindi due possibilita : 2 capacitori + 1 induttore (schema Colpitts) 2 induttori + 1 capacitore (schema Hartley) Nei due casi si ottengono questi risultati: Colpitts Hartley 1 ωc 1 1 ωc 2 +ωl = 0 ωl 1 +ωl 2 1 ωc = 0 1 = ω o = L C 1C 2 C 1 +C 2 = ω o = 1 C(L1 +L 2 ) Applicando ora la condizione di Barkhausen sul modulo ( L(jω o ) = 1) si ottiene ne consegue che si deve avere L(jω o ) = A o X 1 X 1 +X 2 = A o X 1 X 3 (14.52) A 0 = X 3 X 1 (14.53) Questa ulteriore condizione puo essere soddisfatta in due modi, con un amplificatore invertente oppure non-invertente, e si ha, nei due casi, una differente condizione su Z 1 e Z 3 : Amplificatore non invertente Amplificatore invertente (A> 0 ) (A < 0) X 1 e X 3 discordi X 1 e X 3 concordi (un L e un C) (due L o due C) Oscillatore Colpitts Una realizzazione dell oscillatore Colpitts con un amplificatore a emettitore comune, cioe invertente, e mostrata in Fig 14.17a (la rete di polarizzazione e stata omessa, per semplicita ) il cui circuito equivalente per piccoli segnali e in Fig 14.17b. Qui abbiamo trascurator π (ad alte frequenzer π (r π 1/ωC 2 ) e abbiamo inglobatoc π inc 2 ec µ inc 1. La resistenza R schematizza la resistenza di uscita del transistor, la resistenza parassita dell induttore e il carico esterno. L equazione del nodo di collettore e sc 2 V π +g m V π +( 1 R +sc 1)(1+s 2 LC 2 )V π = 0 (14.54)

139 14.2. OSCILLATORI SINUSOIDALI 139 Figura 14.16: Schema a tre punti (nel caso di amplificatore invertente Figura 14.17: a):oscillatore Colpitts; b) Schema equivalente. Possiamo eliminare V π (sicuramente diverso da zero) e otteniamo s 3 LC 1 C 2 +s 2LC 2 R +s(c 1 +C 2 )+(g m + 1 R ) = 0 (14.55) Riordinando i termini si arriva a (g m + 1 R ω2 LC 2 R )+j[ ω(c 1 +C 2 ) ω 3 LC 1 C 2 ] = 0 (14.56) Per soddisfare l equazione si deve avere parte reale nulla e parte immaginaria nulla. Annullando la parte immaginaria si trova la frequenza di oscillazione: Eguagliando a zero la parte reale si trova: 1 ω o = L C 1C 2 C 1 +C 2 (14.57) C 2 C 1 = g m R (14.58)

140 140 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA ovvero la condizione di oscillazione. Come al solito, per avviare le oscillazioni occorre progettare il circuito in modo che g m R > C 2 C 1 (14.59) Figura 14.18: Oscillatore Colpitts, circuito completo. Un esempio di circuito completo e mostrato in Fig Il transistor e polarizzato con i resistorir 1,R 2,R E. C B ec E scelti in modo da avere impedenza trascurabile alla frequenza di oscillazione, RF C e un grosso induttore che viceversa rappresenta un circuito aperto per il segnale sinusoidale. Un circuito di questo tipo (con un transistor adatto) puo essere utilizzato fino a un centinaio di M Hz. Notare che questo tipo di circuiti non richiede una rete di limitazione dell ampiezza, perche la non linearita della trans-caratteristica del transistor limita automaticamente l uscita: quando v be aumenta oltre un certo limite l amplificazione comincia a diminuire, il sistema quindi trova una condizione di equilibrio. Possiamo verificare le prestazioni del circuito con i valori riportati in figura. Definiamo Quindi la frequenza di oscillazione f o e data da C = C 1C 2 C 1 +C 2 = 160pF (14.60) f o = 1 2π LC = 11MHz (14.61) La condizione di innesco dell oscillazione e g m R L > C 2 C 1 = 4 (14.62) A questa frequenza le capacita C B, C E, C o hanno impedenza trascurabile e possono essere considerate dei corto circuiti, viceversa RF C ha un impedenza molto elevata (circa 700 kω).

141 14.2. OSCILLATORI SINUSOIDALI 141 Per quanto riguarda il punto di lavoro del transistor abbiamo: V B = 2.5V V E = 1.8V I E = I C = 1.2mA Ci aspettiamo quindi una transconduttanza g m Assumendo che l unica resistenza rilevante sia R L abbiamo g m R L = 5 (14.63) quindi l oscillazione e garantita. Oscillatore Hartley Figura 14.19: Oscillatore Harley. a): schema di principio; b): circuito completo. Un esempio di oscillatore Hartley con amplificatore a base comune, cioe non invertente, e mostrato in Fig Spesso i due induttori sono sostituiti da un unica induttanza con presa centrale (e in quel caso occorre includere nei calcoli la mutua induttanza). I condensatori C E e C B sono anche qui scelti in modo da avere impedenza trascurabile alla frequenza di oscillazione. Oscillatori al quarzo Un cristallo piezoelettrico, come il quarzo, ha delle caratteristiche risonanti molto stabili (con il tempo e la temperatura) che lo rendono adatto a realizzare circuiti oscillanti di grande precisione. Ricordiamo che in un cristallo piezoelettrico le deformazioni meccaniche inducono una polarizzazione interna, mentre l applicazione di una ddp esterna provoca viceversa deformazioni meccaniche. Se il sistema elettromeccanico costituito dal cristallo (e gli elettrodi) viene eccitato entra in vibrazione, in modo simile a un circuito risonante.

142 142 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.20: Quarzo. a): simbolo circuitale; b): circuito equvalente; c) andamento della reattanza in funzione di ω. Il simbolo circuitale del cristallo e mostrato in Fig 14.20a, e il circuito equivalente e rappresentato nella Fig 14.20b. Il sistema cristallo piu elettrodi e caratterizzato da una larga induttanza (L H), una piccola capacita C s in serie ( 10 /3,pF) e una capacita C p in parallelo (qualche pf). La resistenza r e piccola e di conseguenza il fattore di merito Q del sistema risonante e elevatissimo. Se trascuriamo la resistenza r l-impedenza complessiva del sistema e- data da Z(s) = = 1 1 sc p + sl+1/(sc s ) 1 s 2 +1/(LC s ) sc p s 2 +[(C p +C s )/(LC s C p ] (14.64) (14.65) Questa espressione ha due risonanze, ω s e ω p di valore ω s = 1 LCs ω p = 1 L C sc p C p +C s

143 14.3. TRASFORMAZIONI NON LINEARI DI FORME D ONDA 143 quindi la puo essere riscritta come Z(jω) = j 1 ( ω2 ωs 2 ωc p ω 2 ωp 2 ) (14.66) Poiche C p C s le due frequenze di risonanza sono vicinissime, come si puo osservare nella Fig 14.20c dove e riportata la reattanza in funzione di ω. La reattanza mostra una discontinuita attorno a ω p e passa dall essere positiva (di tipo induttivo) a negativa (di tipo capacitivo). Si noti che la reattanza e di tipo induttivo nello stretto intervallo tra ω s e ω p. Il cristallo puo quindi essere utilizzato per sostituire l induttore in un oscillatore di tipo Colpitts (Fig 14.17). La capacita risultante e dominata da C s (molto piu piccola di tutte le altre) e la frequanza di risonanza e data da ω o 1 LCs = ω s (14.67) Esistono molte soluzioni per realizzare un oscillatore a quarzo. In Fig e mostrato Figura 14.21: Oscillatore di Pierce al quarzo l oscillatore Pierce realizzato con un invertitore CMOS. La frequenza ω s e il fatttore Q del cristallo dipendono dalle dimensioni, dall orientamento delle superfici rispetto agli assi cristallografici e anche dal modo in cui e tagliato. Sono disponibili in commercio cristalli con frequenza da alcuni KHz fino a decine di M Hz, mentre il Q puo arrivare a centinaia di migliaia. Questi oscillatori hanno una grande stabilita, per esempio la variazione di ω s con la temperatura e di poche parti per milione per grado Celsius.

144 144 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA Figura 14.22: Un semplice generatore di onda sinusoidale Trasformazioni non lineari di forme d onda Una tensione approssimativamente sinusoidale puo essere ottenuta partendo da un onda triangolare, con un circuito del tipo di quello rappresentato in Fig 14.22, composto da diodi polarizzati a diverse tensioni grazie ad una rete resistiva. E una soluzione economica, a volte utilizzata nei generatori di funzione. Si puo ottenere un buon risultato, in termini di distorsione armonica, con 6 8 segmenti. Sempre partendo da un onda triangolare, una sinusoide puo anche essere ottenuta sfruttando la non linearita della transcaratteristica dei transistor, come ad esempio nel circuito di Fig

145 14.3. TRASFORMAZIONI NON LINEARI DI FORME D ONDA 145 Figura 14.23: Un generatore di onda sinusoidale, ottenuto con una coppia differenziale

146 146 CAPITOLO 14. OSCILLATORI E GENERATORI DI FORME D ONDA

147 Capitolo 15 Regolatori di tensione 15.1 Introduzione I moderni dispositivi elettronici richiedono normalmente una tensione di alimentazione continua e, spesso, e richiesto che essa sia ben stabilizzata e il piu possibile esente da disturbi. In linea generale la tensione continua e ottenuta, a partire dalla rete elettrica che fornisce una tensione alternata (in Italia 220V a 50Hz), con un trasformatore, seguito da un raddrizzatore (per esempio a diodi), ed eventualmente un integratore per eliminare il ripple residuo (Fig 15.1). Ma non c e garanzia che la tensione continua V CC cosi ottenuta soddisfi ai richiesti requisiti di stabilita : infatti qualunque variazione nella tensione alternata d ingresso si ripercuote sul valore dell uscita. Figura 15.1: Schema di principio di un alimentatore non stabilizzato Si devono quindi realizzare dei dispositivi piu sofisticati e idonei allo scopo, indicati genericamente come regolatori di tensione (Fig 15.2), ai quali si richiede che la tensione d uscita V o resti costante ad un valore prefissato anche se la tensione d ingresso V IN varia (almeno in un certo intervallo definito); inoltre si richiede che V o resti constante al variare del carico R L, ovvero al variare della corrente erogata i L (entro un certo intervallo). Normalmente, affinche sia possibile ottenere questi risultati, e necessario alimentare il dispositivo con una tensione d ingresso V IN maggiore del valore d uscita V o di una certa quantita ( dropout voltage). I parametri che misurano la qualita delle prestazioni di un dispositivo di questo tipo sono percio Regolazione di linea: S 1 = V O V i IL =0 147

148 148 CAPITOLO 15. REGOLATORI DI TENSIONE Figura 15.2: Regolatore di tensione ovvero la variazione della tensione d uscita rispetto alla massima variazione della tensione d ingresso, nell intervallo previsto di normale funzionamento, in assenza di carico; Regolazione di carico: S 2 = V NL V FL V FL dove V NL e la tensione d uscita in assenza di carico (i L = 0) e V FL la tensione d uscita a pieno carico (i L = i Lmax ) ; Resistenza d uscita: R O = V O I L Vi =0 Inoltre bisogna considerare la qualita del dispositivo sotto il profilo della stabilita in funzione della temperatura o del tempo (invecchiamento dei componenti, ecc) e, non ultima, la sua efficienza energetica. In questo Capitolo studieremo quindi le tecniche e i dispositivi usati comunemente per ottenere il risultato di avere una tensione regolata e stabilizzata partendo da una sorgente di tensione continua non stabilizzata Regolazione con diodo Zener Il diodo Zener e una giunzione pn appositamente costruita per lavorare in polarizzazione inversa nella regione di breakdown, con alte correnti (dove i normali diodi si distruggerebbero). Questo e ottenuto drogando fortemente il semiconduttore in entrambi i lati. La regione di svuotamento ha uno spessore estremamente ridotto (< 1µm) e il campo elettrico in polarizzazione inversa e elevatissimo ( 500 kv/m), anche per valori di tensione inversa molto bassa. Con il nome diodo Zener si comprendono dispositivi (costruiti allo stesso modo) che sfruttano fenomeni diversi: Effetto Zener Si ha quando il campo elettrico attorno alla giunzione raggiunge valori di circa V/cm. Questo campo provoca un abbondante ionizzazione degli atomi di silicio e la conseguente crezione di coppie elettrone-lacuna. La tensione di breakdown, V Z, a cui cio avviene dipende dalla concentrazione delle impurezze e dallo spessore (molto piccolo) della regione di svuotamento. V Z diminuisce al crescere della temperatura.

149 15.2. REGOLAZIONE CON DIODO ZENER 149 Effetto valanga Quando il campo elettrico e inferiore a V/cm questo effetto diviene prevalente. La regione di svuotamento e piu larga e n questo caso i portatori liberi accelerati urtano altri atomi del reticolo e li ionizzano creando piu portatori e quindi ulteriore ionizzazione. La tensione V Z in questo caso cesce al crescere della temperatura. Per tensioni V Z inferiori a circa 5V l effetto Zener e prevalente, sopra 8V e invece dominante l effetto valanga; tra 5V e 8V entrambi i meccanismi contribuiscono. Regolando accuratamente il drogaggio si possono realizzare diodi con tensione di breakdown tra 2 e 600V, determinata con notevole precisione. Figura 15.3: Caratteristica corrente-tensione di un diodo Zener. Nel riquadro il circuito equivalente. La Fig 15.3 mostra la caratteristica corrente-tensione di un tipico diodo Zener. La corrente e praticamente nulla finche la tensione applicata al diodo, v, e superiore a V ZK. Per valori inferiori si ha un brusco cambiamento, e l andamento diviene quasi verticale con pendenza 1/r z. Grossolanamente (nel limite cioe di r Z = 0) si ha una retta verticale che definisce una tensione Zener V Z costante. In una migliore approssimazione il diodo e equivalente (vedi riquadro) ad un generatore di tensione ideale, di valore V ZO, con in serie una resistenza r Z. La tensione ai capi del diodo e quindi V Z = V ZO +r Z I Z (15.1) dve I Z e la corrente che vi scorre. I parametri costruttivi (V Z,I ZT ), (V ZK,I ZK ), r Z riportati nella Figura di norma sono forniti dal produttore e consentono di progettare un circuito che utilizza questo dispositivo. Possiamo costruire un semplice circuito di stabilizzazione utilizzando lo schema di Fig 15.4a. Il circuito equivalente e riportato in Fig 15.4b. V G e la tensione non stabilizzata e R L il carico a cui vogliamo fornire la tensione stabilizzata V o.

150 150 CAPITOLO 15. REGOLATORI DI TENSIONE Figura 15.4: a): Semplice stabilizzatore con diodo Zener; b) Circuito equivalente. Possiamo comprenderne il funzionamento con un esempio numerico. Abbiamo: V G = (10±1)V V o = 6.8V R = 0.5kΩ Le caratteristiche del diodo Zener in uso sono: da cui ricaviamo V Z = 6.8V per I Z = 5mA r Z = 20Ω I ZK = 0.2 ma V Z0 = 6.7V Osserviamo che in assenza di carico (R L = ) si ha: I z = V G V Z0 = 6.35mA R+r Z (15.2) V O = V Z0 +I Z r Z = 6.83V (15.3) Si puo calcolare la variazione di V o in funzione della variazione di V G e si ha V O V G = r z R+r Z = 0,0385 (15.4) ovvero, per una variazione di 1 V della sorgente, si ha una variazione di 38mV della tensione d uscita. Poniamo ora di avere un carico R L di 2kΩ. Possiamo ricavare V o risolvendo l equazione del nodo nello schema di Fig 15.4b: V G V O R = V O R L + V O V Z0 r Z (15.5)

151 15.2. REGOLAZIONE CON DIODO ZENER 151 Da cui segue: V O = 6.76V I Z = 3mA I L = 3.4mA I G = 6.4mA (15.6) Quindi abbiamo ancora una tensione molto vicina al valore desiderato. Ma dobbiamo notare che che l efficienza energetica di questa operazione e molto bassa: abbiamo prelevato dal generatore V G una potenza W G = V G I G = 64mW e abbiamo fornito al carico solo 23mW! C e un limite inferiore al valore del carico R L che puo essere alimentato mantenendo la stabilizzazione. Per calcolarlo dobbiamo imporre che, nel caso peggiore possibile, ovvero V G = 9V, il diodo Zener sia ancora nella regione di breakdown, cioe si deve avere I Z > I ZK. Troviamo anzitutto Poi scriviamo ancora l equazione del nodo V ZK = V Z (I Z I ZK )r z 6.7V (15.7) V G V O = V O +I Z (15.8) R R L kΩ = mA (15.9) R L Da cui si ricava R L 1.5kΩ. Con un carico di valore piu basso il diodo esce dal regime Zener e non conduce piu. La tensione sul carico diviene allora R L V O = V G (15.10) R+R L e non e piu regolata. La progettazione di un regolatore di tensione procede quindi nel modo seguente: Si parte dall esigenza (valore di tensione richiesto, valore minimo del carico previsto) e dal generatore V G che si ha a disposizione; Si sceglie lo Zener da adottare; Si definisce il valore di R in modo da garantire il funzionamento del diodo in regime Zener, cercando anche di limitare al minimo lo spreco di potenza. Lasciamo al lettore la soluzione del seguente esercizio: Progettare un regolatore di tensione con V = 5.1V in grado di fornire al carico fino a 100 ma. Si ha a disposizione un diodo Zener 1N5338B (V Z = 5.1 V, I ZT = 240 ma, r Z = 1.5;Ω, I ZK = 1mA, I ZMAX = 900mA), e un generatore di tensione non stabilizzata V G = (7.5±1.0)V. Calcolare anche la massima potenza erogata dal generatore V G.

152 152 CAPITOLO 15. REGOLATORI DI TENSIONE Diodi Zener compensati in temperatura In alcuni casi si ha bisogno di un riferimento di tensione non solo accurato ma anche stabile, mentre, come abbiamo detto, la tensione di breakdown di un normale diodo varia con la temperatura (di alcuni mv/ C). Per ovviare a questo inconveniente si realizzano diodi compensati in temperatura sfruttando il fatto che nei diodi polarizzati direttamente la tensionev BE ha un coefficiente negativo di temperatura (circa 1.6mV/ C). Accoppiando uno o piu diodi polarizzati direttamente con un diodo Zener si puo avere un dispositivo che, complessivamente, ha un coefficiente di temperatura di frazioni di mv, quindi con variazioni percentuali della V Z estremamente basse Regolatore di tensione con amplificatore operazionale Figura 15.5: a): Stabilizzatore con diodo Zener e operazionale; b) Circuito equivalente. Si puo costruire un regolatore migliore utilizzando il diodo Zener con un amplificatore operazionale (Fig 15.5). Considerando come al solito l operazione come ideale e guardando lo schema equivalente del diodo possiamo scrivere tre relazioni Combinando la e otteniamo V o V R F = V R I (15.11) V o V = R D I Z (15.12) V = V ZO +r Z I Z (15.13) R F R I V = R D I Z (15.14)

153 15.3. REGOLATORE DI TENSIONE CON AMPLIFICATORE OPERAZIONALE 153 Possiamo ricavare I Z dalla Combinando la e la otteniamo infine Ora, se si ha V V ZO da cui consegue che I Z = (V V ZO) r Z (15.15) V(1 r Z R D R F R I ) = V ZO (15.16) r Z R D R F R I 1 (15.17) V o = V ZO (1+ R F R I ) (15.18) In sostanza, se progettiamo il circuito in base alla condizione otteniamo una tensione in uscita V o costante e indipendente dalla corrente del diodo Zener. Essa e anche indipendente da V CC, che fornisce la potenza, e da R L, almeno fino alla massima corrente erogabile dall operazionale. Figura 15.6: Circuito modificato con l aggiunta di un transistor esterno. Gli amplificatori operazionali non sono in grado di fornire in uscita le correnti che sono in genere richieste ad un alimentatore. Quindi conviene aggiungere un transistor esterno che sia appunto in grado di alimentare il carico e il circuito viene modificato come nella Fig La tensione non regolata, V in, alimenta l operazionale e fornisce la corrente al transistor Q 1 e al carico, mentre l operazionale deve solo fornire la corrente di base del transistor. Abbiamo anche aggiunto in trimmer nella rete di reazione per consentire una regolazione fine della tensione di uscita.

154 154 CAPITOLO 15. REGOLATORI DI TENSIONE La corrente massima erogabile al carico e limitata dalle prestazioni del transistor che si utilizza (ad esempio il 2N2222A puo sopportare una corrente massima di 800 ma, ma ci sono transistor capaci di valori molto piu elevati) ma occorre anche considerare la potenza dissipata nel transistor che e data da P = (V in V o )I L (15.19) dove entra in gioco (V in V o ). P non deve raggiungere valori in grado di danneggiare il transistor, quindi bisogna quindi trovare un equilibrio tra l esigenza di garantire(v in V o ) > 0 per ogni possibile variazione di V in e il desiderio di minimizzare le dissipazioni di potenza Protezione dai corti circuiti Figura 15.7: a) Protezione dai corti circuiti; b) Caratteristica tensione-corrente Gli alimentatori sono soggetti al rischio di sovraccarichi o di corti circuiti. In caso di corto circuito il transistor Q 1 non ha nessuna protezione ed e destinato a distruggersi, percio occorre prevedere qualche sistema di limitazione della corrente. Un modo e quello illustrato nella Fig. 15.7a: un secondo transistor e connesso con il collettore a V in (attraverso la resistenza R 3 ) e con l emettitore a V o, R SC e un resistore di valore opportuno inserito sulla linea di uscita. La tensione base-emettitore di Q 2 e determinata dalla corrente I L in uscita V BE2 = I L R SC (15.20) Finche questa tensione e inferiore alla soglia di conduzione della giunzione, V D (circa 0.6V ), il transistor e in interdizione e la sua presenza non altera il funzionamento del circuito. Se pero la corrente I L aumenta Q 2 entra in conduzione: a quel punto la caduta di tensione I L R SC non puo ulteriormente aumentare, perche e costretta ad essere pressoche

155 15.3. REGOLATORE DI TENSIONE CON AMPLIFICATORE OPERAZIONALE 155 costante. Quindi, la massimo valore della corrente in uscita, anche nel caso limite di corto circuito 1, e I SC V D R SC (15.21) La caratteristica tensione-corrente e mostrata nella Fig 15.7a. Finche la corrente richiesta dal carico e minore di I K (corrente di ginocchio) il circuito risponde correttamente; oltre quel limite Q 2 comincia a condurre e V o non e piu costante, e scende fino a V o = 0 (situazione di corto circuito). La scelta del valore di R SC e quindi determinata da un lato dalla necessita di proteggere il circuito da sovraccarichi, ma dall altro dall esigenza di non limitarne piu del necessario le prestazioni Foldback Figura 15.8: a):circuito con foldback; b): Dettaglio; c) Caratteristica tensione-corrente. Come abbiamo visto la protezione studiata in precedenza ci obbliga a limitare la corrente massima, limitando quindi anche le prestazioni del dispositivo. Il circuito di foldback e una soluzione per limitare la corrente di corto circuito con un impatto minore sulle prestazioni in condizioni normali. 1 In realta bisognerebbe tenere conto anche della corrente che circola attraverso Q 2 ma questa puo essere resa piccola scegliendo opportunamente R 3.

156 156 CAPITOLO 15. REGOLATORI DI TENSIONE Il circuito con l aggiunta del foldback e mostrato in Fig 15.8a, e il dettaglio rilevante e ingrandito nella Fig 15.8b. Con riferimento allo schema possiamo scrivere: Si ha anche: quindi V 1 = V o +I L R SC (15.22) V 1 = V B2 R 3 +R 4 R 4 (15.23) R 3 +R 4 I L = V B2 V o (15.24) R 4 R SC Ma V B2 = V o +V BE2 quindi la puo essere riscritta come I L = 1 R SC ( R 3 +R 4 R 4 1)V o + R 3 +R 4 R SC R 4 V BE2 (15.25) La massima corrente ammissibile, ovvero la corrente di ginocchio, I K, corrisponde alla situazione in cui V BE2 arriva alla soglia di conduzione V D 0.6V, Q 2 entra in conduzione e impedisce ulteriori aumenti della corrente. Si ha: I K = 1 R SC ( R 3 +R 4 R 4 1)V o + R 3 +R 4 R SC R 4 V D (15.26) In caso di corto circuito V o = 0 e la relativa corrente percio e I SC = R 3 +R 4 R SC R 4 V D (15.27) ovvero I SC < I K. La caratteristica tensione-corrente ha quindi l andamento mostrato in Fig 15.8c: l alimentatore puo fornire, in condizioni normali, una corrente piu alta di quella che viene erogata in caso di corto circuito. Un esempio numerico ci puo aiutare a comprendere questo comportamento. Supponiamo di avere una tensione regolata di 5V. Scegliamo Con le formule precedenti troviamo R SC = 30 Ω R 3 = 2.7 kω R 4 = 5.6 kω I SC = 30 ma I K = 110 ma Il circuito quindi puo fornire una corrente fino a 110 ma, ma in caso di corto circuito la corrente e limitata a 30 ma. Non abbiamo tenuto conto finora della corrente che circola in Q 2 In condizioni di corto circuito: essa e comunque limitata dall operazionale (che ha una corrente di uscita massima), ma se si vuole ridurla a valori piu bassi e sufficiente aggiungere una resistenza opportuna sull uscita dell operazionale (vedi Fig 15.9), che non interferisce con le condizioni di normale funzionamento del circuito.

157 15.4. DISPOSITIVI DI REGOLAZIONE INTEGRATI 157 Figura 15.9: Circuito con foldback migliorato; 15.4 Dispositivi di regolazione integrati L esigenza di disporre di sorgenti di tensione stabilizzate ha portato allo sviluppo di regolatori di tensione integrati, disponibili in commercio, che possono essere facilmente utilizzati con l aggiunta di pochi componenti passivi. Ne esamineremo alcuni in questa sezione, ma prima conviene approfondire il concetto di riferimento di tensione. Abbiamo visto che per avere in uscita una tensione stabile e regolata e necessario disporre di un valore di riferimento stabile, che abbiamo ottenuto grazie ai diodi Zener. Non e l unica soluzione, ne esiste un altra che viene spesso utilizzata nei circuiti integrati e che e utile conoscere, ovvero il riferimento a bandgap Riferimento di tensione a bandgap Figura 15.10: Riferimento di tensione a bandgap. 2 Questo nome e abbastanza improprio ma e quello comunemente usato.

158 158 CAPITOLO 15. REGOLATORI DI TENSIONE Consideramo il circuito in Fig I due ingressi dell operazionale sono alla stessa tensione quindi possiamo scrivere Da cui ricaviamo V R V D2 R = V D2 V D1 R 1 (15.28) V R = R R 1 (V D2 V D1 )+V D2 (15.29) Ricordando la relazione corrente-tensione dei diodi possiamo scrivere I = I s e ni = I s e V D1 V T V D2 V T Dividendo membro a membro e passando ai logaritmi si ottiene 3 V D2 V D1 = V T log e n (15.30) Quindi la diviene V R = R R 1 (V T log e n)+v D2 (15.31) Il nostro scopo e di ottenere una V R indipendente dalla temperatura, ovvero stabile. La derivata rispetto a T della e V R T = ( R log e n) K T R 1 T + V D2 T = ( R R 1 log e n) K q + V D2 T (15.32) (15.33) Dove K e la costante di Boltzmann ( J/K) e q la carica dell elettrone ( C). La variazione della tensione di un diodo rispetto alla temperatura e sperimentalmente nota e vale V D2 T = V/ K per 1 < I D < 10mA (15.34) Quindi, se vogliamo che V R sia costante rispetto alla temperatura, ovvero annullare la sua derivata prima, dobbiamo avere (equazione 15.33) ( R R 1 log e n) K q = (15.35) da cui segue Con questa condizione otteniamo ( R R 1 log e n) = (15.36) V R 1.16V (15.37)

159 15.4. DISPOSITIVI DI REGOLAZIONE INTEGRATI 159 Figura 15.11: Un riferimento di tensione a bandgap di valore variabile. indipendente dalla temperatura. Si possono realizzare riferimenti di tensione, basati sullo stesso principio, con circuiti diversi. In Fig e mostrato un circuito che consente di ottenere qualunque valore di tensione. Per verificarne la validita si procede nello stesso modo con cui abbiamo affrontato il caso precedente LM723 Figura 15.12: a):piedinatura; b): Schema funzionale. L integrato LM723 (Fig 15.12) e un dispositivo molto flessibile che consente di realizzare regolatori con una tensione d uscita compresa tra 2V e 37V e di erogare una corrente fino a 150mA. E predisposto per la limitazione di corrente di corto circuito e per il foldback. Al suo interno contiene un riferimento di tensione calibrato a 7.15V, realizzato con uno Zener 3 E interessante notare che la differenza V D2 V D1 e funzione solo della temperatura assoluta (e del parametro noto n). Dispositivi di questo tipo vengono quindi utilizzati come termometri elettronici.

160 160 CAPITOLO 15. REGOLATORI DI TENSIONE Parametro Valore Unita Regolazione di linea 0.01 %V Out Regolazione di carico 0.03 %V Out Tensione di ingresso V Tensione di uscita V V in V Out V Corrente di uscita ma Tabella 15.1: Principali caratteristiche del LM723 compensato in temperatura e un operazionale. Il principio di funzionamento e analogo a quello studiato nella sezione precedente: un amplificatore di errore (Error amplifier) compara la tensione in uscita con quella di riferimento e pilota la base del transistor di uscita, aumentando o diminuendo la tensione per eliminare l errore. Un secondo transistor consente la limitazione di corrente e il foldback. Figura 15.13: a):regolatore con +2 V Out +7V ; b): Schema funzionale. Le principali caratteristiche sono riportate nella Tab Vedremo ora alcuni esempi che ci faranno comprendere come deve essere utilizzato questo dispositivo. Lo schema di montaggio dei componenti esterni dipende dal valore di tensione desiderato, ovvero se la V out e maggiore o minore di 7V.

161 15.4. DISPOSITIVI DI REGOLAZIONE INTEGRATI 161 Regolatore con V out compresa tra +2 e +7V Nella Fig 15.13a e riportato il montaggio da utilizzare per una V out compresa tra +2 e +7 V. In Fig 15.13b si mostra lo schema funzionale che aiuta a comprendere l effettivo funzionamento del dispositivo. A partire dalla V Ref disponibile sul piedino 6 (7.15V ) si costruisce con il partitore R 1,R 2 il valore di tensione V Out desiderato e questo viene connesso all ingresso non-invertente (NII, piedino 5) dell amplificatore di errore. L uscita V Out (piedino 10) viene riportata, tramite il resistorer 3, all ingresso invertente (II, piedino 4) dell amplificatore di errore. Il condensatore tra l ingresso invertente e il piedino 13 Frequency Compensation ha solo la funzione di ridurre il guadagno dell amplificatore ad alta frequenza e ad evitare possibili oscillazioni indotte da disturbi. I piedini 7 e 8 sono connessi insieme e collegati all alimentazione, il piedino 5 (V ) e connesso a massa. Non utilizziamo per ora le uscite 2 e 3 (Current Sense e Current Limit), le useremo piu avanti. Figura 15.14: a):regolatore con V Out > +7V ; b): Schema funzionale. Come al solito, quando si utilizzano operazionali, e opportuno scegliere in modo ragionevole il valore dei resistori; R 1 e R 2 dovrebbero essere dell ordine dei kω, e R 3 R 1 R 2. In conclusione, all uscita 10 avremo la nostra tensione regolata R 2 V Out = 7.15 (15.38) R 2 +R 1 e potremo utilizzarla con un carico R L. Si noti che questo montaggio non ha (per ora) nessuna protezione contro i corti circuiti.

162 162 CAPITOLO 15. REGOLATORI DI TENSIONE Regolatore con V out > +7V Nella Fig 15.14a e riportato invece il montaggio da utilizzare per una V out maggiore di +7V. La tensione di riferimento viene connessa, tramite il resistore R 3, all ingresso noninvertente dell amplificatore di errore, mentre l uscita V Out viene riportata all ingresso invertente tramite il partitore R 1,R,2. In questo modo la comparazione avviene tra V Ref e l opportuna frazione di V Out. In definitiva, avremo in uscita la tensione V Out = 7.15(1+ R 1 R 2 ) (15.39) Il resto del montaggio e analogo al caso precedente e anche in questo caso e opportuno che R 3 R 1 R 2. Limitazione di corrente Figura 15.15: Limitazione di corrente. Possiamo introdurre una limitazione di corrente utilizzando lo schema riportato in Fig Si inserisce un resistore, R SC tra le uscite 2 e 3 (Current Sense e Current Limit), quando la caduta di tensione, V Sense, ai capi di questo resistore arriva a circa 0.6V il transistor Q 2 entra in conduzione e limita la corrente in uscita. La corrente massima e quindi I MAX 0.6 R SC (15.40) Foldback Il circuito di foldabck e ottenuto aggiungendo i resistori R 3 e R 4 (Fig 15.16). Il funzionamento e del tutto analogo a quello studiato nella Sez 15.3: scegliendo opportunamente i valori si puo ottenere una corrente di corto circuito inferiore alla corrente massima di normale funzionamento. 4 Si noti che la Figura esemplifica il casov out compresa tra+2 e+7v, ma ovviamente lo stesso montaggio puo essere utilizzato anche per V Out > +7V.

163 15.4. DISPOSITIVI DI REGOLAZIONE INTEGRATI 163 Figura 15.16: Foldback. Figura 15.17: Transistor esterno per aumentare la corrente disponibile. Transistor esterno per aumentare la corrente Se la corrente richiesta eccede le possibilita del LM723 si puo aggiungere un transistor esterno, Q 3, secondo lo schema riportato in Fig Altre applicazioni Ci sono molti altre possibili applicazioni di questo integrato, descritte nei fogli caratteristici, con cui e possibile ottenere tensioni regolate negative, ovvero tensioni positive superiori a 37V La serie LM7800 Per molte applicazioni e sufficiente disporre di regolatori di tensione fissa, a 3 terminali, capaci di adeguata dissipazione di calore e utilizzabili senza (o quasi) componenti esterni. Un esempio e la serie LM7800: consiste di regolatori di tensione fissa con sei possibili valori di tensione (Fig Sono dotati di protezione termica e limitazione della corrente di corto circuito.

164 164 CAPITOLO 15. REGOLATORI DI TENSIONE Figura 15.18: a): Integrato serie 7800; b): Schema di utilizzo Tipo V OUT (V) V IN min (V) V IN max (V) I MAX (A) 7805C C C C C C Regolatori di tensione variabili Esistono in commercio regolatori di tensione variabili in cui il valore di V OUT puo essere regolato facilmente con due resistori. L integrato LM317 e tra i piu comunemente utilizzati V OUT puo variare tra 1.2 e 37 V ; la corrente di uscita massima puo essere di 0.5 o 1.5 A (secondo il tipo). V IN massima e V. Nella Fig e mostrato un tipico montaggio del LM317, con un resistore fisso R 1 ed uno variabile R V (le capacita servono solo in funzione anti disturbo). Questo integrato fornisce una tensione di riferimento, V Ref, di 1.25V tra i terminali 1 e 3. Inoltre, dal terminale 1 esce una piccola corrente, I Adj di circa 100µA. Si ha quindi: La tensione V OUT puo essere regolata variando R V. V OUT = R 1 I 1 +R V (I 1 +I adj ) (15.41) = V ref +R V ( V ref R 1 +I adj ) (15.42) V ref +V ref R V R 1 (15.43) = 1.25(1+ R V R 1 ) (15.44)