ASIC CARATTERISTICHE GENERALI INTRODUZIONE La complessità di un circuito di elettronica digitale rende spesso difficoltosa la realizzazione del circuito stampato. Inevitabilmente ciò comporta l aumento dei costi e la diminuzione della affidabilità. Inoltre, i circuiti integrati standard spesso sono sovradimensionati per l applicazione specifica, si pensi per esempio alle porte che rimangono inutilizzate in un integrato in contrasto con l esigenza di ottimizzare l insieme. I sistemi a logica cablata hanno il grosso svantaggio di offrire scarsa flessibilità a eventuali modifiche della funzione logica. Si tenga presente che molte volte è necessario apportare modifiche a causa di varianti od estensioni del progetto. Ogni variazione al progetto comporta una modifica del cablaggio che non è facile da realizzare. Pertanto sono stati inseriti in commercio circuiti: full-custom : cioè realizzati in base alle specifiche particolari fornite dal cliente. Si tratta di circuiti molto complessi realizzati su un singolo chip e quindi ottimizzati in prestazioni, consumo e dimensioni. Se però la produzione non è adeguata il costo sale enormemente. semi-custom: si tratta di una categoria di circuiti integrati che rappresenta una via di mezzo fra i circuiti standard e quelli full custom che raccoglie i vantaggi di entrambe e cioè flessibilità, affidabilità, economicità. Tali dispositivi sono indicati con il termine ASIC : application specific integrated circuit ( circuiti integrati per applicazioni specifiche). ASIC Sono dispositivi costituiti da un gran numero di blocchi elettronici elementari rappresentati da porte logiche, flip flop, singoli transistor le cui interconnessioni sono lasciate incomplete, affidate all utilizzatore in base alle sue esigenze. Il lavoro di progettazione e realizzazione delle interconnessioni viene effettuato con tecniche assistite da calcolatore. Gli ASIC costituiscono al giorno d oggi la soluzione tecnologicamente più avanzata nella progettazione hardware. Asic.doc Pag. 1
CLASSIFICAZIONE ASIC Personalizzabili dal costruttore Personalizzabili dall utente Semi-custom Full-custom FPGA Complex PLD PLD Gate-array Standard cell GAL PROM PLA PAL PLS Asic personalizzabili dal costruttore: Semi-custom: predefinito in parte dal costruttore Full-custom:completamente realizzato dal costruttore, le cui interconnessioni sono realizzate ancora in fabbrica con procedimento di mascheratura sul silicio. Asic personalizzabili dall utente: Il principio su cui si basano è analogo a quello delle PROM; in linea di massima la personalizzazione del circuito avviene agendo su contatti a fusibile posti all incrocio fra le righe e le colonne della struttura base del circuito. Tra gli asic programmabili si distinguono PLD ( programmable logic device ): programmabili una sola volta dall utente; EPLD( erasable programmable logic device ): programmabili più volte. I PLD sono analoghi alle PROM, gli EPLD alle EPROM. Software di programmazione: ABEL o VHDL Asic.doc Pag. 2
SIMBOLISMO dei dispositivi PAL e PLA Un dispositivo logico programmabile consiste in una matrice di fusibili (come le PROM) che collegano gli ingressi a porte AND che sono a loro volta collegate a porte OR. La rappresentazione grafica dello schema interno di un dispositivo programmabile è molto complessa per cui per snellire la grafica si sono adottate delle convenzioni. Le varie linee di ingresso sono sostituite da un unica linea i collegamenti fissi sono rappresentati con un punto quelli programmabili con una X L assenza del punto o della X indica che il contatto è aperto. Il circuito di figura rappresenta un NAND a due ingressi di cui il primo è collegato in maniera fissa alla linea A, il secondo è collegato alla linea B con una connessione programmabile indicata per convenzione con un fusibile. I contatti possono essere veri e propri fusibili come quelli usati nelle PROM oppure strutture MOS a gate fluttuante come nelle EPROM. ESEMPI Asic.doc Pag. 3
Asic.doc Pag. 4
PROM Una PROM può essere rappresentata da un decodificatore realizzato a porte AND e da una matrice a porte OR. In figura è riportata una PROM a 4 ingressi, 4 uscite quindi da 16 celle. Gli ingressi sono raddoppiati da buffer con doppia uscita, invertente e non invertente. Le 8 linee sono collegate in maniera fissa a 16 porte AND una per ogni possibile combinazione delle 4 linee di ingresso. Per ognuna delle 16 combinazioni degli ingressi viene portata a livello alto l uscita di un solo AND. Le uscite del decodificatore sono collegate in modo programmabile alle 4 porte OR. Supponiamo di aver programmato la PROM come in figura. Alla combinazione DCBA = 0000 corrisponderà O 3 O 2 O 1 O 0 = 1100 Alla combinazione DCBA = 0001 corrisponderà O 3 O 2 O 1 O 0 = 0100 Alla combinazione DCBA = 1111 corrisponderà O 3 O 2 O 1 O 0 = 0111 La struttura di una PROM consente di realizzare qualsiasi circuito di logica combinatoria in quanto è possibile ottenere per ogni combinazione degli ingressi la opportuna sequenza delle uscite. Il limite della struttura di tipo PROM è l aumento dei contatti programmabili al crescere della capacità. Per esempio una prom con 10 linee di ingresso quindi 1024 celle, di 4 bit ciascuna contiene 1024 porte AND e quindi 1024 x 4 contatti programmabili. Asic.doc Pag. 5
PAL La struttura di una PAL è identica a quella di una PROM salvo che la rete del decodificatore è a contatti programmabili mentre quella della matrice di uscita è a contatti fissi così come riportato in figura. Ogni uscita rappresenta la somma logica di una parte dei possibili prodotti. Pur con questa limitazione è sempre possibile realizzare qualsiasi funzione logica scegliendo la PAL della opportuna dimensione. Nel caso di una PAL a 10 ingressi, mantenendo 16 linee di prodotto, i contati programmabili risulterebbero solo 16 x 2 x 10 = 320 fusibili. In commercio esistono PAL che al posto di una struttura AND-OR presentano strutture di tipo NAND-NAND, NOR-OR, OR-NAND, AND-NOR, NOR-NOR, NAND-AND, OR-AND con cui, utilizzando le regole della logica booleana ed i teoremi di De Morgan, è possibile realizzare qualsiasi funzione logica. Molte PAL presentano in uscita dei flip flop che permettono di memorizzare il livello generato. Asic.doc Pag. 6
PLA Nelle PLA è possibile programmare sia le linee del decodificatore che quelle della matrice di OR. Il vantaggio è quello di una maggiore flessibilità. Una possibile struttura è riportata in figura. Asic.doc Pag. 7
GAL I dispositivi programmabili e cancellabili prendono il nome di EPLD e godono attualmente di un grande successo commerciale. La cancellazione avviene tramite raggi U.V. come nelle EPROM oppure elettricamente come nelle EEPROM. Questi ultimi dispositivi sono chiamati GAL, generic array logic. Fondamentale per la loro programmazione è l'utilizzo di pacchetti software. ELENCO DEI PROGRAMMABILI: PAL: Matrice AND programmabile matrice OR fissa PLA: Matrice AND programmabile matrice OR programmabile PLD o PLS: sintesi di circuiti sia combinatori che sequenziali FPLA: dispositivi cancellabili e riprogrammabili simili alle PLA FPGA EPLD - EPAL: cancellazione e riprogrammazione del circuito combinatorio e sequenziale come nelle memorie EPROM. E 2 PAL GAL: cancellazione e riprogrammazione del circuito combinatorio e sequenziale tramite impulsi elettrici LCA: si autoprogrammano all accensione andando a leggere in una memoria (RAM) di programma esterna ( carenti in fatto di sicurezza) LIBRO DI TESTO PAG. 266 Asic.doc Pag. 8
1.7.1 GAL 16v8 DESCRIZIONE GENERALE The PALCE16V8 is an advanced PAL device built with low-power, high-speed, electricallyerasable CMOS technology. It is functionally compatible with all 20-pin GAL devices. The macrocells provide a universal device architecture. The PALCE16V8 will directly replace the PAL16R8, with the exception of the PAL16C1. The PALCE16V8Z provides zero standby power and high speed. At 30-µA maximum standby current, the PALCE16V8Z allows battery-powered operation for an extended period. The PALCE16V8 utilizes the familiar sum-of-products (AND/OR) architecture that allows users to implement complex logic functions easily and efficiently. Multiple levels of combinatorial logic can always be reduced to sum-of-products form, taking advantage of the very wide input gates available in PAL devices. The equations are programmed into the device through floating-gate cells in the AND logic array that can be erased electrically. The fixed OR array allows up to eight data product terms per output for logic functions. The sum of these products feeds the output macrocell. Each macrocell can be programmed as registered or combinatorial with an active-high or active-low output. The output configuration is determined by two global bits and one local bit controlling four multiplexers in each macrocell. Asic.doc Pag. 9
Asic.doc Pag. 10