Esercizio 1. semaforo verde semaforo rosso T V1 VG 1. semaforo verde-giallo semaforo rosso T G V 2. semaforo rosso semaforo verde T V2 VG 2

Documenti analoghi
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

DC3SEM2LT Kit Impianto Semaforico 3 Semafori 2 Luci automatici

Progetto di Contatori sincroni. Mariagiovanna Sami Corso di reti Logiche 8 Anno

SIMULATORE DI PARCHEGGIO A DUE ZONE DL 2120RM. Laboratorio di Automazione

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Reti sequenziali. Nord

Flip-flop, registri, la macchina a stati finiti

I Indice. Prefazione. Capitolo 1 Introduzione 1

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

SIMULATORE DI SEMAFORO INTELLIGENTE DL 2121RM. Laboratorio di Automazione

Esercizio 4.3. Esercizio 4.4

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone

Prova d esame di Reti Logiche T 10 Giugno 2016

Università degli Studi di Cassino

PSPICE Circuiti sequenziali principali

Manuale di Riferimento

Circuiti sequenziali

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte F: Conversione A/D e D/A Lezione n F - 3: Convertitori A/D

A.C. Neve Esercizi Digitali 1

Flip flop: tempificazione latch ed edge-triggered

TIMER A MICROPROCESSORE 72X72 PER IMPASTATRICI

Metronomo. Progettare l hardware del metronomo, utilizzando come base dei tempi un modulo generatore di clock a 10 MHz. Fig. 1. Fig. 2.

Rivelatori di fughe gas per abitazioni conformi alla norma UNI-CIG 70028

Progetto di un Interruttore a Combinazione

Introduzione - Modello. Introduzione - progetto e strumenti

Indice Introduzione Avviso importante per i lettori Capitolo 1 Apparecchi di manovra, di protezione e sensori

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Misure di frequenza e di tempo

Architettura dei computer

Indice. Prefazione. sommario.pdf 1 05/12/

Automi a stati finiti

1. Automi a stati finiti: introduzione

GARA NAZIONALE DI ELETTRONICA E TELECOMUNICAZIONI. Progetto di un sistema di riempimento e svuotamento di un contenitore.

Verificare il funzionamento delle memorie RAM Saper effettuare misure di collaudo. Dip switch Pulsante n.a. Octal tri-state buffer IC2 = MM 2114

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte F: Conversione A/D e D/A Lezione n F - 4: Circuiti per convertitori A/D

T10 CONVERTITORI A/D E D/A

PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico

I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione.

ARC 544 ALIMENTATORE DC REGOLABILE STABILIZZATO IN TENSIONE

Esercizi Logica Digitale,Circuiti e Bus

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Esercitazioni di Reti Logiche. Lezione 5

Attuatore 4 canali 10A Easy DIN GW Manuale tecnico

Richiami di Algebra di Commutazione

Descrizione caratteristiche cilindri elettrici serie ECC+

Esame di INFORMATICA Lezione 4

I CONTATORI. Definizioni

Siemens S.p.A Apparecchi di controllo SENTRON. Aggiornamento Catalogo SENTRON 02/2012

PREMESSA In questa lezione analizziamo le diverse modalità di programmazione del PLC, soffermandoci in particolare sulle programmazioni KOP e AWL.

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

M2400 Uscita analogica


20 Tecnica del sequenziatore

Programmazione dei PLC in linguaggio Ladder

RICEVITORI WIRELESS BT-PR02 RF BT-FR-02 BT-WR02 RF BT-WR02 H&C RF

Calcolatori Elettronici T. Complementi ed Esercizi di Reti Logiche

(competenze digitali) CIRCUITI SEQUENZIALI

OROLOGIO DIGITALE PROGRAMMABILE AHC15A

Macchine Sequenziali

EP200/8Z EP200/4Z CONCENTRATORI PARALLELI IS0090-AF

TABELLONE ELETTRONICO MOD. C 89 E / C - 81 ISTRUZIONI PER L USO

Videocitofonia 2 FILI

ACNSEM3L. I - Centralina controllo semafori a due o tre luci F - Centrale de contrôle pour les feux GB - Control unit for traffic lights

1043/277. Sch 1043/277

Circuiti di commutazione, codifica e decodifica

Ottava esercitazione. Soluzione prova d esame 14 Settembre a.a

GW : ATTUATORE DIMMER RESISTIVO INDUTTIVO (600W)

Esame di Informatica A.A. 2012/13

Dalla tabella alla funzione canonica

SCHEDA PRODOTTO NDA LIRA DIGITAL Interfaccia digitale di un inverter trifase per New Decors Art Srl

Reggio Calabria, 29 Aprile 2009 ING.VALERIO SCORDAMAGLIA

ISO Allegato M04.10 EL10353 DIMMER LAMPIONE

Programmazione LADDER dei PLC Esempi ed esercizi Prima parte. ITI Alessandro Volta - Sassuolo Anno Scolastico 2009/2010

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

Introduzione I contatori sono dispositivi fondamentali nell elettronica digitale e sono utilizzati per:

Manuale tecnico. Attuatore comando motore 1 canale 8A Easy GW GW GW 14767

Pulsanteria Harmony Robustezza generale C.+70 C temperatura di funzionamento IP 66, 67, 69, 69K. Certificazioni marine rinnovate

Interruttore singolo per comandi ON/OFF Tipo: x, EC 16x x

0 20mV; 0 40mV; 0 80mV; 0 160mV; 0 320mV; 0 640mV; 0 1,28V; 0 2,56V 0 5V; 0 10V

FSM: Macchine a Stati Finiti

RX40 R I C E V I T O R E R A D I O 4 0 C A N A L I MANUALE D USO E INSTALLAZIONE (VERSIONE 1.1)

Beldì Luca, Syed Rafah. Impianto per Controllo Accessi ad una Banca

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

TABELLONE ELETTRONICO MOD. C WP4 ISTRUZIONI PER L USO

Ricevitore di segnale per TDM02/B modello TDM02/A

Il processore. Istituzionii di Informatica -- Rossano Gaeta

Modulo 8. Elettronica Digitale. Contenuti: Obiettivi:

Flip-flop e loro applicazioni

Tecnologie dei Sistemi di Automazione e Controllo

Domande di Reti Logiche compito del 29/1/2016

Attuatore 4 canali 16AX System DIN GW 90740A. Manuale tecnico

RELÈ di TERRA PER TENSIONE CONTINUA M79

Calcolatori Elettronici Reti Sequenziali Asincrone

Istruzioni di funzionamento. Sensore di livello capacitivo KNM. N. di disegno /00 04/2001

(Link al materiale in formato html)

ISTRUZIONI IN BREVE PER RIPRODUTTORI DIGITALI SERIE RDP 1 SERIE

Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2

Transcript:

Esercizio 1 Il sistema di controllo di un impianto semaforico posto all incrocio di due strade deve operare secondo due distinte modalità di funzionamento, selezionate rispettivamente dal valore logico 1 (funzionamento diurno) e dal valore logico 0 (funzionamento notturno) di un segnale di ingresso x proveniente da un timer elettromeccanico esterno. Il funzionamento diurno prevede la generazione ciclica ed ordinata delle seguenti quattro segnalazioni: segnalazione 1 a direttrice di marcia 2 a direttrice di marcia durata [s] semaforo verde semaforo rosso T V1 semaforo verde-giallo semaforo rosso T G semaforo rosso semaforo verde T V2 semaforo rosso semaforo verde-giallo T G Il funzionamento notturno prevede la generazione ciclica ed ordinata delle seguenti due segnalazioni: segnalazione 1 a direttrice di marcia 2 a direttrice di marcia durata [s] semaforo spento semaforo spento T S semaforo giallo semaforo giallo T S A seguito di una variazione del segnale x, la commutazione dall una all altra modalità di funzionamento può avere luogo soltanto al termine della generazione della segnalazione o nel caso di passaggio al funzionamento notturno, della segnalazione nel caso di passaggio al funzionamento diurno. La generazione ciclica delle segnalazioni corrispondenti alla nuova modalità di funzionamento selezionata deve iniziare con e, rispettivamente.

Il sistema di controllo dell impianto semaforico deve essere strutturato secondo lo schema indicato in figura. L unità di temporizzazione ha il compito di generare un segnale di di frequenza 1 Hz a partire da un segnale digitale di frequenza 50 Hz e duty-cycle 50%, derivato tramite apposito circuito di rettificazione dalla tensione di alimentazione del sistema. L unità di controllo ha il compito di identificare via via la segnalazione corrente da generare ( ), in dipendenza del valore assunto dal segnale di ingresso x, opportunamente sincronizzato tramite un circuito di campionamento, ed in accordo alle regole in precedenza delineate. Il tempo di permanenza della segnalazione corrente è reso disponibile dall unità di memoria, la quale comprende quattro locazioni di otto bit indirizzabili tramite i segnali A 1 e, in cui sono riportati, nell ordine, i valori di T V1 (A 1 = ), T G (A 1 = ), T V2 (A 1 = ), T S (A 1 = ), ciascuno espresso in secondi e rappresentato mediante due cifre BCD. L unità di elaborazione ha il compito di indicare all unità di controllo, tramite attivazione del segnale TO, il completamento dell intervallo di generazione della segnalazione corrente. L unità di uscita, infine, ha il compito di gestire, in dipendenza della segnalazione corrente, i segnali L V1, L G1, L R1, L V2, L G2, L R2 che comandano l accensione delle lampade rossa, gialla, verde per le due direttrici di marcia. Allorché il segnale reset è attivo (a seguito dell accensione dell impianto o della pressione di un pulsante previsto allo scopo), tutte le lampade devono essere mantenute spente. Il sistema di controllo dovrà poi attuare la modalità di funzionamento selezionata dal segnale x, a partire dalla corrispondente prima segnalazione, non appena il segnale reset si disattiva. 1. Si definisca il grafo degli stati dell unità di controllo ed una sua possibile realizzazione basata su un contatore bidirezionale. 2. Si esegua il progetto delle unità di temporizzazione, di elaborazione e di uscita, avvalendosi dei componenti ritenuti più idonei allo scopo.

3 U.U. 6 L V1 L G1 L R1 L V2 L G2 L R2 x FF-D X U.C. A 1 2 U.M. 8 (50 Hz) U.T. (1 Hz) reset TO U.E. U.T.: unità di temporizzazione U.C.: unità di controllo U.M.: unità di memoria U.E.: unità di elaborazione U.U.: unità di uscita

U.C. Segnalazione 0 0 reset X TO A 1 rete combinatoria LD R E U/D I 0 I 1 I 2 3-bit counter y 2 1 0 0 1 1-1 - y 2

Unità di controllo X TO, A 1 stato (y 2 ) n -0 X TO -1,,,, 0 0,-- 1, 0, 0 0,-- 0, 0, 1 1,-- 0, 0, -1, 0 0,-- 0, 1, 0 0,-- 0, 0,,, - 1 ---,-- ---,-- ---,-- 1 1,-- 0, 0, -1,, - 1 ---,-- ---,-- ---,-- (y 2 ) n+1,(a 1 ) n A 1 = X + +y 2 Funzionamento notturno Funzionamento diurno = X +

Unità di controllo X TO stato (y 2 ) n -0 0 0,0-0- 1,0-0,0-0 0,0-0- 0,0-0,0-1 1,0-0- 0,0-0,0-0 0,0-0- 0,-- 1,0-0 0,0-0- 0,-- 0,-- - 1 ---,---- ---,---- ---,---- 1 1,0-0- 0,0-0,0- - 1 ---,---- ---,---- ---,---- E = TO U/D = X+ LD = TO (X +y 2 ) I 2 = 0 I 1 = 0 I 0 = X R= reset [+ y 2 ( )] (y 2 ) n+1,(ld I 0 E U/D ) n

Unità di elaborazione Unità di uscita TO reset LD I 0 I 1 I 2 I 3 LD I 0 I 1 I 2 I 3 0 U/D BCD U/D BCD 1 E counter Z E counter Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3 (1 Hz) LSB U.M. DEC 1 Unità di temporizzazione MSB stato y 2 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1-1 --- --- 1 0 0-1 --- --- 1 (50 Hz) E BCD Z E BCD R counter counter Q 0 Q 1 Q 2 Q 3 Q 0 Q 1 Q 2 Q 3 (1 Hz) L V1 L G1 L R1 L L L V2 G2 R2 L V1 = L V2 = L R1 L G1 = y 2 + L = y G2 2 L R1 = y 2 + y 2 L R2 = L V1

Problema 2 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso X 1, X 2 (i quali non variano mai contemporaneamente) e da un segnale di uscita Z. Z può cambiare di valore soltanto se: X 1 presenta due consecutivi fronti e corrispondentemente X 2 mantiene il valore logico 0; X 1 presenta due consecutivi fronti e corrispondentemente X 2 mantiene il valore logico 1. Nel primo caso Z deve assumere il valore 0, nel secondo il valore 1. Si determini: 1) il diagramma degli stati della rete; 2) una possibile tabella delle transizioni minima priva di corse critiche. X 1 X 2 Z

X 1 X 2 Grafo degli stati 0-0- A,0 C,0 E,1 G,1 B,0 D,0 F,1 H,1 1-1- Classi massime di compatibilità {A}, {B}, {CH}, {DG}, {E}, {F} Diagramma delle adiacenze e mappa di codifica /y 2 y 3 0 A CH F B 1 DG E - - ecc.