Elettronica dei Sistemi Digitali LA

Documenti analoghi
separazione dei wafer processo di integrazione CMOS singola fetta testing su fetta inserimento nel package

Memorie a semiconduttore e tecnologia

Porte logiche in tecnologia CMOS

PROCESSO DI FABBRICAZIONE DISPOSITIVI CMOS. Ing. Marco Grossi Università di Bologna, DEI

MOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da:

4 STRUTTURE CMOS. 4.1 I componenti CMOS

Laboratorio di Elettronica

Fondamenti di Elettronica, Sez.3

Struttura del condensatore MOS

Dispositivi e Tecnologie Elettroniche. Il transistore MOS

Tecnologie fondamentali dei circuiti integrati:panoramica

Esercizio U4.1 - Diffusione gassosa

DE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013

DE e DTE: PROVA SCRITTA DEL 4 Giugno 2012

Tecnologia Planare del silicio

1) Il lato n è lungo (1 mm), mentre quello p è sicuramente corto (3 µm). Calcoliamo la regione di svuotamento per V = 0.5 V: = V.

Microelettronica. Anno Accademico 2008/2009 Massimo Barbaro. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

DE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione

Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET

CAPITOLO 9 TECNOLOGIE DI FABBRICAZIONE DEI CIRCUITI INTEGRATI

Elettronica dei Sistemi Digitali Le porte logiche CMOS

TREDI. Luciano Bosisio INFN Trieste. Maurizio Boscardin ITC-irst Trento

Dispositivi e Tecnologie Elettroniche

Dispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS

Anche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide

Elettronica I Porte logiche CMOS

Tel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì

DE e DTE: PROVA SCRITTA DEL 22 Gennaio 2012

Tecnologie di dispositivi, circuiti e sistemi elettronici

Materiali dell elettronica allo stato solido

Rivelatori a semiconduttore

L'INDUZIONE ELETTROSTATICA E IL COMANDO DI TENSIONE DEL GATE DEL MOSFET

CAPITOLO IV TECNOLOGIE DEI MATERIALI SEMICONDUTTORI

Deposizione chimica da fase vapore (CVD) G. Vozzi

Riferimenti: Fundamentals of Semiconductor Fabrication. Elettronica digitale (cap.2) Paolo Spirito (McGraw Hill, 2002) (Wiley; 1st Ed.


Sistemi e Tecnologie Elettroniche

Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

Impiantazione Ionica. G. Vozzi

Il Sistema Metallo Ossido Semiconduttore (MOS)

Produzione del Silicio per uso elettronico

Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS

Come non fare un circuito integrato

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr.

DE e DTE: PROVA SCRITTA DEL 8 Febbraio 2012

Realizzazione dei circuiti integrati

I dispositivi elettronici. Dispense del corso ELETTRONICA L

DE e DTE: PROVA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ

SEMICONDUTTORI ESTRINSECI: EFFETTO SULLA MOBILITÀ

Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS

Dalla sabbia al silicio: ecco come nasce un processore Intel. Scritto da Administrator Lunedì 20 Luglio :00

DE e DTE: PROVA SCRITTA DEL 16 Luglio 2012

Transistori MOS. Ing. Ivan Blunno 21 aprile 2005

Tecniche di Layout. Lucidi del Corso di Microelettronica. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica

DIAGRAMMI STICK. Sono una rappresentazione simbolica del layout dei circuiti integrati.

Esercizio U3.1 - Tensione di soglia del MOSFET a canale n

Processo CMOS. Lucidi del Corso di Circuiti Integrati Modulo 1A

Tecnologie HW per TLC

DE e DTE: PROVA SCRITTA DEL 23 Luglio ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /Vs, µ p = 200 cm 2 /Vs,

Microelettronica. Programma dettagliato del Corso (1)

Programma dettagliato del Corso (1) Microelettronica. Programma dettagliato del Corso (2) Info. Anno Accademico 2004/2005 Massimo Barbaro

TECNOLOGIE ELETTRONICHE 1 A.A / 2005

Memorie a semiconduttore e tecnologia

Processo di Fabbricazione

Fondamenti di Elettronica, Sez.2

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte A: Transistori in commutazione Lezione n. 3 - A - 3:

Note sul layout. di circuiti CMOS

Elettromagnetismo e circuiti

IL MOSFET.

Laboratorio II, modulo

slides per cortesia di Prof. B. Bertucci

Dispositivi e Tecnologie Elettroniche. Introduzione alle Tecnologie Elettroniche

Processi fasi e osservazioni sulla produzione di C-MOS N-MOS BJT

INTEGRAZIONE DI UN CIRCUITO MICROFLUIDICO SUL RETRO DI UN MICROCHIP IN SILICIO

l evoluzione dell elettronica

EFFETTO FOTOELETTRICO

wafer (100) wafer (110) wafer (111) y x

DE e DTE: PROVA SCRITTA DEL 9 Gennaio 2012

Tecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione p. 2

Dispositivi e Tecnologie Elettroniche. Il sistema MOS

Giunzione pn. Giunzione pn

Documento scritto con OpenOffice ( su Mandrake Linux 10.1 (

Progettazione di circuiti integrati

Dispositivi elettronici. Transistor (MOSFET)

PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019

CAPITOLO 8 DISPOSITIVI E CIRCUITI INTEGRATI

Tecnologia Planare del silicio

Gas di elettroni in un metallo

TRANSISTOR DI POTENZA

Fisica di base dei semiconduttori

Componentistica elettronica: cenni

zoom in ANTONIO GIANNICO dalle origini ai giorni nostri

PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019

I transistor mosfet e jfet

I transistor mosfet e jfet

Semiconduttori. Bande di energia. Un cristallo è formato da atomi disposti in modo da costituire una struttura periodica regolare

Dispositivi elettronici. Effect

Elettronica I Introduzione ai semiconduttori

Transcript:

Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a. 2004-2005

Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist viene spalmato sul wafer di silicio. Successivamente questo viene illuminato da luce ultravioletta attraverso la fotomaschera. Il fotoresist viene sviluppato, e la parte di resist esposta alla luce viene rimossa Mediante attacco acido è possibile rimuovere selettivamente porzioni di materiale non protette dal resist Il fotoresist viene infine rimosso

Deposizione Ossidazione Il materiale da deporre (es. Al, Cu) viene immesso nell atmosfera, ad alta temperatura, finchè non se ne forma uno strato dello spessore voluto sulla superficie. Alle temperature indicate il silicio ossida, dando luogo ad uno strato di ossido di silicio, utilizzato come gate dei transistori MOS, come ossido di isolamento tra strati diversi, per impedire l impiantazione ionica al di fuori delle giunzioni di source e drain dei transistori MOS.

Impiantazione Ionica Gli atomi di drogante vengono sparati ad alta energia verso il wafer di silicio. L impiantazione avviene solo nelle regioni non protette dall ossido di silicio. E un processo a bassa temperaatura. L impiantazione ionica crea un danno cristallografico che è necessario compensare riscaldando successivamente la fetta (annealing). Con questo procedimento vengono formate le giunzioni di source e drain dei transistori MOS.

Processo CMOS CMOS = Complementary Metal-Oxide-Semiconductor Vediamo i passi di processo necessari per realizzare un invertitore CMOS Si parte da una fetta di Si con drogaggio di tipo p (con Boro, ad esempio). Lo spessore è circa 500µm Il contatto di substrato viene realizzato con una metallizzazione. Un substrato p-si è adatto per nmos e non per pmos p-si Al

Realizzazione della N-well Per i transistori a canale p serve un substrato di tipo n Realizzo una isola con drogaggio n dove saranno collocati i pmos L area scura individua le zone sulla fetta in cui il fotoresist verrà rimosso, lasciando esposta la fetta. Atomi di drogante di tipo n (donatori, es. P) vengono impiantati attraverso la finestra, realizzando un substrato di tipo n adatto per i pmos. L area realizzata è detta n- well.

Channel Stop Successivamente vengono individuate le aree attive dei transistori p ed n le quali verranno ricoperte da nitruro di silicio (Si3N4). Tutte le altre zone saranno sottoposte ad un impianto ionico p+ (detto di channel stop, poiché serve a prevenire la formazione di canali/strati di inversione di carica. Quindi ha funzione di mantenere isolamento tra i 2 transistori.

Ossido di campo Uno strato di ossido di silicio spesso, detto field oxide viene accresciuto sulle porzioni non mascherate. Insieme all impianto di channel stop ha il compito di prevenire la formazione di transistori parassiti (si noti come nella regione in cui si trova l impianto di channel stop di abbia una struttura MOS: metallo (ancora non è disegnato, ossido (SiO2), semiconduttore (p+ Si)

Ossido di gate Successivamente viene accresciuto uno strato di ossido sottile sulle aree attive (circa qualche decina di Angstrom), che influirà pochissimo sullo spessore dell ossido di campo. L ossido di gate deve essere di ottima qualità: spessore uniforme, senza difetti.

Deposizione di Poly-Si Successivamente silicio policristallino viene depositato sulla fetta, e viene effettuato etching secondo la maschera a sinistra. In questa fase viene rimosso anche l ossido sottile dalle zone attive.

Impiantazione ionica n+ Viene effettuata ovunque la maschera è scura. Serve a realizzare le giunzioni di source e di drain del transistore nmos, nonché il contatto di substrato dei transistori pmos. La presenza del Poly-Si fa sì che le giunzioni siano auto-allineate con il canale del transistore.

Impiantazione ionica p+ La maschera è complementare alla precedente. Tutta l area non esposta all impianto n+ verrà sottoposta all impiantazione p+. La funzione di questo passo è realizzare le giunzioni di source e drain dei transistori pmos. Alla fine delle impiantazioni il silicio viene scaldato per riparare i danni cristallografici generati dai droganti iniettati ad alta energia.

Ossido intermedio Uno strato di ossido viene deposto su tutto il wafer (non è accresciuto termicamente!). Questo strato farà da supporto per i livelli di metallizzazione sovrastanti e dovrà essere il più possibile planare.

Contatti Vengono realizzati dei fori in corrispondenza delle giunzioni, i quali verranno riempiti con composti del tungsteno (conduttori) per realizzare contatti con gli strati sovrastanti. Vengono detti via s.

Deposizione ed etching del Metal Alluminio viene deposto su tutta la superficie e, tramite la maschera, rimosso selettivamente. In questo modo è possibile realizzare piste per connettere i transistori. In modo particolare vengono effettuati i contatti tra i D per realizzare l invertitore e i contatti di alimentazione e di n-well. Si realizzano più strati di metallizzazione depositando ossido, realizzando le vie, deponendo e rimuovendo selettivamente lo strato di metallo. Oggi il numero di livelli di metallizzazione è >6

Livelli di interconnessione