Lezione 5. Lezione 5. Aritmetica dei microprocessori. Unità Aritmetico Logica (ALU) Unità aritmetico logica (ALU) Unità aritmetico logica (ALU)

Transcript

1 Lezione 5 Lezione 5 Sommario Unità aritmetico logica (ALU) Realizzazione di un circuito sommatore Realizzazione di una ALU elementare Realizzazione di un registro a scorrimento (shifter) Prima realizzazione di un circuito moltiplicatore Materiale di riferimento. D. A. Patterson,. L. Hennessy, Computer Organization and Design, Morgan Kaufmann, cap. 4 pagg A. Clements, "The principles of computer hardware", Oxford, 2, cap. 4, pagg W. Kleitz, "Digital and microprocessor fundamentals", Pearson Education, 23, cap. 3 e 6. Simone Buso - Microcontrollori e DSP - Lezione 5 Simone Buso - Microcontrollori e DSP - Lezione 5 2 Unità Aritmetico Logica (ALU) In ogni sistema a microprocessore si possono sempre individuare alcuni elementi costitutivi fondamentali, che sono:. unità aritmetico logica (ALU) 2. unità di controllo 3. memoria 4. periferiche di input-output (I/O) L unità aritmetico logica (ALU) è un insieme di circuiti digitali che permettono al processore di eseguire le operazioni logiche e aritmetiche fondamentali. Simone Buso - Microcontrollori e DSP - Lezione 5 3 Aritmetica dei microprocessori Le operazioni aritmetiche e logiche di base, che vengono realizzate dall ALU sono: ) esecuzione delle operazioni elementari (somma e differenza); 2) esecuzione delle operazioni logiche fondamentali (AND, OR, ); 3) funzioni di scaling dei dati attraverso rotazioni e/o scorrimenti a destra e a sinistra. In alcuni processori (DSP) l ALU è in grado di compiere anche operazioni più complesse, come moltiplicazione e, talvolta, divisione. Simone Buso - Microcontrollori e DSP - Lezione 5 4 Unità aritmetico logica (ALU) Lo svolgimento delle funzioni tipiche della ALU richiede alcuni circuiti logici fondamentali che sono: ) reti combinatorie per le funzioni logiche; 2) circuito sommatore/sottrattore; 3) registri e registri a scorrimento ( shifter ); 4) multiplexer (selettori); 5) circuito moltiplicatore. In alcune organizzazioni il moltiplicatore, con i suoi registri di appoggio, diventa una unità a se stante e separata dall ALU. Simone Buso - Microcontrollori e DSP - Lezione 5 5 Unità aritmetico logica (ALU) Ad esempio, una struttura che realizza le funzioni logiche di base, per un singolo bit, può essere la seguente: a b s selettore logico (multiplexer) r = a AND b oppure r = a OR b a seconda del valore del selettore s. Simone Buso - Microcontrollori e DSP - Lezione 5 6 r

2 Unità aritmetico logica (ALU) Il multiplexer è, a sua volta, un circuito logico combinatorio di base: s a b a y b s Dalla tabella si vede che Y=A se S=, Y=B se S=. Simone Buso - Microcontrollori e DSP - Lezione 5 7 y Unità aritmetico logica (ALU) Combinando in parallelo molte unità elementari a singolo bit si possono estendere le funzioni viste all intera parola del processore. In modo analogo si procede per le funzioni più complesse (e.g. sommatore). Una cella base per un sommatore sarà allora del tipo: C_in i R i = A i B i C_in i + A A i i B i C_in i + + R i A i B i C_in i + B i A i B i C_in i C_out C_out i i =A i B i +A i C_in i +B i C_in i Simone Buso - Microcontrollori e DSP - Lezione 5 8 Realizzazione di un sommatore Realizzazione di un sommatore A i B i + C_in i C_out i R i La realizzazione più semplice del sommatore si ricava dalle stesse equazioni booleane che lo definiscono. A i B i C_in i Rete logica per il circuito che calcola il risultato della somma dei due bit i-esimi. R i R i = A i B i C_in i + A i B i C_in i + A i B i C_in i + C_out i =A i B i +A i C_in i +B i C_in i A i B i C_in i Simone Buso - Microcontrollori e DSP - Lezione 5 9 Simone Buso - Microcontrollori e DSP - Lezione 5 Realizzazione di un sommatore A i Rete logica per il circuito che calcola il riporto della somma dei due bit i-esimi. A i Inv C_in i Y i B i C_in i C_out i B i + 2 s s 2 Simone Buso - Microcontrollori e DSP - Lezione 5 C_out i Simone Buso - Microcontrollori e DSP - Lezione 5 2

3 Abbiamo così realizzato una cella elementare di una ALU che è in grado di eseguire diverse operazioni sulla coppia di bit in ingresso (A i e B i ) ossia: ) A i AND B i oppure A i OR B i oppure A i AND B i oppure A i OR B i ; 2) A i + B i oppure A i + B i gestendo anche il riporto. Tutto è deciso da alcuni segnali di controllo che selezionano l uscita desiderata (s, s 2 ) e l eventuale negazione di B i (Inv). Simone Buso - Microcontrollori e DSP - Lezione 5 3 Inv A B A B A 5 B 5 C_in C_out C_in # C_out C_in # C_out C_in 5 #5 C_out 5 s s 2 Y Y Y 5 La connessione in parallelo di celle elementari permette di operare le funzioni aritmetico logiche su tutti i bit delle parole A e B in modo quasi simultaneo. Il ritardo di questo circuito è legato solo alla propagazione del riporto da una cella alla successiva. Simone Buso - Microcontrollori e DSP - Lezione 5 4 Il sommatore parallelo che abbiamo realizzato permette anche di eseguire la sottrazione! Infatti: A-B = A + C2(B) = A + neg(b) + Quindi è sufficiente selezionare l inversione di B e precaricare il riporto in ingresso con, anziché con come per la somma, per ottenere la sottrazione desiderata. La rappresentazione in complemento a due permette quindi di unificare i circuiti di somma e sottrazione. Simone Buso - Microcontrollori e DSP - Lezione 5 5 Il ritardo introdotto dalla propagazione del riporto nelle operazioni di somma può essere ridotto utilizzando opportuni circuiti ad alta velocità (tecniche di carry look-ahead). E importante che il ritardo sia minore possibile per consentire la massimizzazione della frequenza di clock del processore. Questa è limitata dalla durata dell operazione più lenta che il processore deve compiere in un solo ciclo. E quindi essenziale che operazioni molto comuni, come la somma, siano più veloci possibile. Simone Buso - Microcontrollori e DSP - Lezione 5 6 Essendo nota la funzione booleana che definisce il riporto in uscita da ciascuna cella del sommatore, è possibile calcolare il valore del riporto in ingresso a ciascuna cella a partire dai soli ingressi esterni (operandi e riporto iniziale). Il problema è però poi minimizzare la quantità di porte logiche necessaria a realizzare il precalcolo del riporto per tutte le celle. Questo si ottiene suddividendo il circuito sommatore in blocchi di 4 celle e usando un ragionamento di tipo iterativo. Simone Buso - Microcontrollori e DSP - Lezione 5 7 Il riporto in entrata alla cella sarà infatti: C_in = C_out = A B +A C_in +B C_in ovvero: C_in = A B +(A +B ) C_in In generale quindi: C_in i+ = A i B i +(A i +B i ) C_in i ovvero: C_in i+ = g i + p i C_in i dove g i = generazione p i = propagazione Simone Buso - Microcontrollori e DSP - Lezione 5 8

4 E quindi possibile scrivere i riporti come: C_in = g +p C_in C_in 2 = g +p g +p p C_in C_in 3 = g 2 +p 2 g + p 2 p g +p 2 p p C_in C_in 4 = g 3 +p 3 g 2 + p 3 p 2 g +p 3 p 2 p g + p 3 p 2 p p C_in e così via per tutte le celle successive. Siccome g i =A i B i e p i =A i +B i il calcolo dei vari C_in i richiede solo 3 livelli di logica in cascata. Simone Buso - Microcontrollori e DSP - Lezione 5 9 Estendere le equazioni di generazione e propagazione fino a 6 (o magari 32) celle comporta ancora l uso di un numero molto grande di porte logiche, ancorché distribuite solo su 3 livelli in cascata. Si preferisce allora estendere il ragionamento considerando ciascun blocco di 4 celle come un supersommatore, cui corrisponde ancora una volta un riporto in ingresso e uno in uscita. Un ragionamento analogo porta a scrivere le espressioni dei riporti per i supersommatori. Simone Buso - Microcontrollori e DSP - Lezione 5 2 Ad esempio, C4_in = G 3 +P 3 G 2 + P 3 P 2 G +P 3 P 2 P G + P 3 P 2 P P C_in dove: G = g 3 +p 3 g 2 + p 3 p 2 g +p 3 p 2 p g ; P = p 3 p 2 p p ; G = g 7 +p 7 g 6 + p 7 p 6 g 5 +p 7 p 6 p 5 g 4 ; P = p 7 p 6 p 5 p 4 ; e gli altri si ricavano per estensione diretta. Simone Buso - Microcontrollori e DSP - Lezione 5 2 La generazione dei riporti per i 4 supersommatori introduce altri due livelli di porte logiche. Il totale numero di livelli attraverso i quali devono passare i segnali di ingresso per generare i riporti sono quindi = 5 (6τ). La generazione dei riporti in un sommatore a 6 bit senza carry look-ahead richiede invece 6x2 = 32 (33τ) livelli di logica. Assumendo che ciascun livello introduca lo stesso ritardo (τ) si vede che il sommatore con carry look-ahead sarà 5 volte più veloce! Simone Buso - Microcontrollori e DSP - Lezione 5 22 Rivelazione dell overflow Ogni volta che si sommano algebricamente due numeri con lo stesso segno è possibile che si verifichi overflow aritmetico. Questo non può invece verificarsi mai se i due addendi hanno segno diverso (perché?). L espressione logica della condizione di overflow è quindi la seguente: V = s n- a n- b n- + s n- a n- b n- che esprime il fatto che il bit di segno della somma (s n- ) risulta diverso da quello di ciascuno dei due addendi (a n- e b n- ). Simone Buso - Microcontrollori e DSP - Lezione 5 23 Rivelazione dell overflow La relazione booleana di overflow che usa i segni degli addendi è difficile da realizzare perché richiede la memorizzazione dei bit di segno. Di solito invece almeno uno dei due addendi viene sovrascritto dalla somma. Una condizione equivalente e più economica è la seguente: V = C_in n- C_out n- + C_in n- C_out n- che esprime il fatto che, in caso di overflow, il riporto in ingresso all ultima cella del sommatore è diverso da quello in uscita. Simone Buso - Microcontrollori e DSP - Lezione 5 24

5 Rivelazione dell overflow Infatti, considerando il caso di due addendi positivi, l n-simo sommatore produrrà il seguente risultato: s n- = a n- + b n- + C_in n- = C_in n- C_out n- = Quindi se non c è overflow C_in n- sarà pari a, mentre sarà se c è. La relazione data rivela correttamente questa condizione tramite il termine C_in n- C_out n-. L altro termine interviene invece nel caso in cui i due operandi siano entrambi negativi. Simone Buso - Microcontrollori e DSP - Lezione 5 25 Il registro a scorrimento (shifter) è impiegato nelle ALU per diverse funzioni: ) allineamento dei dati prima o dopo operazioni aritmetiche (shift aritmetico); 2) moltiplicazione/divisione per potenze di 2 (shift aritmetico); 3) all interno di una unità di moltiplicazione per gestire la modalità intera o frazionaria (shift aritmetico); 4) per realizzare diverse funzioni logiche (shift logico). Simone Buso - Microcontrollori e DSP - Lezione 5 26 La differenza fra shift logico e aritmetico è la gestione del bit di segno (negli shift a destra). Gli shift a sinistra sono uguali (vengono sempre introdotti da destra). Nello shift logico la sequenza di bit che rappresenta la parola in ingresso viene fatta scorrere a destra introducendo da sinistra. Nello shift aritmetico il bit di segno viene invece esteso. Ad esempio: logico aritmetico Simone Buso - Microcontrollori e DSP - Lezione 5 27 La minima funzionalità, offerta da tutti i mc e DSP a livello di shifter, consiste nella possibilità di operare shift logici e aritmetici a sinistra o a destra di un solo bit per volta. Alcune unità offrono shifter programmabili (barrel shifter) con i quali è possibile operare scorrimenti multipli (di m bit) nelle due direzioni in modo automatico. Infine alcune unità infine rendono disponibile anche la funzione di shift circolare. Simone Buso - Microcontrollori e DSP - Lezione 5 28 La realizzazione più tipica di registro a scorrimento prevede il caricamento dei dati in modo parallelo. Inoltre è presente un circuito che genera la sequenza di impulsi necessaria ad operare lo scorrimento richiesto (contatore). Il registro vero e proprio è realizzato da una concatenazione di flip-flop (di tipo D o -K), con comando sensibile ai fronti (edgetriggered) o master-slave per evitare fenomeni di ripple lungo il registro. CTRL Input 2 A n- A n-2 A n-3 MUX MUX MUX Ingressi Q n- Q n-2 Q n-3 Simone Buso - Microcontrollori e DSP - Lezione 5 29 Simone Buso - Microcontrollori e DSP - Lezione 5 Uscite 3

6 Questa realizzazione permette: ) il caricamento dei dati in parallelo (CTRL = + impulso su CLK 2 ); 2) il caricamento dei dati in serie (CTRL = + impulso su CLK + dato su Input ); 3) lo shift a destra di m posizioni (CTRL =, + m impulsi su CLK + su Input (shift logico) oppure (shift aritmetico di numero < )); 4) lo shift a sinistra di m posizioni, collegando l uscita di ogni cella con l ingresso parallelo della precedente tramite un ulteriore MUX. Simone Buso - Microcontrollori e DSP - Lezione 5 3 Generatore di impulsi La realizzazione di un treno di m impulsi può essere ottenuta attraverso un contatore e un comparatore binari. Il comparatore binario è semplicemente un array di porte NXOR a due ingressi, che rivelano l identità dei bit di ingresso. Il contatore binario è invece, a sua volta, una applicazione tipica dei flip-flop (e.g. -K) e può essere di tipo sincrono (tutte le uscite commutano insieme) o asincrono (ripple). Simone Buso - Microcontrollori e DSP - Lezione 5 32 Generatore di impulsi Generatore di impulsi A A A 2 A B NXOR Q Q Q 2 B B B 2 Comparatore binario: Y è se e solo se tutti i bit di A sono uguali ai corrispondenti di B. Simone Buso - Microcontrollori e DSP - Lezione 5 33 Y Contatore binario asincrono. Le uscite commutano in sequenza (ripple) a cominciare dal fronte di discesa del clock esterno. I flip-flop sono configurati in modo toggle. L uscita Q conta i periodi di clock (in modo binario). Simone Buso - Microcontrollori e DSP - Lezione 5 34 Clock Start S R Q Generatore di impulsi Reset Reset Contatore i i i 2 i 3 i 4 i 5 i 6 i 7 Comparatore c c c 2 c 3 c 4 c 5 c 6 c 7 Registro CMP Treno di impulsi Schema elementare di un generatore di impulsi programmabile. Simone Buso - Microcontrollori e DSP - Lezione 5 35 Moltiplicazione La moltiplicazione viene realizzata a livello hardware in tutti i DSP e in molti microcontrollori (quelli più orientati al controllo real-time di processi veloci). Solo molto recentemente anche i processori per uso generico hanno cominciato ad offrire un circuito di moltiplicazione incorporato. Se non ci sono requisiti di massima velocità, la moltiplicazione può infatti essere sintetizzata in forma di macro programma, usando somme e scorrimenti (shift) ripetuti, in pratica imitando il calcolo manuale. Simone Buso - Microcontrollori e DSP - Lezione 5 36

7 In effetti, anche i circuiti moltiplicatori, nella loro forma più semplice, imitano il calcolo manuale. La moltiplicazione di 2 numeri naturali (unsigned) può essere eseguita come segue: x : bit = scrivo il moltiplicando _ 2: bit = scrivo + shift sx 3: bit 2 = come + 2 shift sx 4: sommo i prodotti parziali Simone Buso - Microcontrollori e DSP - Lezione 5 37 Sono possibili molte migliorie all algoritmo di moltiplicazione che permettono di risparmiare hardware e tempo: ) sommo tra loro i prodotti parziali a mano a mano che si formano (non serve memorizzarli), in pratica sommando il moltiplicando al risultato corrente solo se il bit del moltiplicatore è ; 2) invece di shiftare le somme parziali, shifto moltiplicando a sx (entra uno zero) e moltiplicatore a dx prima di calcolare il nuovo prodotto parziale. Simone Buso - Microcontrollori e DSP - Lezione 5 38 La successiva miglioria consiste nel ridurre il numero di bit del sommatore che esegue le addizioni dei prodotti parziali da 2n a n. Ciò è possibile perché, in ogni somma, metà dei 2n bit (quindi n bit) sono sempre nulli. Per ottenere questo risultato è sufficiente shiftare a destra il risultato corrente invece che il moltiplicando a sinistra. La somma con il risultato corrente va poi fatta solo sulla metà più alta del registro che contiene il risultato. Simone Buso - Microcontrollori e DSP - Lezione 5 39 n bit moltiplicando n bit moltiplicatore P + n bit n bit shift Md somma prodotto n bit shift controllo shift a dx scrittura Mt shift a dx Schema a blocchi di un moltiplicatore elementare per numeri unsigned a n bit Simone Buso - Microcontrollori e DSP - Lezione 5 4 Passo Azione Moltiplicatore Moltiplicando Prodotto (Mt) (Md) (P) valori iniziali.a P=P+Md.b shift dx P.c shift dx Mt 2 2.a NOP 2.b shift dx P 2.c shift dx Mt 3 3.a P=P+Md 3.b shift dx P 3.c shift dx Mt 4 4.a NOP 4.b shift dx P 4.c shift dx Mt Simone Buso - Microcontrollori e DSP - Lezione 5 4 Un ulteriore miglioria consiste nell eliminare il registro che contiene il moltiplicatore (Mt)! Ciò è possibile perché il valore di Mt può essere convenientemente ospitato nella parte bassa di P. Il controllo si basa allora sul bit meno significativo (LSB) di P invece che su quello di Mt. Ogni volta che si effettua uno shift a destra di P si shifta automaticamente anche il moltiplicatore. L algoritmo procede quindi in modo identico al caso precedente. Simone Buso - Microcontrollori e DSP - Lezione 5 42

8 Passo Azione Moltiplicando Prodotto (Md) (P) Mt valori iniziali.a P=P+Md.b shift dx P 2 2.a NOP 2.b shift dx P 3 3.a P=P+Md 3.b shift dx P 4 4.a NOP 4.b shift dx P L algoritmo ora richiede molte meno operazioni e risorse hardware. Simone Buso - Microcontrollori e DSP - Lezione 5 43 Moltiplicazione con segno La moltiplicazione di numeri con segno richiede un organizzazione apposita del moltiplicatore. La rappresentazione in complemento a due purtroppo non consente di estendere l organizzazione del moltiplicatore unsigned a numeri con segno, come risulta anche dall esempio precedente. Esiste un algoritmo di moltiplicazione, detto algoritmo di Booth, che permette di gestire correttamente la moltiplicazione di numeri con segno. Esso fornisce il risultato corretto per qualunque combinazione di segno degli operandi. Simone Buso - Microcontrollori e DSP - Lezione 5 44 L algoritmo di Booth sfrutta la disponibilità di un sommatore in complemento a due (che consente di fare anche sottrazioni) per fattorizzare il moltiplicatore in modo che il prodotto richiesto sia equivalente a una serie di shift. Ad esempio: -5 2 = 5 (4-6) = Il primo prodotto è uno shift a sinistra di 2 bit, il secondo uno shift a sinistra di 4 bit. L unica operazione che resta da fare è la sottrazione dei due risultati parziali. Simone Buso - Microcontrollori e DSP - Lezione 5 45 Booth ha osservato che la fattorizzazione in somme e differenze di potenze di 2 del moltiplicatore si può automatizzare semplicemente, valutando la sequenza dei bit del moltiplicatore stesso. Nella maggior parte dei casi, questo approccio consente la riduzione del numero di operazioni di somma necessarie al calcolo del prodotto. Questo dipende però dalla disposizione dei bit e non accade per esempio quando il moltiplicatore presenti alternanze di e (tipo ). Simone Buso - Microcontrollori e DSP - Lezione 5 46 L algoritmo di Booth estende l algoritmo visto in precedenza per i numeri unsigned. Esso considera i bit del moltiplicatore due alla volta e, in base alla composizione della coppia, decide il da farsi: ) se il bit corrente è e il precedente è, il moltiplicando viene sottratto al prodotto parziale; 2) se il bit corrente è e il precedente è, il moltiplicando viene sommato al prodotto parziale; 3) se i due bit sono uguali, non si fa nulla. Simone Buso - Microcontrollori e DSP - Lezione 5 47 Sono richieste alcune avvertenze aggiuntive: ) al termine di ogni passo, il prodotto deve essere comunque shiftato a destra; 2) lo shift del prodotto deve essere di tipo aritmetico, con estensione del segno; 3) nell eseguire la somma tra moltiplicatore e prodotto si devono tralasciare i riporti eventualmente generati dai due MSB; 4) inizialmente, il bit precedente quello meno significativo del moltiplicatore va considerato uguale a. Simone Buso - Microcontrollori e DSP - Lezione 5 48

9 Passo Azione Moltiplicatore Moltiplicando Prodotto (Mt) (Md) (P) valori iniziali.a P=P-Md.b shift dx P 2 2.a P=P+Md 2.b shift dx P 3 3.a P=P-Md 3.b shift dx P 4 4.a P=P+Md 4.b shift dx P Esempio: moltiplicazione di 2 (5 ) e 2 (-3 ). Il risultato è quello atteso: 5. Simone Buso - Microcontrollori e DSP - Lezione 5 49 E facile verificare che la realizzazione circuitale dell algoritmo di Booth non è di molto più complessa di quella vista in precedenza per la moltiplicazione unsigned. E sufficiente modificare la circuiteria logica di controllo. Il circuito modificato diventa allora capace di moltiplicare correttamente due operandi a n bit rappresentati in complemento a 2, per ogni combinazione di segno. Il risultato è un numero a 2n bit, sempre rappresentato in complemento a 2. Simone Buso - Microcontrollori e DSP - Lezione 5 5 Moltiplicazione Tutte le realizzazioni della moltiplicazione viste finora richiedono numerose iterazioni e comportano l esecuzione ripetuta di somme, sottrazioni e shift (anche l algoritmo di Booth). Specialmente per le applicazioni di signal processing, è invece essenziale poter eseguire la moltiplicazione molto velocemente. E quindi necessario disporre di un circuito combinatorio capace di eseguire la moltiplicazione in modo veloce, senza ricorrere a procedimenti iterativi. Simone Buso - Microcontrollori e DSP - Lezione 5 5