2. SINCRONIZZAZIONE (CENNI)

Transcript

1 2. SINCRONIZZAZIONE (CENNI) INTRODUZIONE AL PROBLEMA DELLA SINCRONIZZAZIONE SINCRONISMO DI BIT SCRAMBLING SINCRONISMO DI FRAME

2 INTRODUZIONE Abbiamo visto diverse tecniche in grado di convertire e di trasmettere un messaggio analogico in forma numerica. Un problema che non abbiamo ancora considerato è quello relativo al sincronismo tra trasmettitore e ricevitore. Il problema del sincronismo è molto importante. Un cattivo sincronismo pregiudica infatti le prestazioni di un sistema di telecomunicazioni digitale.

3 INTRODUZIONE DEFINIZIONI Tipicamente, un messaggio viene codificato con una parola di codice composta da n simboli (ad esempio n bit). I simboli (bit) che appartengono alla stessa parola di codice costituiscono un frame.

4 INTRODUZIONE Se a destinazione vogliamo ricostruire il messaggio originale, dobbiamo essere in grado di riconoscere in quale punto della sequenza ricevuta: inizia la forma d onda associata ad un bit (sincronismo di bit); inizia il frame relativo ad una parola di codice (sincronismo di frame).

5 INTRODUZIONE ESEMPIO DI SINCRONISMO DI FRAME Consideriamo una sorgente discreta quaternaria con alfabeto {A,B,C,D}. Usiamo la seguente codifica binaria per effettuare la trasmissione dei simboli: A 00, B 01, C 10, D 11 Supponiamo di trasmettere la sequenza ACB A C B SE, IN MODO ERRATO, IL RICEVITORE CONSIDERA QUESTO PUNTO COME INIZIO DEL FRAME, ALLORA SI RICOSTRUISCE LA SEQUENZA SBAGLIATA BA B A

6 INTRODUZIONE L analisi delle problematiche e delle tecniche legate al sincronismo di bit e al sincronismo di frame verrà condotta con riferimento alla trasmissione in banda base. I concetti che vedremo possono ovviamente essere estesi alle trasmissioni in banda traslata. NOTA Si tenga presente che nel caso di trasmissione in banda traslata esiste un ulteriore problema di sincronismo legato al recupero della frequenza e della fase della portante nei demodulatori coerenti.

7 INTRODUZIONE: SCHEMA DI UN RICEVITORE FILTRO LP ν () t RIGENERA- TORE MESSAGGIO IN USCITA BIT SYNC CLOCK FRAME SYNC INDICATORE DI FRAME Il sincronismo di bit viene ottenuto analizzando il segnale ricevuto. Il sincronismo di frame viene ricavato dal messaggio rigenerato e dal clock.

8 SINCRONISMO DI BIT Esistono diverse tecniche in grado di effettuare il sincronismo di bit: Tecniche basate su Filtro Passa-Banda e Aggiustamento di Fase (FPAF); Tecniche basate su Zero-Crossing Detection (ZCD); Tecniche basate su Early-Late Synchronizer (ELS).

9 TECNICHE BASATE SU FPAF Premessa: questa tecniche possono essere utilizzate solo con formati di linea (ovvero tipi di forme d onda della PAM) associati ad una densità spettrale contenente termini impulsivi a multipli di r b (tipicamente con formati RZ). Idea di base: sfruttare gli impulsi presenti nello spettro di densità di potenza a multipli di per ricavare un segnale di sincronismo per il il clock che governa il rigeneratore. r b Lo schema generale da utilizzare per implementare questa tecnica varia leggermente a seconda del formato di linea che si considera.

10 FPAF: FORMATO RZ UNIPOLARE Quando il segnale ν t ha un formato di tipo RZ unipolare, effettuare la sincronizzazione di bit è molto semplice. ( ) Ricordiamo che lo spettro G ν f di un segnale RZ unipolare contiene degli impulsi δ (n dispari) centrati a multipli di r : ν () t ( ) f nr b () G ν ( f ) b t T b -3r b r b -r b 3r b f

11 FPAF: FORMATO RZ UNIPOLARE ( ) Consideriamo la coppia di impulsi δ f ± r b. Un filtro passa banda con banda passante stretta e centrato in r b è in grado di estrarre una forma d onda sinusoidale proporzionale a cos 2π r t +Φ. ( ) b Un aggiustamento di fase consente di ottenere il segnale di sincronismo per il clock.

12 FPAF: FORMATO RZ UNIPOLARE SCHEMA DEL SINCRONIZZATORE cos ( 2π r t +Φ ) b ν () t FILTRO BP f r b AGGIUSTAMENTO DI FASE AL CONTROLLO DI CLOCK BIT SYNC

13 FPAF: FORMATO RZ POLARE ν () t Nel caso di trasmissione con formato RZ polare, lo spettro non contiene impulsi che permettano la sincronizzazione: G ν ( f ) t T b -2r b 2r b f Non si può usare lo stesso schema usato per il formato RZ unipolare.

14 FPAF : FORMATO RZ POLARE OSSERVAZIONE Consideriamo un generico segnale con formato RZ polare: ν () t T b t Il segnale per il controllo del clock può essere ottenuto elevando al quadrato ν () t : 2 ν () t ANALOGO AD UN SEGNALE RZ UNIPOLARE T b t

15 FPAF: FORMATO RZ POLARE Una volta ottenuto il segnale ν t, la componente sinusoidale cos( 2π r di frequenza f = r può essere estratta con un bt +Φ ) b filtro passa-banda analogamente a quanto fatto per il formato RZ unipolare. 2 () Anche in questo caso l aggiustamento di fase consente di ottenere il segnale di sincronismo per il clock.

16 FPAF: FORMATO RZ POLARE SCHEMA DEL SINCRONIZZATORE cos ( 2π r t +Φ ) b ν () t 2 ν () t FILTRO BP f r b AGGIUSTAMENTO DI FASE AL CONTROLLO DI CLOCK BIT SYNC

17 TECNICHE FPAF: PROBLEMI Le tecniche di sincronizzazione FPAF possono essere utilizzate solo con i formati di linea che hanno impulsi a multipli di r b NRZ. nello spettro non si possono utilizzare con i formati Nelle tecniche FPAF, il clock viene generato mediante un segnale di controllo nell ambito di un sistema ad anello aperto (non c è retroazione) il sistema di sincronizzazione risulta poco robusto.

18 TECNICA ZERO-CROSSING DETECTION (ZCD) La tecnica ZCD utilizza una configurazione ad anello chiuso (quindi permette una sincronizzazione più robusta rispetto alla tecnica precedente). Idea di base: il sincronismo di bit viene recuperato sfruttando le transizioni per zero del segnale nel dominio del tempo. Questa tecnica può essere applicata anche a formati di linea di tipo NRZ.

19 TECNICA ZCD Nei sistemi basati su ZCD, il clock viene fornito da un generatore di onda quadra la cui frequenza è funzione della tensione in ingresso. Questo dispositivo viene chiamato Voltage Controlled Oscillator (VCO). Il VCO è controllato da un segnale (tensione) derivato da un opportuna analisi delle transizioni per zero del segnale ricevuto ν t. ()

20 TECNICA ZCD: SCHEMA DEL SINCRONIZZATORE () t ν ZERO CROSSING DETECTOR z() t FILTRO LP γ () t VCO c() t

21 TECNICA ZCD Uno zero-crossing detector genera degli impulsi rettangolari di durata T b /2 in corrispondenza degli attraversamenti per zero del segnale ν t. () () Il treno di impulsi z t così ottenuto viene moltiplicato per il segnale di clock c() t proveniente dal VCO. Il segnale risultante da tale prodotto viene quindi integrato, filtrato e utilizzato come tensione di controllo γ t del VCO. ()

22 TECNICA ZCD L anello raggiunge una condizione di equilibrio quando i segnali t e z t sono sincronizzati e sfasati di T b /4. c () () () () In tale caso l area del segnale c t z t è nulla e quindi la tensione di controllo rimane costante. γ () t Eventuali scostamenti dalla condizione di sincronismo ideale vengono recuperati dal meccanismo ad anello chiuso aumentando (o diminuendo) opportunamente la tensione di controllo del VCO γ () t.

23 TECNICA ZCD: ESEMPIO ν () t z() t c() t T b / 2 Tb t t t z () t c() t T b / 4 t γ () t t

24 TECNICA EARLY-LATE SYNCHRONIZER (ELS) Idea di base: sfruttare il fatto che un segnale opportunamente filtrato presenta un massimo in corrispondenza dell istante ottimo di campionamento t opt e presenta una certa simmetria rispetto tale punto. ν () t t opt t

25 TECNICA ELS Supponiamo di campionare il segnale ν t all istante. () t k Fissiamo una quantità positiva δ < e consideriamo i campioni ν ( δ ) e ν + δ. 2 t ( ) k t k T b Se stiamo campionando correttamente (cioè se trasmettitore e ricevitore sono sincronizzati) : ν ( tk δ ) ν ( tk + δ ), tk topt ENTRAMBI < ν ( t k )

26 TECNICA ELS: ESEMPIO ν ( t k δ ) ν ( t k ) ν () t ERRORE DI SINCRONISMO ( ) t k ν ν () t ν ( t k δ ) ν ( t δ ) + k ν ( t k + δ ) t opt δ δ t δ δ SINCRONIZZAZIONE NON CORRETTA t k tk t opt SINCRONIZZAZIONE CORRETTA

27 TECNICA ELS Se stiamo campionando in ritardo (late sync): ( t k δ ) > ν ( t δ ) ν + k Se stiamo campionando in anticipo (early sync): ( t k δ ) < ν ( t δ ) ν + Si può quindi usare la tensione γ t = ν t k δ ν tk + δ per controllare un VCO. k () ( ) ( )

28 TECNICA ELS: SCHEMA DEL SINCRONIZZATORE S/H. ν ( t k δ ) ν () t RIT. T b δ VCO γ () t c() t RIT. T b + δ S/H. ν ( t k + δ )

29 SINCRONISMO DI BIT: PROBLEMA () Se il segnale ν t contiene una lunga sequenza di 0 o di 1, si può perdere il sincronismo (non ci sono attraversamenti per zero del segnale). Esistono dispositivi detti scrambler che riescono ad eliminare le lunghe serie di 0 e 1 garantendo un numero sufficiente di transizioni per lo zero.

30 SCRAMBLING Lo scrambling è un operazione di codifica applicata al messaggio da trasmettere che aggiunge un rumore pseudocasuale controllato al flusso di bit in modo da eliminare lunghe sequenze di 1 e 0 l effetto è quello di facilitare la sincronizzazione. L operazione di scrambling deve essere ovviamente reversibile in modo che, in ricezione, si possa riottenere dalla sequenza di bit codificata la sequenza originale.

31 SCRAMBLING L elemento base che costituisce uno scrambler è un registro a scorrimento (shift register). I bit della sequenza da trasmettere entrano nello shift register e scorrono in esso ogni T b. L uscita dello scrambling è una somma modulo-2 (corrisponde all operazione logica di OR-esclusivo) di alcuni bit contenuti nel registro.

32 SCRAMBLING: SCHEMA DELLO SHIFT REGISTER Controlla lo scorrimento Shift Register a n celle Clock b k b k-1 b k-2 b k-n-1 b k-n c i 0 = 1 cella non connessa al sommatore cella connessa al sommatore c 1 c 2 c n-1 c n b k = c 1 b k-1 c 2 b k-2 c n b k-n Sommatori modulo 2

33 SCHEMA GENERALE DI UN DISPOSITIVO DI SCRAMBLING Clock Shift register c 1 c 2 m k-1 m k-2 c n m k-n Sequenza binaria originaria m k m k m k Sequenza che si trasmette

34 UNSCRAMBLING In ricezione l operazione di unscrambling deve separare il contributo dello pseudorumore dal messaggio originario. Si può dimostrare che il dispositivo di unscrambling deve essere costituito da uno shift register con la stessa struttura di quello usato in trasmissione per lo scrambling. In ricezione si devono quindi conoscere la dimensione dello shift register e i valori dei coefficienti c i utilizzati in trasmissione.

35 SCHEMA GENERALE DI UN DISPOSITIVO DI UNSCRAMBLING Clock Shift register m k-1 c 1 m k-2 c 2 m k-n c n Sequenza ricevuta m k m k m k Sequenza binaria originaria ricostruita

36 SCRAMBLING-UNSCRAMBLING: ESEMPIO Vediamo un esempio di scrambler costituito da uno shift register con 4 celle e caratterizzato dai coefficienti a 1 =a 2 =0, a 3 =a 4 =1. Clock m k-1 m k-2 m k-3 m k-4 Sequenza binaria originaria m k m k m k Sequenza che si trasmette

37 SCRAMBLING-UNSCRAMBLING: ESEMPIO Il dispositivo da usare in ricezione deve avere la seguente struttura: Clock m k-1 m k-2 m k-3 m k-4 Sequenza che si riceve m m k k m Sequenza binaria k originaria ricostruita

38 SCRAMBLING-UNSCRAMBLING: ESEMPIO Verifichiamo che all uscita del dispositivo di unscrambling ci sia veramente la sequenza originaria. Nello scrambler abbiamo: dove: m k = m k m k m k = m k-3 m k-4 Calcoliamo ora l uscita dello unscrambler: m k m k = ( m k m k ) m k = m k ( m k m k ) = m k 0 = m k

39 SCRAMBLING OSSERVAZIONI Aumentando la lunghezza dello shift register si aumenta l entità dello pseudorumore che viene aggiunto si possono controllare meglio gli zero crossing. Aumentare troppo la lunghezza dello shift register può però causare dei problemi. Se in ricezione si riceve un bit m k sbagliato, si sbagliano un numero di bit successivi proporzionale alla lunghezza dello shift register (propagazione dell errore).

40 SINCRONISMO DI FRAME La sincronizzazione di frame è necessaria principalmente per due motivi principali: se si sbaglia l identificazione dell inizio del frame il ricevitore ricostruisce una sequenza sbagliata (vedi esempio a pag.105); se non si identifica la presenza di un messaggio, si rischia di interpretare il segnale in un momento in cui non vi è trasmissione ed è presente solo rumore i bit casuali dovuti al rumore potrebbero essere scambiati per informazione!

41 SINCRONISMO DI FRAME L informazione relativa al frame è in genere ricavata per mezzo dei bit rigenerati e del clock del ricevitore (già sincronizzato con il clock del trasmettitore grazie al sincronismo di bit). FILTRO LP ν () t RIGENERA- TORE MESSAGGIO IN USCITA BIT SYNC CLOCK FRAME SYNC INDICATORE DI FRAME

42 SINCRONISMO DI FRAME La sincronizzazione di frame è facilitata includendo nella sequenza da trasmettere la ripetizione di una parola speciale di sincronismo (sync word) costituita da N bit. Il prefisso del frame è costituito da diverse ripetizioni della sync word che demarcano l inizio della trasmissione. Il prefisso è seguito da un altra parola di codice che indica l inizio del messaggio vero e proprio. Inizio messaggio Prefisso Messaggio Sync word

43 SINCRONISMO DI FRAME OBIETTIVO DEL SINCRONIZZATORE DI FRAME Il sincronizzatore di frame deve rilevare la sync word s 1 s 2 s N non appena essa appare nella sequenza di bit che vengono rigenerati. ogni simbolo s i (i=1,,n) è un bit STRUTTURA DEL SINCRONIZZATORE DI FRAME Il sincronizzatore di frame è sostanzialmente costituito da uno shift register e da un comparatore. Il suo funzionamento si basa su un calcolo di cross-correlazione tra la sequenza di bit rigenerati e la sync word.

44 SINCRONISMO DI FRAME Ciascun bit rigenerato m k ( 0 o 1 ) viene associato ad una forma d onda polare ottenendo un valore a k dato da: a k 2 m 1 = ± 1 = k Gli a k vengono memorizzati in un registro a scorrimento composto da N celle.

45 SINCRONISMO DI FRAME: SCHEMA DEL SINCRONIZZATORE 1 0 Clock Shift Register a N celle ν(t) Rigeneratore m k Convertitore unipolare- a k a k-1 a k-2 a k-n-1 a k-n polare c 1 c 2 c N-1 c N +1-1 Σ γ k Indicatore d frame V

46 SINCRONISMO DI FRAME I guadagni delle celle contengono l informazione sulla sync word e sono calcolati come: c i = 2s N + 1 i 1 = ± 1 con i=1,,n, s i bit i-esimo della sync word. Le uscite dello shift register sono sommate algebricamente per ottenere il valore: γ k = N i= 1 c a Quando nello shift register è presente la sync word, il valore in ingresso al comparatore è pari a N (se non ci sono errori in ricezione). i k i

47 SINCRONISMO DI FRAME In realtà, per tener conto di eventuali errori nella parola di codice ricevuta, l indicatore di frame viene attivato se il valore in ingresso al comparatore è maggiore di una soglia V inferiore a N. Si può dimostrare che nel caso di una probabilità di errore su bit piccola, il valore di soglia che ottimizza le prestazioni del sistema è: V=N-2 Tale valore consente di rilevare sync word in cui non siano presenti errori o in cui sia sbagliato solo 1 bit.