Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: bus VME e PCI Migrazione verso bus seriali Riferimenti nel testo Connessioni multipunto 5.4 23/05/2006-1 ETLC2 - B2-2006 DDC 23/05/2006-2 ETLC2 - B2-2006 DDC Livelli di protocollo Servizi disponibili dal livello ciclo Lezione B2 Lezione B1 Lezioni gruppo D (integrità dei segnali) Trasferimento di unitá di informazione (byte,...), DaunaSORGENTE a una DESTINZIONE Possono essere definiti anche trasferimenti 1-N e N-M (protocolli N-partner) Cicli di SCRITTUR o di LETTUR Il servizio consuma energia e tempo Tempo di ciclo t CY, legato a:»parametri del livello elettrico»protocollo di ciclo 23/05/2006-3 ETLC2 - B2-2006 DDC 23/05/2006-4 ETLC2 - B2-2006 DDC Sommario degli strati e relativi servizi Definizione di transazione Livello elettrico: Tensioni e correnti sono usate per rappresentare stati logici Il servizio reso disponibile e il trasferimento di 1 e 0 Livello ciclo: I bit sono combinati in unità di INFORMZIONE Il servizio offerto è il trasferimento di unità di informazione Livello transazione: Le unità di informazione assumono un significato (dati, indirizzi, ) Livello applicazione: Realizza l esecuzione di un programma (servizioresoall utentefinale) Sequenza di uno o più cicli, che trasferisce unità di informazione associandovi un significato (Indirizzo, dato, vettore di priorità,...) Moduli visibili a livello transazione: : avvia le operazioni : risponde ai comandi del master M S 23/05/2006-5 ETLC2 - B2-2006 DDC 23/05/2006-6 ETLC2 - B2-2006 DDC Page 1 2006 DDC 1
Protocollo a livello transazione Sistemi punto-punto Sistemi punto-punto e multipunto (bus) Transazione come sequenza di cicli llocazione Indirizzamento Trasferimento.. Bus paralleli e bus multiplati Tecniche per accelerare i trasferimenti Migrazione verso bus seriali I due elementi che scambiano informazione sono giá definiti Operazioni di scrittura o lettura (verso del trasferimento di informazione) () Lettura: S M Scrittura: M S 3 23/05/2006-7 ETLC2 - B2-2006 DDC 23/05/2006-8 ETLC2 - B2-2006 DDC Sistemi multi-punto (bus) Sistemi a bus Più coppie di moduli convidono lo stesso supporto fisico Occorre definire/scegliere i partecipanti al trasferimento 1 B C Z 2 3 N La configurazione puó essere variata aggiungendo o rimuovendo schede Sistemi MODULRI PERTI Tutte le unità devono seguire lo stesso protocollo Definizione di protocollo: insieme di regole che le interfacce devono seguire per una corretta comunicazione Parametri: numero massimo di schede velocitá delle transazioni e parallelismo (throughput) struttura fisica-elettrica (connettore, formato, livelli,..) 23/05/2006-9 ETLC2 - B2-2006 DDC 23/05/2006-10 ETLC2 - B2-2006 DDC Bus e punto-punto Protocollo a livello transazione Collegamenti punto-punto Più porte per modulo, supporti fisici separati Condizioni elettriche ben definite Richiede instradamento (routing) da un modulo all altro Collegamenti multipunto/bus Una porta per modulo, unico supporto fisico Condizioni elettriche variabili Richiede allocazione e indirizzamento Il punto-punto e piu costoso ma preferibile per alte velocita lunghedistanze Presente nei sistemi multipunto (bus). Cicli specifici per definire i moduli che si scambiano informazioni: selezione dello slave: Indirizzamento selezione del master: llocazione (del canale) queste segue il trasferimento vero e proprio dell informazione (dato, istruzione) LLOCZIONE INDIRIZZMENTO TRSFERIMENTO 23/05/2006-11 ETLC2 - B2-2006 DDC 23/05/2006-12 ETLC2 - B2-2006 DDC Page 2 2006 DDC 2
Sistemi con piú slave Modi di indirizzamento Lo slave che partecipa al trasferimento viene selezionato con una operazione di INDIRIZZMENTO 1 2 3 N Logico La selezione dipende da un codice caratteristico dello Slave» Memorie, banchi di registri Geografico La selezione dipende dalla posizione (slot) del modulo Slave» Identificazione della configurazione Codificato N bit individuano 2 N elementi» Memorie Decodificato M bit individuano M elementi (codici a singolo 1)» Selezione diretta di registri, memorie dopo il decoder 23/05/2006-13 ETLC2 - B2-2006 DDC 23/05/2006-14 ETLC2 - B2-2006 DDC Indirizzamento logico Indirizzamento geografico 23/05/2006-15 ETLC2 - B2-2006 DDC 23/05/2006-16 ETLC2 - B2-2006 DDC Trasferimenti in sistemi multimaster 1: selezione del master In un sistema con piú master e piú slave bisogna decidere tra quali unitá avviene ciascun trasferimento Il master che avvia la transazione viene selezionato con una operazione di LLOCZIONE (RBITRZIONE) B C Z B C Z 1 2 3 N 1 2 3 N 23/05/2006-17 ETLC2 - B2-2006 DDC 23/05/2006-18 ETLC2 - B2-2006 DDC Page 3 2006 DDC 3
Modello del sistema di allocazione Tecniche di allocazione Catena request-allocatore-grant Obiettivo: evitare collisioni Collisione: accesso contemporaneo alla risorsa da evitare! --> meccanismi di allocazione llocazione con token passing GRNT assegnato a turno (senza valutare REQUEST) llocazione con rivelatore di collisione GRNT automatico, collisioni, accesso non deterministico llocazione con arbitrazione Valutazione dei REQUEST Nessuna collisione ccesso deterministico 23/05/2006-19 ETLC2 - B2-2006 DDC 23/05/2006-20 ETLC2 - B2-2006 DDC Esempi di allocazione 2: selezione dello slave Tra persone collisione tanti parlano assieme Riunione (poche persone) Token passing: diritto a parlare (GRNT) assegnato a turno» Indipendente da richiesta o meno, può essere rifiutato Gruppi assembleari Chi vuole inizia a parlare (senza interrompere) Collisione possibile; rileva, stop, ritenta (CSM-CD) Gruppo moderati Un RBITRO centralizzato valuta le richieste ssegnazione del GRNT con algoritmo (tempo, rango, ) Nessuna collisione, accesso deterministico La seconda operazione è la selezione dello slave che partecipa al trasferimento (indirizzamento) 1 B C Z 2 3 N 23/05/2006-21 ETLC2 - B2-2006 DDC 23/05/2006-22 ETLC2 - B2-2006 DDC 3: trasferimento Lezione B2 Uno volta selezionati master e slave il puó aver luogo il trasferimento (come un punto-punto) 1 B C Z 2 3 N Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME, bus PCI Migrazione verso bus seriali 23/05/2006-23 ETLC2 - B2-2006 DDC 23/05/2006-24 ETLC2 - B2-2006 DDC Page 4 2006 DDC 4
Prestazioni di un bus Bus paralleli Quantitá di informazione scambiata in un dato tempo. THROUGHPUT (T) T = P x V P: larghezza del bus (parallelismo, numero di bit/ciclo) V: velocità (numero di cicli/secondo) se Tc = durata del ciclo/transazione, V = 1/tc) La durata del ciclo tc dipende da: Parametri del livello elettrico: t TX, t K Parametri dei moduli: t SU, t H, t WR, t EN,... Protocollo (numero di transizioni, SS o asincrono, ) Ogni segnale utilizza una connessione separata Catena driver, pin sul connettore, pista, receiver, terminazione, Parallelismi attuali dati: 32/64/128 bit indirizzo: 32/64 bit Numero complessivo di pin/linee: >100 Per ottenere elevata velocità (Tc breve, P alto): Consumoelevato Problemidi EMC 23/05/2006-25 ETLC2 - B2-2006 DDC 23/05/2006-26 ETLC2 - B2-2006 DDC Bus multiplati Bus paralleli e bus multiplati Bus convenzionale (parallelo) indirizzi e dati usano gruppi di fili separati Driver/receiver, piste sul backplane, piedini dei connettori sono risorse costose» richiedono spazio» consumano energia Conviene ridurre il numero di connessioni usando lo stesso canali fisico per informazioni diverse: bus MULTIPLTI Indirizzi, dati, altre informazioni) usano gli stessi fili in tempi diversi. Parallelo: Gruppi di linee separate per indirizzi e dati CICLO CICLO INDIRIZZO DD1 X X X X DD2 DTI DT1 DT2 TRNSZIONE Multiplato: Indirizzi, dati, altro su un unico set di linee CICLO CICLO INF DD1 DT1 DD2 DT2 TRNSZIONE 23/05/2006-27 ETLC2 - B2-2006 DDC 23/05/2006-28 ETLC2 - B2-2006 DDC Relazione velocitá - consumo Varianti di protocollo lzando la velocità aumenta il consumo Terminazioni con resistenza più bassa Driver con R O piú bassa umentando il parallelismo aumenta il consumo maggior numero di driver e terminazioni Per una data tecnologia, aumentare il throughput agendo su V e P aumenta il consumo Bus multiplato: Minor numero di collegamenti Minor consumo statico Stesso consumo dinamico (legato alle transizioni) Tecniche per usare sempre tutte le linee Multiplex /D: indirizzamento e trasferimento sono intrinsecamente sequenziali; a pari tecnologia un bus multiplato non è piú lento di un bus parallelo Pipeline tra i vari cicli di transazioni successive Combinazione di più cicli per ottimizzare il protocollo a livello di transazione Cicli con handshake a due fronti Trasferimenti a burst Cicli sincroni a burst entro transazioni asincrone Cicli source synchronous 23/05/2006-29 ETLC2 - B2-2006 DDC 23/05/2006-30 ETLC2 - B2-2006 DDC Page 5 2006 DDC 5
Handshake a due fronti (DDR) Trasferimento a burst Stessa banda (numero transizioni) per controlli e INF Minor consumo INF STB CK t C INF1 Viene trasferita una sequenza (burst) di dati, inviando solo l indirizzo del primo Per sequenze lunghe raddoppia la quantitá di informazione scambiata in un determinato tempo ciclo indirizzo ciclo dati 1 ciclo dati 2 ciclo dati N INF INF1 INF2 INF DD DT1 DT2 DT3 STB TRNSZIONE CK t C t C 23/05/2006-31 ETLC2 - B2-2006 DDC 23/05/2006-32 ETLC2 - B2-2006 DDC Gestione di trasferimenti a burst Trasferimento a burst: memorie DDR Occorre un controller per generare l indirizzo verso la memoria bus scheda Trasferimento Source Synchronous DQS (Strobe dati) pilotato dalla memoria (dual edge) Latenza di 2 cicli di clock IND STB IND MEMORI bus scheda IND STB CONTR. IND MEMORI latenza ciclo 23/05/2006-33 ETLC2 - B2-2006 DDC 23/05/2006-34 ETLC2 - B2-2006 DDC Lezione B2 Esempi/storia di bus industriali Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME e Bus PCI Migrazione verso bus seriali Prima generazione (8/16 bit-. 1980) S100, Multibus I, G96, STD,... Seconda generazione (16/32/64 bit, 1980 1995) VME 8/16/32/64 bit (esempio di evoluzione di un protocollo) Uso corrente (in obsolescenza) PCI Nuovi progetti Connessioni seriali punto-punto LVDS, CDR, Esempio: PCI PCI express 23/05/2006-35 ETLC2 - B2-2006 DDC 23/05/2006-36 ETLC2 - B2-2006 DDC Page 6 2006 DDC 6
Esempio di protocollo completo Estensioni a VMEbus VMEbus (standard ISO-IEC 821) Rev. C.1 nel 1985 Bus di backplane per uso industriale (sistemi di controllo, gestione impianti,...) Connettore indiretto, schede formato Europa (3U e 6U) Tecnologia standard TTL Evoluzioni successive del protocollo Inizialmente asincrono con cicli singoli Espansione della larghezza 32 64 Protocollo sincrono con trasferimenti a burst Limiti al throughput Iniziale: velocità e parallelismo dei processori Negli anni 80: struttura di interconnessione (bus) llargamento del data path Dati da 16 a 32 bit Dati e indirizzi da 32/64 bit: secondo connettore Varianti diprotocollo protocollo multiplexato (miglio utilizzo delle linee) data path a 64 bit trasferimenti a blocchi trasferimenti a blocchi sincroni (SSBLT) 23/05/2006-37 ETLC2 - B2-2006 DDC 23/05/2006-38 ETLC2 - B2-2006 DDC Segnali principali in VMEbus (32) VME: cicli base di lettura e di scrittura 01-31 indirizzo S* strobe indirizzo D00-D31 dati WRITE* ciclo di scrittura DS0*-DS1* strobe dati DTCK*/BERR* conferma/errore dati M0-M6 estensione indirizzo BBSY*, BCLR* gestione arbitro di bus BRi*, BGiI*/BGiO* (4) richiesta bus e daisy-chain IRQi* (8) richiesta di interrupt ICKI*/ICKO* daisy-chain di interrupt SYSRESET* reset generale 01-31 DD1 DD2 S* WRITE* LETTUR SCRITTUR D00-31 DT1 DT2 DS0/1* DTCK* (BERR*) 23/05/2006-39 ETLC2 - B2-2006 DDC 23/05/2006-40 ETLC2 - B2-2006 DDC VME: cicli SSBLT Scheda e backplane VME 23/05/2006-41 ETLC2 - B2-2006 DDC 23/05/2006-42 ETLC2 - B2-2006 DDC Page 7 2006 DDC 7
PCI: posizione Scheda e backplane PCI Peripheral Components Interconnect Bus di livello intermedio per periferici 23/05/2006-43 ETLC2 - B2-2006 DDC 23/05/2006-44 ETLC2 - B2-2006 DDC PCI: caratteristiche Terminologia PCI Livello elettrico: RWS (Reflected Wave Switching) Lunghezza max 10 cm (t P 5 ns) Ciclo: protocollo cadenzato asincrono Clock 33/66 MHz Doppia conferma: CK = IRDY * TRDY Indirizzamento geografico per la configurazione iniziale Transazione: Bus Multiplato /D, Trasferimenti a blocchi rbitro centralizzato (in pipeline) Sommario: http://www.techfest.com/hardware/bus/pci.htm gent Qualunque modulo Master gent che può avviare una transazione Initiator Pilota FRME, Indirizzi e IRDY Target Risponde alla richiesta di transazione del master ttiva DEVSEL (locale) Risponde sul bus con TRDY 23/05/2006-45 ETLC2 - B2-2006 DDC 23/05/2006-46 ETLC2 - B2-2006 DDC PCI: segnali PCI: configurazione iniziale Selezione diretta di scheda (geografica) Segnale IDSEL (uno per ciascun connettore) 23/05/2006-47 ETLC2 - B2-2006 DDC 23/05/2006-48 ETLC2 - B2-2006 DDC Page 8 2006 DDC 8
Ciclo di lettura Ciclo di scrittura 23/05/2006-49 ETLC2 - B2-2006 DDC 23/05/2006-50 ETLC2 - B2-2006 DDC Codici comandi rbitraggio del bus Il campo Bus Cmd indica il tipo di operazione: Read Write Burst I/O Interrupt.. C/BE[3:0]# 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Command Types Interrupt cknowledge Special Cycle I/O Read I/O Write Reserved Reserved Memory Read Memory Write Reserved Reserved Configuration Read Configuration Write Memory Read Multiple Dual ddress Cycle Memory Read Line Memory Write and Invalidate 23/05/2006-51 ETLC2 - B2-2006 DDC 23/05/2006-52 ETLC2 - B2-2006 DDC limentazione 3,3 o 5 V Segnali 3,3 V (CMOS) Difetto di specifica meccanica! 23/05/2006-53 ETLC2 - B2-2006 DDC 23/05/2006-54 ETLC2 - B2-2006 DDC Page 9 2006 DDC 9
Segnali 5 V (TTL) Specifiche per il clock 23/05/2006-55 ETLC2 - B2-2006 DDC 23/05/2006-56 ETLC2 - B2-2006 DDC Specifiche elettriche Timing budget Specifiche elettriche differenziate 3,3 V: CMOS 5 V: TTL Vincoli stringenti su lunghezze, C, L Bus cadenzato a 33 o 66 MHz Tempo di ciclo minimo pari a un periodo di clock Specifiche diverse per 33 o 66 MHz (min) (max) Piste equalizzate con meandri Tval tempo di valutazione, ritardo logiche di interfaccia Th assorbito nel Tval del ciclo successivo 23/05/2006-57 ETLC2 - B2-2006 DDC 23/05/2006-58 ETLC2 - B2-2006 DDC Distribuzione del clock Evoluzione della famiglia di bus PCI Versione CLOCK (MHz) Parall dati (num fili) Banda (Gbps) Note PCI- 32/33 33 32 1,056 1990 - Prima generazione PCI- 32/66 PCI- 64/66 PCI(x)- 64/133 66 66 133 32 64 64 2,112 4,224 8,448 Clock più veloce, solo 3V Data path più ampio Clock più veloce PCIx- 64/266 266 64 16,896 Clock più veloce PCI Express-x1 2.500 4 5 2004 (TX+RX) PCI Express-xN 2.500 4 x N 5 x N (TX+RX) 10.000 20 x N Previsione max 23/05/2006-59 ETLC2 - B2-2006 DDC 23/05/2006-60 ETLC2 - B2-2006 DDC Page 10 2006 DDC 10
PCI- express livello fisico PCI- express connettori Collegamenti punto-punto, 2,5 Gb/s ( 10 Gb/s) Full duplex (canali RX/TX separati) Coppie differenziali LV, accoppiamento C (lane) Ridotta EMI/EMC, basso consumo mbiente trasmissivo ben controllato Possibile up-plugging (board N in connettore N+m) Codifica 8b/10b Preenfasi per ridurre ISI Modulare: possibile collegare più lane in parallelo Diversi connettori compatibili Interrupt e altri comandi diretti con messaggi 23/05/2006-61 ETLC2 - B2-2006 DDC 23/05/2006-62 ETLC2 - B2-2006 DDC Page 11 2006 DDC 11