SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

Documenti analoghi
SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo

ElapB2 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione B2: Circuiti bistabili (FF)

SisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori

SisElnF3 1/7/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori

I circuiti sequenziali

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

Page 1. SisElnF1 12/21/01 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni F.

SisElnF3 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

Il Livello Logico-Digitale. I circuiti sequenziali

Calcolatori Elettronici

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

Livello logico digitale

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

Logica Sequenziale. Modulo 5

Page 1. SisElnF1 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E.

Campionamento e memoria. Sommario. Sommario. M. Favalli

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

LSS Reti Logiche: circuiti sequenziali

Corso di Calcolatori Elettronici I Flip-flop

Esercitazione del 26/03/ Soluzioni

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

Circuiti sequenziali e latch

Esercitazione del 03/04/ Soluzioni

Calcolatori Elettronici Reti Sequenziali Asincrone

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Elettronica Sistemi Digitali 09. Flip-Flop

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

Circuiti sequenziali. Circuiti sequenziali e applicazioni

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

05EKL-Progetto di Circuiti Digitali

Circuiti sequenziali

I bistabili ed il register file

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Flip-flop e loro applicazioni

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

Introduzione. Gli elementi di memoria: i bistabili I registri. Bistabili: classificazione

Circuiti Sequenziali

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali

Reti logiche sequenziali

Reti logiche sequenziali

Ingegneria dell Informazione SISTEMI ELETTRONICI

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Università degli Studi di Cassino

I flip-flop ed il register file. Sommario

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Macchine Sequenziali

Flip flop: tempificazione latch ed edge-triggered

Y(s) X(s) Per errore statico si intende lo scostamento, a regime, della variabile controllata Y(s) dal valore desiderato.

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione

Memorie e dispositivi sequenziali

CORSO DI LAUREA: Ingegneria Informatica e dell Automazione

Cenni alle reti logiche. Luigi Palopoli

(competenze digitali) CIRCUITI SEQUENZIALI

Logica sequenziale: implementazione verilog

I CONTATORI. Definizioni

LATCH E FLIP-FLOP PREMESSA

2. Un motore sincrono da 100 hp, 440 V, cos = 0.8 ant, ha una resistenza di armatura di 0.22 ed una

Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2

SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA )

Seconda esercitazione

LATCH E FLIP-FLOP PREMESSA

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

PORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.

Esercizi Logica Digitale,Circuiti e Bus

ELETTRONICA APPLICATA E MISURE

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

Flip-flop Macchine sequenziali

Latch in verilog. Logica sequenziale: implementazione verilog. Latch SR verilog: strutturale. Latch SR verilog

Logica sequenziale: implementazione verilog

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Circuiti sincroni circuiti sequenziali:bistabili e latch

Circuiti sequenziali e elementi di memoria

Clock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria

SCHEDA PROGRAMMA SVOLTO CLASSE III A ELETTROTECNICA, ELETTRONICA, AUTOMAZIONE

PSPICE Circuiti sequenziali principali

POLITECNICO DI MILANO

Transcript:

iselnf2 2/2/ Ingegneria dell Informazione Modulo ITEMI ELETTONICI F CICUITI COMBINATOI E EUENZIALI F2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali base» Flip-Flop, egistri, contatotori» Macchine a stati finiti 2-Dec- - iselnf2 - MZ Page MZ

iselnf2 2/2/ Obiettivi del gruppo di lezioni F Circuiti combinatori» Cosa sono e come si realizzano semplici circuiti combinatori» Analisi del comportamento dei circuiti combinatori con il modello resistenza-interruttore» Derivazione di semplici funzioni logiche Circuiti sequenziali» Come si realizza un circuito digitale con memoria» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Analisi di macchine a stati finiti (FM) Trend tecnologico e famiglie logiche» Evoluzione della tecnologia e famiglie logiche 2-Dec- - 2 iselnf2 - MZ Page 2 MZ 2

iselnf2 2/2/ Obiettivi di questa lezione (F2)» Derivazione del flip-flop a partire dai blocchi base combinatori» Analisi dei ritardi del e temporizzazione» Derivazione di flip-flop sensibili al fronte» Flip-flop di tipo D: funzionamento, ritardi e segnali asincroni 2-Dec- - 3 iselnf2 - MZ Page 3 MZ 3

iselnf2 2/2/ CICUITI EUENZIALI TUTTI I CICUITI COMBINATOI FONICONO UN UCITA CHE E FUNZIONE OLO DEGLI INGEI APPLICATI ALL ITANTE t OUT (t) = f( IN(t), IN2(t),...,INm(t)) PE POTE MEMOIZZAE L INFOMAZIONE NEL TEMPO I DEVONO COTUIE CICUITI IN GADO DI ICODAE UN INGOLO BIT I CICUITI IN CUI LE UCITE ONO FUNZIONI NON OLO DEGLI INGEI MA ANCHE DELLA TOIA PECEDENTE I CHIAMANO CICUITI EUENZIALI OUT (t) = f( IN(t), IN2(t),...,INm(t), OUT ( t - τ=) ) 2-Dec- - 4 iselnf2 - MZ Page 4 MZ 4

iselnf2 2/2/ CICUITI EUENZIALI - I CICUITI IN GADO DI MEMOIZZAE UN BIT FUTTANO LA EAZIONE POITIVA: # #2 n PECOENDO L ANELLO NO2 n NO I HA UNA DOPPIA INVEIONE DI FAE EAZIONE POITIVA 2-Dec- - 5 iselnf2 - MZ Page 5 MZ 5

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - FLIP- FLOP # n = = #2 n = UALUNUE IA IL VALOE DI n n = UINDI LA CONFIGUAZIONE =, = FOZA = E n= 2-Dec- - 6 iselnf2 - MZ Page 6 MZ 6

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - FLIP- FLOP # n = = #2 n n = UALUNUE IA IL VALOE DI = UINDI LA CONFIGUAZIONE =, = FOZA = E n= 2-Dec- - 7 iselnf2 - MZ Page 7 MZ 7

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - = = n (T-) # n(t-) - n- #2 n LE UCITE DIPENDONO OLO DAI VALOI PECEDENTI DI E n. E NEL PAATO I ONO VEIFICATI OLO I DUE CAI PECEDENTI ( =, = ) E n ONO EMPE COMPLEMENTAI I MANTIENE L ULTIMO VALOE GAZIE ALLA EAZIONE POITIVA UINDI LA CONFIGUAZIONE =, = MANTIENE IN MEMOIA E n 2-Dec- - 8 iselnf2 - MZ Page 8 MZ 8

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - = = n # - n- #2 n LE UCITE DEI DUE NO ONO EMPE!!!!!!!! NON E PIU VEO CHE = not (n)!!!!!! LA CONFIGUAZIONE =, = CHE VIOLA LA COMPLEMENTAIETA DELLE DUE UCITE NON LA UEEMO MAI E LA CHIAMEEMO CONFIGUAZIONE VIETATA (TATO POIBITO) 2-Dec- - 9 iselnf2 - MZ Page 9 MZ 9

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - CONCLUIONI: UN FLIP-FLOP E IN GADO DI FOZAE L UCITA A UNO, A ZEO OPPUE DI LACIALA INALTEATA (TATO DI MEMOIA); L UCITA n AUME IL VALOE COMPLEMENTATO DI. E UINDI IN GADO DI MEMOIZZAE UN BIT... MA... NON I DEVE MAI UAE LO TATO POIBITO (=,=) DEGLI INGEI!!!!!! 2-Dec- - iselnf2 - MZ Page MZ

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - L INGEO I CHIAMA ET (E FOZA L UCITA A ); L INGEO I CHIAMA EET (E FOZA L UCITA A ) IL FLIP FLOP I CHIAMA ANCHE FLIP FLOP ET - EET 2-Dec- - iselnf2 - MZ Page MZ

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - APPLICHIAMO LE LEGGI DI DE MOGAN: # # #2 n #2 n # # 2-Dec- - 2 #2 n #2 n iselnf2 - MZ Page 2 MZ 2

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # #2 n # n #2 2-Dec- - 3 iselnf2 - MZ Page 3 MZ 3

iselnf2 2/2/ CICUITI EUENZIALI FUNZIONAMENTO DEL FF - # n #2 n - n - UN FLIP FLOP I PUO FAE ANCHE CON POTE NAND; I EGNALI E ONO PEO ATTIVI BAI (= ). LA CONFIGUAZIONE DI MEMOIA E MENTE LA CONFIGUAZIONE POIBITA E 2-Dec- - 4 iselnf2 - MZ Page 4 MZ 4

iselnf2 2/2/ TEMPITICA DEL FF - # #2 n n ET EET POIBITO = n =!!!! 2-Dec- - 5 iselnf2 - MZ Page 5 MZ 5

iselnf2 2/2/ TEMPITICA DEL FF - IA IL ITADO DI # # E 2 IL ITADO DI #2 #2 n 2 n T2 T T3 T4 2-Dec- - 6 T = ; T2 = + 2 T3 =? T4 =? UALE E LA DUATA MINIMA DELL IMPULO U o? iselnf2 - MZ Page 6 MZ 6

iselnf2 2/2/ EEMPIO: CICUITO DEBOUNCING Val UANDO IL DEVIATOE COMMUTA, IL CONTATTO OCILLA PIU VOLTE DANDO OIGINE A TANIZIONI MULTIPLE Gnd A OUT A B B OUT Val IL FF- EVITA CHE L UCITA OUT COMMUTI PIU VOLTE 2-Dec- - 7 iselnf2 - MZ Page 7 MZ 7

iselnf2 2/2/ CICUITI AINCONI vs. INCONI IL FF- ENTE GLI INGEI IN UALIAI ITANTE ED E IN GADO DI COMMUTAE LE UCITE IN UALUNUE MOMENTO (CICUITO AINCONO) MOLTO PEO E PIU UTILE AVEE CICUITI DI MEMOIA CHE ENTANO GLI INGEI (E FACCIANO VAIAE LE UCITE) OLO IN CONCOMITANZA DI UN EGNALE DI INCONIZZAZIONE O CLOCK (CICUITO INCONO) EEMPIO DI FF- CON IL CLOCK: CLK 2-Dec- - 8 IL FF ENTE GLI INGEI OLO UANDO CLK = iselnf2 - MZ Page 8 MZ 8

iselnf2 2/2/ CICUITI INCONI - LATCH CLK CLK 2-Dec- - 9 IN EALTA IL FF- ENTE GLI INGEI PE TUTTO IL TEMPO IN CUI CLK = IL CICUITO I CHIAMA LATCH E FUNZIONA IN DUE MODI: CLK = L UCITA E LEGATA AGLI INGEI (TANPAENT MODE) CLK = L UCITA NON COMMUTA (LATCHED MODE) IL EGNALE CLK DI OLITO I CHIAMA LATCH ENABLE (LE) iselnf2 - MZ Page 9 MZ 9

iselnf2 2/2/ CICUITI INCONI MATE-LAVE MATE LAVE CLK 2-Dec- - 2 IL PIMO (MATE) E ATTIVO UANDO CLK =, MENTE IL ECONDO (LAVE) E IN MEMOIA UL FONTE DI DICEA DI CLK IL FF MATE PAA IN MEMOIA E LO LAVE DIVENTA TAPAENTE, POTANDO IN UCITA IL VALOE MEMOIZZATO IN UELL ITANTE UL MATE E UN FF DI TIPO NEGATIVE EDGE - TIGGEED iselnf2 - MZ Page 2 MZ 2

iselnf2 2/2/ CICUITI INCONI INCONIZZAZIONI DAL PUNTO DI VITA DELLA INCONIZZAZIONE EITONO TE TIPI DI FF: LATCH POITIVE-EDGE-TIGGEED NEGATIVE-EDGE-TIGGEED LE CK CK 2-Dec- - 2 LATCH L UCITA CAMBIA DUANTE LA FAE TAPAENTE (LE = ) ENIBILE AL FONTE L UCITA CAMBIA UL FONTE DEL CLOCK iselnf2 - MZ Page 2 MZ 2

iselnf2 2/2/ FLIP FLOP D FLIP FLOP D MATE LAVE D n CLK 2-Dec- - 22 iselnf2 - MZ Page 22 MZ 22

iselnf2 2/2/ FLIP FLOP D IL FLIP FLOP D I OTTIENE COLLEGANDO L INGEO D AL ET E IL UO VALOE NEGATO AL EET. IN TAL MODO IL FF- LAVOA OLO CON DUE CONFIGUAZIONI DI INGEO CHE FOZANO L UCITA A UNO O A ZEO D CK n CK D n - / - n- 2-Dec- - 23 iselnf2 - MZ Page 23 MZ 23

iselnf2 2/2/ FLIP FLOP D INGEI AINCONI PEO AL FF DI TIPO D I AGGIUNGONO DUE INGEI AINCONI PE POTE FOZAE L UCITA IN UALUNUE MOMENTO: ET EET FOZA = IN MODO AINCONO FOZA = IN MODO AINCONO D CK n NON I DEVE MAI FOZAE e CONTEMPOANEAMENTE!!!!!! 2-Dec- - 24 iselnf2 - MZ Page 24 MZ 24

iselnf2 2/2/ FLIP FLOP JK IL FLIP FLOP JK HA DUE INGEI DI DATO (J, K) E PEMETTE DI FAE PIU OPEAZIONI ULL UCITA CK J K n J K _ n n- JK= FA COMPLEMENTAE L UCITA AD OGNI COLPO DI CLOCK _ n- 2-Dec- - 25 iselnf2 - MZ Page 25 MZ 25

iselnf2 2/2/ EECIZIO: FLIP FLOP JK COME I PUO EALIZZAE UN FF- JK PATENDO DA UN FF-? J K n _ n- J CK K n n _ n- 2-Dec- - 26 iselnf2 - MZ Page 26 MZ 26

iselnf2 2/2/ TEMPITICA DEL FLIP FLOP DATO UN FLIP FLOP (AD EEMPIO DI TIPO D) I DEFINICONO DIVEI ITADI TA GLI INGEI DI CLOCK E AINCONI E LE UCITE: CK ; CK n ; ; n ; ; n CK D n 2-Dec- - 27 iselnf2 - MZ Page 27 MZ 27

iselnf2 2/2/ TEMPITICA DEL FLIP FLOP TEMPO DI ET-UP E HOLD DATO UN FLIP FLOP DI TIPO D I DICE CHE UL FONTE DI ALITA DEL CLOCK I CAMPIONA L INGEO D CHE VIENE MEMOIZZATO IN UCITA... MA COA UCCEDE E D CAMBIA POPIO UL FONTE DEL CLOCK? CK D n L UCITA NON VAIA COME PEVITO; PUO OCILLAE ANCHE PE LUNGO TEMPO!!!!!!! 2-Dec- - 28 iselnf2 - MZ Page 28 MZ 28

iselnf2 2/2/ TEMPITICA DEL FLIP FLOP TEMPO DI ET-UP E HOLD IL CAMPIONAMENTO DEL DATO D E COME FAE UNA FOTO; E IL OGGETTO I MUOVE MENTE I CATTA LA FOTO IMANE MOA... COME PE LE FOTO E NECEAIO CHE D NON CAMBI DUANTE IL FONTE DEL CLOCK: Tsu = TEMPO (DI ET-UP ) PIMA DEL FONTE IN CUI D NON DEVE VAIAE Th = TEMPO (DI HOLD) DOPO IL FONTE IN CUI D NON DEVE VAIAE CK Tsu Th D 2-Dec- - 29 iselnf2 - MZ Page 29 MZ 29