Field programmable Gate array
|
|
- Fabrizio Bonelli
- 7 anni fa
- Visualizzazioni
Transcript
1 Field programmable Gate array Overview dei dispositivi elettronici programmabili FPGA della famiglia Spartan-3 ing. Mario Barbareschi prof. Antonino Mazzeo
2 PLD: Programmable Logic Device Un dispositivo logico programmabile (PLD) è un componente elettronico usato per costruire circuiti digitali riconfigurabili. Diversamente dalla porta logica, che lavora secondo una funzione fissa e non alterabile, un PLD non ha una funzione definita in fonderia. Prima di essere utilizzato il PLD ha bisogno di una fase di programmazione, cioè di configurazione. Il vantaggio risiede in tre aspetti cruciali: Il costo di fonderia è abbattuto: avviare la produzione di una nuova serie di circuiti integrati ha un costo di setup di 10 6~7 $; i PLD hanno un costo di pochi $; Il dispositivo può essere configurato per prototipazione; La funzione logica implementata può cambiare se le specifiche mutano (così come avviene nel software).
3 ROM come PLD Le ROM sono memorie universali che possono implementare funzioni multiuscita mappando direttamente tabelle di verità. E.g. ROM con m input (linee indirizzo) ed n output (linee dato). La memoria contiene m parole, ciascuna di n bit. Teoricamente sono disponibili 2 2m possibili funzioni booleane. La struttura della ROM permette però di definirne massimo n. Non è richiesta minimizzazione: la ROM contiene l intera tabella di verità! Gli ingressi delle funzioni booleane sono gli indirizzi e le uscite vengono memorizzate in ogni riga. Sono dispositivi lenti poiché per ogni configurazione degli ingressi bisogna ripetere il ciclo di accesso.
4 PLA Texas Instrument, MMI, Motorola, IBM ed altre industrie di semiconduttori negli anni cercavano un buon sostituto delle lente memorie ROM. Fu così che furono inventati i primi veri PLB. PLA è l acronimo di Programmabile Logic Array. È un dispositivo pensato per creare funzioni combinatorie come SOP: sono disponibili due piani di porte logiche programmabili. Il primo è un piano di porte AND, il secondo è fatto di porte OR.
5 PLA PLA ad n ingressi ed m uscite. Ciascuna porta AND ha p/n linee di ingresso e produce p uscite. Le porte OR dispongono di m/p ingressi.
6 PAL e GAL PAL (Programmable Array Logic) è la versione ridotta di PLA, poiché strutturalmente uguale ma senza possibilità di programmare il piano OR. Sono più semplici ed economici. GAL (Generic Array Logic): primi dispositivi a permetterne la riprogrammazione (PAL riprogrammabili più volte). La programmazione del dispositivo infatti è mediata da elementi di memoria (e.g. FAMOS, celle SRAM, etc.)
7 Evoluzione dei PLD: CPLD PLA, PAL e GAL integrano poche porte e la loro architettura è poco scalabile. Il limite massimo è fissato a poche centinaia di porte logiche comparandoli con dispositivi ASIC. La programmazione di questi dispositivi è oltretutto complicata: sono richieste macchine apposite che programmino il circuito con opportune sovratensioni. CPLD: complex PLD. Interconnette, in un solo chip, più dispositivi GAL. La matrice di interconnessione (switch matrix) è essa stessa programmabile. I CPLD di possono definire dispositivi sea of gate poiché realizzano, in modo massivo, solo somme di prodotti
8 CPLD Struttura di un CPLD a 4 blocchi.
9 Field Programmable Gate Array FPGA: sono dispositivi rivoluzionari, diffusisi in una manciata di anni. Assieme ai CPLD sono i PLD che dominano il mercato. È l acronimo di Field- Programmable Gate Array, a significare che il dispositivo è programmabile solo dall utente (e non più in fonderia). I dispositivi contengono sia logica programmabile, sia circuiti hardware speciali. La parte programmabile è composta da moltissime celle, contenenti 4 funzioni: LUT (look-up table); Multiplexer; Logica di propagazione del riporto (FA); Flip Flop D.
10 Field Programmable Gate Array Cella base generica all interno di dispositivi FPGA
11 Field Programmable Gate Array La parte di hardware speciale contiene circuiti integrati di largo impiego, come gestori del clock, circuiti aritmetici, memorie veloci, etc. L FPGA compone una funzionalità a partire da celle di base semplici grazie a meccanismi di interconnessione tra le celle.
12 Programmazione dei PLD evoluti Gli FPGA, e recentemente anche i CPLD, sono largamente impiegati grazie alla facilità con cui è possibile programmarli. Tipicamente è un PC, che tramite un opportuno protocollo, configura i dispositivi programmabili. Il protocollo di comunicazione è JTAG: veloce, versatile e presente in tutti i circuiti digitali. La tecnologia JTAG viene sfruttata per configurare gli elementi di memoria all interno del PLD onde ottenere il comportamento desiderato. JTAG però non nasce per tali scopi, ma per il testing di circuiti integrati digitali. In sostanza è un protocollo seriale che permette di gestire, tramite un apposita architettura, la boundary scan chain
13 Test dei circuiti digitali integrati Un problema di rilievo nelle architetture di sistemi integrati è certamente la verifica. L approccio applicato a sistemi discreti (e.g. classi software) permette, prima del test di integrazione e di sistema, il test d unità. I sistemi hardware sono moduli che risiedono su un solo chip, e non sono isolabili a piacimento. Il problema del testing deve essere affrontato a monte: DFT (design for testability). Tali tecniche sacrificano la risorsa dell area per inglobare on-chip strutture per il testing. La metodologia più diffusa è quella della scan chain, ovvero catene di elementi logici programmabili interconnettesse in daisy-chain. È possibile sfruttare tutti gli elementi di memoria per stimolare i blocchi con gli ingressi voluti e controllarne anche il risultato
14 Boundary Scan La diffusione di questa tecnica è dovuta ai vantaggi che offre rispetto alle altre tecniche adoperabili: Richiede pochi pin di interfacciamento; È una tecnica generale, che può essere applicata a qualsiasi design; È compatibile con le tecnologie produttive; Ha una gestione abbastanza semplice; Permette di raggiungere ogni componente di memoria on-chip; Sostanzialmente è una lunga catena di flip-flop del design, intervallata da multiplexer. Il ruolo del mux è quello di lasciare il design intatto quando il sistema è in regime di funzionamento, oppure di realizzare una grande catena di flip-flop interconnessi a formare un grande shift-register se il sistema è in fase di test. La scan chain ha un solo punto di ingresso, un punto di uscita, uno di abilitazione ed un segnale per la tempificazione esterna. Se più chip in un sistema sono dotati dello stesso meccanismo è possibile collegare tutti loro in una scan chain unica ancora più grande.
15 Boundary Scan Scan-en è il segnale di modo: se è uno seleziona il segnale di servizio come dato, altrimenti quello originale. Sinteticamente lo si può indicare in questa forma
16 Boundary Scan La boundary scan chain si ottiene collegando l uscita di ciascun flip-flop con l ingresso scan-in del successivo. Così si ottiene una lunga catena di registri connessi come in uno shift register.
17 Boundary Scan: scan-en abilitato Se il segnale Scan-en è abilitato, allora tutti i multiplexer selezioneranno come dato quello in uscita dal flip-flop precedente. In questo modo ad ogni colpo di clock i bit avanzano a partire dal segnale Scan-in fino a quello di Scan-out in modo sequenziale.
18 Boundary Scan: scan-en disabilitato Se il segnale Scan-en è disabilitato, allora tutti i multiplexer selezioneranno come dato quello utente. In questo modo il sistema non risente della presenza della scan-chain, se non per un ritardo ulteriore pari al tempo di propagazione del componente multiplexer.
19 Boundary Scan: esempio Contatore mod16: il circuito è composto da 4 registri di memoria per mantenere il conteggio. Un caso di test prevede di effettuare un conteggio a partire da i e verificare che sia i+1: preparare il flusso di bit da configurare con lo stato corretto abilitare scan-en fornire in ingresso allo scan-in il vettore di stato fornendo impulsi di scan, per un totale di 4 impulsi disabilitare scan-en fornire un colpo di clock per far evolvere il contatore (fornire un conteggio) riabilitare scan-en leggere dal pin scan-out il vettore di stato (4 colpi di clock). Se è disponibile un altro test si può fornire un nuovo flusso di bit mentre si scarica quello precedente
20 FPGA della famiglia SPARTAN-3e Il circuito contiene i seguenti elementi programmabili: Configurable logic blocks (CLB): costituiscono la principale risorsa logica per l implementazione di circuiti sincroni sequenziali e puramente combinatoriali. Ciascun CLB contiene 4 slice e può emulare qualsivoglia circuito integrato sincrono. Tutti i CLB sono identici! Slices: è una struttura contenete 2 LUT (Look-up table); le LUT possono essere usate per realizzare memorie RAM e shift-register. All interno della slice sono altresì presenti multiplexer e un addizionatore; Input/Output Blocks: sono componenti analogiche che controllano il flusso dei dati tra i pin di I/O e i componenti logici all interno dell FPGA. Ciascun blocco supporta flussi di dati bidirezionali con comportamento tri-state. Supportano una vasta gamma di segnali standard e sono equipaggiati da registri veloci;
21 FPGA della famiglia SPARTAN-3e Digital Clock Manager: forniscono non solo un meccanismo di calibrazione del clock (deskew), ma anche una soluzione puramente digitale per gestire la moltiplicazione, divisione, shifting in fase e distribuzione del clock. Sono costituiti da un anello ad aggancio di ritardo (DLL) e da logica programmabile (range: ~300MHz/5MHz); Block RAM: forniscono spazio di memoria volatile utile per molti design hardware. Ciascuna memoria può essere configurata in dual port, per un totale di spazio disponibile pari a 18 Kb; Multiplier Blocks: sono componenti aritmetici molto veloci che effettuano l operazione di moltiplicazione. Ciascun moltiplicatore dispone di due operandi in ingresso da 18 bit ciascuno.
22 Distribuzione del clock
23 Distrubuzione delle risorse su silicio
24 Slice È l unità base programmabile per la famiglia di FPGA Xilinx. Tutte le slice sono raggruppate in coppie e ciascuna coppia è organizzata in colonne con una catena indipendente di carry. La coppia posta a sinistra supporta sia funzioni logiche che funzioni di memoria (SLICEM). La coppia posizionata a destra invece è capace solo di fornire funzioni combinatorie (SLICEL). La doppia disposizione consente di risparmiare moltissima area su silicio, e quindi del costo finale del dispositivo. In effetti è stato verificato che se entrambe le coppie di slice fossero dotate di elementi di memoria, le prestazioni dell FPGA risulterebbero degradate molto in termini di ritardo e potenza dissipata; oltretutto molta della memoria sarebbe stata sprecata. L FPGA così costruito sa emulare male una memoria.
25 Slice Una slice (indipendentemente dal tipo) include: 2 generatori di funzione a 4 input (LUT) 2 elementi di memoria 2 multiplexer Logica aritmetica del riporto (FA): XOR e AND La SLICEM supporta in più due funzioni: 2 blocchi di RAM 16x1 2 shift register da 16 bit La combinazione di una LUT e di un elemento di Memoria (Flip Flop D) è detto logic cell. L aggiunta del multiplexer e del riporto rende la cella logica molto più versatile di qualsiasi dispositivo programmabile. Infatti ciascuna slice è equivalente a 2,25 celle logiche.
26 SliceM e slicel
27 Configurable Logic Block Per migliorare l assegnazione di elementi logici programmabili ad una particolare funzione e per ottimizzare l interconnessione tra gli elementi riconfgurabili, gli FPGA Xilinx Spartan3 e 3E raggruppano 2 coppie di slice in una struttura chiamata configurable logic block. Sul silicio questa struttura è clonata in una struttura a matrice da 60 righe e 46 colonne (nella versione XC3S1200E), per un totale di celle logiche equivalenti. I CLB posti in verticale condividono due path per la propagazione del riporto: questi non hanno bisogno di particolari meccanismi di interconnessione poiché in modo nativo attraversano l architettura
28 Configurable Logic Block
29 Interconnessione Ciascuna slice offre 5 diversi path per l uscita D della LUT: 1. Uscire direttamente dalla slice; 2. Entrare nell elemento di memoria; 3. Controllare il multiplexer per il riporto; 4. Entrare nella porta XOR del FA; 5. Controllare il multiplexer per implementare una funzione di 4 bit. In aggiunta nel CLB sono possibili altri 7 path: 1. Bypassare entrambe le LUT delle slice ed uscire dal CLB; 2. Bypassare la prima LUT e entrare nell elemento di memoria; 3. Controllare il mux per la funzione di 4 bit; 4. Entrare nel mux per fungere da carry; 5. Controllare l ingresso DI della LUT 6. Controllare gli ingressi dell elemento di memoria 7. Controllare gli altri pin della slice
30 Interconnessione Tutti questi path sono insufficienti per collegare tra loro tutti i CLB. È per questo che all interno dell FPGA troviamo dei blocchi, detti Switch Matrix, che connettono differenti CLB (ma anche moltiplicatori, BRAM, DCM e IOB) in tutto il dispositivo integrato. In particolare ogni macrodispositivo all interno dell FPGA è accompagnato da uno Switch Matrix.
31 Interconnessione Quando un design viene sintetizzato, oltre che alla logica di ciascun CLB, anche la logica degli switch matrix deve essere configurata. Virtualmente ciascuno switch matrix può essere considerato, all interno della matrice di CLB, come un canale virtuale verso altri CLB: nella fase di routing (ultima del processo di sintesi) questo canale virtuale viene specializzato su un particolare switch matrix. La possibilità di interconnettere anche CLB lontani è data dalla particolare distribuzione delle linee di interconnessione. L architettura è di tipo gerarchico: per muoversi tra CLB vicini si usano particolari linee di interconnessione, per CLB lontani si usano risorse differenti.
32 Configurazione del dispositivo Su tutti gli IC è presente il protocollo JTAG per verificare che il processo di fonderia non abbia immesso difetti sui die. Poiché a configurare i PLD evoluti sono elementi di memoria e JTAG sfrutta la boundary scan chain di questi dispositivi per fare test, è possibile usare JTAG per effettuarne la configurazione di questi dispositivi. Poiché la configurazione avviene bit per bit, il file di configurazione viene detto bitstream: tale file ha come dimensione il totale degli elementi di memoria sul PLD. Per il chip XC3S1200E occorrono di bit (~10 bit per ogni macro componente).
33 Configurazione del dispositivo L FPGA è un circuito con memoria volatile: all accensione dunque bisogna sempre configurarlo. Tipicamente si utilizzano delle memorie ROM che conservano la configurazione dell FPGA. Le board Xilinx dispongono di una memoria flash, detta platform flash, che l utente può programmare. Poiché JTAG permette la composizione di catene di test, la platform-flash e l FPGA si programmano con lo stesso protocollo e con il medesimo metodo. Per programmare l FPGA bisogna effettuare il bypass della flash, per programmare la flash il bypassa della ROM. Se si programma l FPGA, la configurazione è cancellata quando si disalimenta il dispositivo; se si programma la flash ad ogni accensione l FPGA si programma in modo automatico con design memorizzato.
34 Configurazione del dispositivo: JTAG chain
Tecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning p.
Tecniche di Progettazione Digitale Logiche programmabili; standard cells; generazione automatica del layout: algoritmi di partitioning Valentino Liberali Dipartimento di Tecnologie dell Informazione Università
DettagliTecniche Analogiche e tecniche Digitali
Tecniche Analogiche e tecniche Digitali Tecniche Analogiche e tecniche Digitali Da rappresentazione Analogica a Digitale Trattamento dell'informazione Esercizi riepilogativi 2 2005 Politecnico di Torino
DettagliEmbedded and Reconfigurable Systems M 03 Field Programmable Gate Array (FPGA)
Embedded and Reconfigurable Systems M 03 Field Programmable Gate Array (FPGA) Stefano Mattoccia, DISI - University of Bologna 1 Architettura di una FPGA Anche se in questo corso si adotterà una metodologia
DettagliLezione E15. Sistemi embedded e real-time
Lezione E15 Logiche Sistemi embedded e real-time 24 gennaio 2013 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 E15.1 Di cosa parliamo in
DettagliDispositivi logici programmabili. Marco Cesati. Schema della lezione. Logiche programmabili. Dispositivi logici programmabili.
Di cosa parliamo in questa lezione? Lezione E5 Logiche In questa lezione si descrivono i dispositivi logici Logiche Sistemi embedded e real-time 2 Struttura degli 24 gennaio 23 3 Dipartimento di Ingegneria
DettagliCircuiti integrati semi-custom
Circuiti integrati semi-custom g Gate array gcomponent array gstandard cell g PLD Circuiti integrati semi-custom g Gate array gcomponent array gstandard cell g PLD Introduzione Qualsiasi sistema digitale
DettagliArchitetture dei Dispositivi Programmabili Avanzati Altera
Architetture dei Dispositivi Programmabili Avanzati Altera Elettronica dei Sistemi Digitali LA Cesena, 4 Febbraio 2005 Aldo Romani aromani@deis.unibo.it tel. 051 209 3811 Lab. Star-Arces, V.le Pepoli,
DettagliArchitetture dei Dispositivi Programmabili Avanzati Altera
Architetture dei Dispositivi Programmabili Avanzati Altera Elettronica dei Sistemi Digitali LS Bologna, 21 Novembre 2003 Aldo Romani aromani@deis.unibo.it tel. 051 209 3811 Lab. Star-Arces, V.le Pepoli,
DettagliLogiche programmabili
Appendice C Logiche programmabili C.1 Sommario Dopo aver elencato le diverse tipologie di logiche programmabili evidenziandone i principali pregi e difetti si passa ad una descrizione particolareggiata
DettagliMETODOLOGIE PROGETTUALI CMOS
METODOLOGIE PROGETTUALI CMOS Un sistema elettronico/circuito integrato può essere descritto in tre diversi domini, comportamentale (behavior), strutturale e fisico. All interno di ciascun dominio la descrizione
DettagliCapitolo 1 Circuiti integrati digitali. Capitolo 2 L invertitore CMOS. Introduzione
Indice Introduzione I VII Capitolo 1 Circuiti integrati digitali 1.0 Introduzione 1 1.1 Processo di integrazione CMOS 2 1.2 Caratteristiche elettriche dei materiali 11 1.2.1 Resistenza 11 1.2.1.1 Contatti
DettagliDispositivi logici programmabili (PLD)
58 G2 H2 Dispositivi logici programmabili (PLD) Un dispositivo logico programmabile costituisce una grande piattaforma sulla quale è possibile cablare circuiti che richiederebbero una gran quantità di
DettagliDispositivi Logici Programmabili
Dispositivi Logici Programmabili Introduzione ROM (Read Only Memory) PLA (Programmable Logic Array) PAL (Programmable Array Logic) PLA e PAL avanzate Logiche programmabili Sono dispositivi hardware che
DettagliGiancarlo Rini (rini) FPGA. 29 September 2011
Giancarlo Rini (rini) FPGA 29 September 2011 Con questa articolo si vuole dare una breve descrizione dell'architettura interna di una FPGA. Cercare di capire quali sono i pregi e i difetti di questo strumento
DettagliSistemi logici complessi
Sistemi logici complessi circuiti logici standard prevedono, per la realizzazione di un sistema complesso, i seguenti passi: definizione delle specifiche descrizione del sistema mediante interconnessione
DettagliGenerazione di Impulsi Digitali. Antonio Affinito
Generazione di Impulsi Digitali Antonio Affinito Dove troviamo i segnali digitali? Alcuni esempi: Centralina Auto Monitor LCD Computer Cellulare etc Dove troviamo i segnali digitali? Il generico moderno
DettagliArchitettura dei Field- Programmable Gate Array
Elettronica dei Sistemi Digitali L-A Università di Bologna, sede di Cesena Field-Programmable Gate Arrays A.a. 2004-2005 Architettura dei Field- Programmable Gate Array Un FPGA è un circuito integrato
DettagliModuli combinatori Barbara Masucci
Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di
DettagliGLOSSARIO. ABEL Advanced Boolean Expression Language. Linguaggio di progettazione per logiche programmabili.
GLOSSARIO A ABEL Advanced Boolean Expression Language. Linguaggio di progettazione per logiche programmabili. AHDL Altera Hardware Description Language. Linguaggio di descrizione dell hardware sviluppato
DettagliComputer Aided Design. Matteo Montani
Computer Aided Design Matteo Montani Sommario Gestione di progetti logici complessi Metodologie di progetto (sintesi - verifica) Strategie di implementazione di circuiti digitali - Full custom (layout)
DettagliCos è il VHDL. Il VHDL è un linguaggio standard per la descrizione dell hardware
Cos è il VHDL Il VHDL è un linguaggio standard per la descrizione dell hardware E stato introdotto negli anni 80 nell ambito di un progetto del dipartimento della difesa statunitense denominato VHSIC (Very
DettagliMemorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella
Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Tipi di memorie Possono essere classificate in base a varie caratteristiche:
DettagliFondamenti di Informatica B
Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI
DettagliReti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Reti sequenziali notevoli: registri, registri a scorrimento, contatori ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici
DettagliLezione M1 - DDM
Elettronica per le telematica FLUSSO DI PROGETTO DIGITALE TOP - DOWN Specifiche Unità M.: Progettazione Digitale e Linguaggi di Descrizione dell Hardware Progetto e Descrizione di Alto Livello Simulazione
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliA cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni!
Moltiplicatori A cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni! Algoritmo di Moltiplicazione Algoritmo di moltiplicazione = = 1 0 2 N i i x i X = = 1 0 2 M i i
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliSisElnF4 10/01/ /01/ SisElnF DDC/GP/MGG. 10/01/ SisElnF DDC/GP/MGG. Kilby 1958 Texas Instrument (1 Flip-Flop)
Ingegneria dell Informazione Obiettivi del gruppo di lezioni F Modulo SISTEMI ELETTRONICI F SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI F4 Tecnologie e flussi di progetto» Evoluzione delle tecnologie»
DettagliChapter 6 Selected Design Topics
Logic and Computer Design Fundamentals Chapter 6 Selected Design Topics Part 4 Programmable Implementation Technologies Charles Kime & Thomas Kaminski 2008 Pearson Education, Inc. (Hyperlinks are active
DettagliDesign for Testability (DFT): Scan
Design for Testability (DFT): Full-Scan Definizioni Metodi ad-hoc Scan design Regole di progetto Registri Flip-flops Scan test sequences Overhead Sistemi di progetto basati sulla scansione Sommario 1 Definizioni
DettagliLe memorie Cache n-associative
Le memorie Cache n-associative Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliMarco Cesati Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata
Lezione E2 Sistemi embedded e real-time 4 ottobre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 E2.1 Di cosa parliamo in questa lezione?
DettagliLezione E2. Sistemi embedded e real-time
Lezione E2 Sistemi embedded e real-time 4 ottobre 2012 Dipartimento di Ingegneria Civile e Ingegneria Informatica Università degli Studi di Roma Tor Vergata SERT 13 E2.1 Di cosa parliamo in questa lezione?
DettagliTecnologie per sistemi embedded. Marco Cesati. Schema della lezione. Application Specific Integrated Circuit. Programmable Logic Device
Di cosa parliamo in questa lezione? Lezione E2 In questa lezione parliamo di alcuni aspetti legati al processo di realizzazione di un sistema embedded Sistemi embedded e real-time 1 2 Varie tecnologie
DettagliEsercitazione di laboratorio n. 2
Esercitazione di laboratorio n. 2 Argomento dell esercitazione Progetto di circuiti combinatori. L esercitazione è composta di tre esercizi: progetto di un Full Adder da 1 bit (esercizio 1), e suo riutilizzo
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliPorte logiche. Porte logiche. Corso di Architettura degli Elaboratori. Algebra Booleana
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so
DettagliArithmetic Logic Unit
Arithmetic Logic Unit Circuito combinatorio all interno del processore per l esecuzione di istruzioni macchina di tipo aritmetico/ logiche (e di confronto) Quindi l ALU deve essere in grado di eseguire:
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliCostruire memorie ancora più grandi
Costruire memorie ancora più grandi Assemblando blocchi di memoria potremmo ottenere memorie ancora più grandi, e così via. Vogliamo ottenere memorie di GBytes! Questo «scala»? Problemi: Numero enorme
DettagliAlimentatore master. Introduzione
Alimentatore master Introduzione L alimentatore master è un controllore programmabile che permette all utente di sviluppare sequenze per i convertitori REEL dei tunnel, gestire I/O digitali e analogici
DettagliUn quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..
Un quadro della situazione Lezione 9 Logica Digitale (3) Vittorio carano Architettura Corso di Laurea in Informatica Università degli tudi di alerno Architettura (2324). Vi.ttorio carano Input/Output Memoria
DettagliUn contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso
ontatori binari Un contatore è un registro che evolve secondo una sequenza predefinita di stati ordinati all applicazione di un impulso di ingresso L impulso di ingresso o impulso di conteggio può coincidere
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliREALIZZAZIONE DI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI. E. Del Re - Fondamenti di Elaborazione Numerica dei Segnali 1
REALIZZAZIONE DI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI E. Del Re - Fondamenti di Elaborazione Numerica dei Segnali 1 CARATTERISTICHE DEGLI ALGORITMI E DEI SISTEMI DI ELABORAZIONE NUMERICA DEI SEGNALI
DettagliAlgebra e circuiti elettronici
Algebra e circuiti elettronici I computer operano con segnali elettrici con valori di potenziale discreti Sono considerati significativi soltanto due potenziali (high/ low); i potenziali intermedi, che
DettagliReti logiche A All. Informatici (M-Z)
Reti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a. 2003-2004 Contenuti - Progetto logico di sistemi digitali Metodologie di progetto per la realizzazione dei dispositivi di elaborazione costruire
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliReti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a
Reti logiche A All. Informatici (M-Z) Fabrizio Ferrandi a.a. 2003-2004 Contenuti - Progetto logico di sistemi digitali Metodologie di progetto per la realizzazione dei dispositivi di elaborazione costruire
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliCenni alle reti logiche. Luigi Palopoli
Cenni alle reti logiche Luigi Palopoli Reti con reazione e memoria Le funzioni logiche e le relative reti di implementazione visto fino ad ora sono note come reti combinatorie Le reti combinatorie non
DettagliDesign for Testablity
Design for Testablity Introduzione Design for Testability ovvero progettazione finalizzata al collaudo è l insieme delle tecniche di progettazione che vengono usate per rendere possibile o comunque migliorare
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Clock: un circuito che emette una serie di impulsi con una specifica larghezza e intermittenza Tempo di ciclo di clock: intervallo
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliMisure e Sistemi Microelettronici (MSM) Sistemi
Misure e Sistemi Microelettronici (MSM) Sistemi Prof. Stefano Bertazzoni I semestre II emisemestre dal 24-11-08 al 29-01-09 Lunedì ore 13.30 15.45 Giovedì ore 14.00 16.15 Aula 4 NE Aula 2 NE Ricevimento
DettagliSisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliLa storia dei dispositivi programmabili
Appendice A La storia dei dispositivi programmabili I componenti FPGA ( Field Programmable Gate Array) utilizzati nel presente lavoro di tesi, sono dispositivi logici programmabili la cui diffusione ha
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliRegistro a 4 bit P 1 D P 1 D C 0
ESERCITAZIONE 7 Sommario Linguaggio di descrizione a livello RT rogetto a livello RT. Livello a trasferimento tra registri (segue).. Registri Gli elementi di memoria a livello RT sono i registri. I registri
DettagliLezione 22 La Memoria Interna (1)
Lezione 22 La Memoria Interna (1) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Dove siamo e dove stiamo andando La gerarchia
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliClock. Corso di Architettura degli Elaboratori. Latch di tipo SR. Circuiti combinatori e sequenziali. Il livello logico digitale: Memoria
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 85 I-49 Torino baldoni@di.unito.it
DettagliSisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliINdICe. Prefazione XIII. 3 Capitolo 1 Classificazioni e concetti base
INdICe XIII Prefazione 3 Capitolo 1 Classificazioni e concetti base 3 1.1 Sistemi - Un approccio gerarchico 4 1.2 Sistemi basati su componenti programmabili 1.2.1 Concetto di Sistema di Elaborazione, p.
DettagliReti Logiche Compito d esame del 22/3/97
Compito d esame del 22/3/97 Si progetti una FSM semplice per gestire il controllo di una bussola di ingresso ad una banca. La FSM deve gestire il blocco e lo sblocco delle due porte tramite due segnali
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni
DettagliLa logica Cuniberti cucchi-vol.1 Segnali elettrici. Segnale analogico
La logica Cuniberti cucchi-vol.1 Segnali elettrici I segnali elettrici, di tensione o di corrente, sono grandezze che variano in funzione del tempo; in base al loro andamento, o forma d onda, possono essere
DettagliCORSO DI ELETTRONICA DEI SISTEMI DIGITALI
CORSO DI ELETTRONICA DEI SISTEMI DIGITALI Capitolo 1 Porte logiche in tecnologia CMOS 1.0 Introduzione 1 1.1 Caratteristiche elettriche statiche di un transistore MOS 2 1.1.1 Simboli circuitali per un
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliInsegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica)
Insegnamenti di Sistemi Elettronici Dedicati 1 (Corso di Laurea in Ingegneria Elettronica) Sistemi Elettronici Digitali1 (Corso di Laurea Specialistica in Ingegneria delle Telecomunicaizoni) Introduzione
DettagliElettronica dei Sistemi Digitali Dispositivi logici programmabili
Elettronica dei Sistemi Digitali Dispositivi logici programmabili Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 6013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliClock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Latch di tipo SR sincronizzato. Latch di tipo SR
Corso di Architettura degli Elaboratori Il livello logico digitale: Memoria Dipartimento di Informatica Università degli Studi di Torino C.so Svizzera, 185 I-10149 Torino baldoni@di.unito.it http://www.di.unito.it/
DettagliArchitetture 1 AA Canale EO Andrea Sterbini 26 Gennaio Parte 1
Esercizio 1 (5 punti) Architetture 1 AA 2003-2004 Canale EO Andrea Sterbini 26 Gennaio 2004 Parte 1 Si dimostri senza usare l'induzione perfetta l'identità: x y x y x y z=x z x y x y z Esercizio 2 (10
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliRegistri. Registri semplici
Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori
DettagliA.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be
A.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be Docenti Disciplina Cinzia Brunetto, Antonino Cacopardo SAE Sistemi Automatici Elettronici Competenze disciplinari di riferimento Il percorso formativo
DettagliETLC2 - A1 04/05/ /05/ ETLC2 - A DDC 04/05/ ETLC2 - A DDC. Full Custom 04/05/ ETLC2 - A DDC.
ETLC2 - A 4/5/25 Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni II Presentazione A Dispositivi logici programmabili» Circuiti standard e custom» Componenti programmabili»
DettagliDispositivi per il controllo
Dispositivi per il controllo ordini di comando PARTE DI COMANDO PARTE DI POTENZA Controllori monolitici Controllori con architettura a bus Controllori basati su PC informazioni di ritorno PLC (Programmable
DettagliVLSI. 5.5 Reti programmabili. Le reti combinatorie programmabili. La programmazione del hardware. documentazione test produzione verifica progetto
VLSI $ 55 Reti programmabili Milioni di gate documentazione test produzione verifica progetto N omportamento programmabile osti molto alti Volumi molto grandi unzioni di n variabili La del hardare macchina
DettagliArchitetture BIST. Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan. Inizializzazione del circuito hardware
Architetture BIST Motivazioni Built-in in Logic Block Observer (BILBO) Test / clock Test / scan Circular self-test path (CSTP) BIST Inizializzazione del circuito Loop-back hardware Inserimento di punti
Dettagli4 Sistemi a microprocessore Fondamenti di Informatica P2 Ingegneria Meccatronica
4 Sistemi a microprocessore Fondamenti di Informatica P2 Ingegneria Meccatronica Stefano Mattoccia Dipartimento di Informatica Università di Bologna 1 Elaborazione delle informazioni Un essere vivente
DettagliIl computer. Architettura
Il computer Architettura i precursori 1600 - Pascal realizza la prima macchina programmata meccanicamente per eseguire addizioni e sottrazioni. E la Pascalina. 1671 Leibniz realizza una macchina per eseguire
DettagliImplementazione di circuiti
Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione
Dettagli