Lezione M1 - DDM

Transcript

1 Elettronica per le telematica FLUSSO DI PROGETTO DIGITALE TOP - DOWN Specifiche Unità M.: Progettazione Digitale e Linguaggi di Descrizione dell Hardware Progetto e Descrizione di Alto Livello Simulazione Comportamentale Sintesi o Progetto a livello Strutturale ( Porta/Componente/Dispositivo ) Simulazione Livello Porte Logiche Mappatura sull'hardware Simulazione a Livello Fisico Realizzazione e Test 2 Sistemi Digitali Sistemi Embedded I sistemi digitali attuali hanno complessità tale da renderne impossibile la realizzazione a partire da circuiti integrati standard per problemi di ingombro, consumo, velocità. Esistono circuiti che realizzano funzioni complesse (es. Microcontrollore, Periferica), ma se la funzione richiesta non è disponibile? Due possibilità: Circuiti Custom: progettati per risolvere un problema specifico (ASIC); Logiche programmabili: circuiti generici configurabili dall utente (FPGA). Sistemi di elaborazione embedded Dove si trovano? Difficile da definire Qualunque apparato elettro- meccanico contiene al suo interno un sistema di elaborazione embedded Automobili, treni, aerei Macchine fotografiche, videocamere, televisori Elettrodomestici, elettromedicali Etc Miliardi di esemplari prodotti ogni anno Esempio: in un auto si possono mediamente trovare 50 unità (centraline) 3 4 Sistemi Embedded Tecnologie utilizzabili Caratteristiche comuni dei sistemi embedded Basati su singole (o poche) funzioni eseguite ripetitivamente Condizioni stringenti : Bassa potenza Basso costo Piccole dimensioni Elevata frequenza di clock, etc Funzionamento in tempo reale Elaborazione continua senza ritardi in funzione di parametri esterni 5 6 Lezione M - DDM 2005

2 Transistori per Chip Logiche programmabili - I Le logiche programmabili sono dei circuiti che l utente può configurare in modo che svolgano funzioni diverse. Derivano dalle memorie, che sono l esempio più semplice di logica programmabile. Una memoria con N fili d indirizzo e M fili di dato può essere vista come un circuito che può essere programmato per realizzare M funzioni combinatorie diverse ognuna di N ingressi. Le memorie non sono abbastanza flessibili, per cui sono nate architetture che meglio si adattano alle esigenze del progettista hardware 7 8 Logiche programmabili - II Le logiche programmabili all inizio potevano realizzare semplici funzioni combinatorie o sequenziali (PLA/PAL) In seguito sono state realizzate architetture sempre più complesse, veloci e flessibili. La programmazione avviene definendo il valore di bit di memoria. Tali bit sono usati per: Controllare dei deviatori che possono stabilire: quale tra n funzioni deve essere selezionata per una determinata cella interna del dispositivo quali celle interconnettere tra loro Programmare la funzione combinatoria svolta da una Look-Up Table 9 Matrice di porte AND programmabili connesse selettivamente a porte OR PLA Tabella di Programmazione F = AB + AC+ ABC F = AC+ BC 2 0 PAL Combinatoria PAL sequenziale Clock OE D Q I/O Q Matrice di porte AND programmabili connesse a porte OR fisse I 2 Lezione M - DDM

3 DIN DIN S/R Con trol S/R Control SD RD EC SD RD EC Elettronica per le telematica 05/04/2006 ESERCIZIO: PLD CPLD: Altera MAX 7000 CHE FUNZIONI REALIZZANO LE USCITE DELLA PLA? I I2 I3 I4 O O2 O3 O4 O = I2 I3 + I3 I4 ; O2 = I I4 + I I2 ; O3 = I I2 ; O4 = I2 I3 + I I4 3 4 LOGICHE PROGRAMMABILI: FPGA - I LOGICHE PROGRAMMABILI: FPGA - II DALLE PRIME PLD AD OGGI L INTEGRAZIONE HA PERMESSO DI REALIZZARE CIRCUITI LOGICI PROGRAMMABILI MOLTO COMPLESSI. SI CHIAMANO FIELD-PROGRAMMABLE-GATE- ARRAY (FPGA) E STANNO PRATICAMENTE RIMPIAZZANDO I CIRCUITI REALIZZATI CON LE FAMIGLIE LOGICHE TRADIZIONALI. CELLE LOGICHE PROGRAMMABILI INTERCONNESSIONI PROGRAMMABILI AD OGGI SONO DISPONIBILI SUL MERCATO FPGA CON DIVERSI MILIONI (!!!) DI GATE PROGRAMMABILI E CON DIVERSE CENTINAIA DI KBIT DI MEMORIA. LAVORANO A CENTINAIA DI MHz CON PIU DI 500 PIN DI I/O!! DEVICE XCV200E XCV600E SYSTEM GATES LOGIC GATES DIFF I/O PAIRS USER I/O BLOCK RAM Bits DISTRIB. RAM Bits CELLE DI I/O PROGRAMMABILI XCV2000E XCV3200E XC4000 Architecture Configurable Logic Blocks (CLBs) CLB CLB Switch Matrix CLB CLB Programmable Interconnect G4 G3 G2 G G C C2 C3 C4 H DIN S/R EC Vcc Slew Passive Rate Pull-Up, Control Pull-Down Output Buffer Input Buffer Q D Delay I/O Blocks (IOBs) Pad G4 G3 G2 G F4 F3 F2 F G F H C C2 C3 C4 H DIN S/R EC DIN DIN S/R Control S/R Control SD EC RD SD Y F4 F3 F2 F K F H Y X K EC RD X Configurable Logic Blocks (CLBs) 7 8 Lezione M - DDM

4 I/O Blocks (IOBs) LOGICHE PROGRAMMABILI: FPGA - III Slew Rate Control Passive Pull-Up, Pull-Down Vcc Output Buffer Pad Q D Delay Input Buffer Xilinx XC Dispositivi per programmazione di FPGA: EPROM Dispositivi per programmazione di FPGA: AntiFuse 2 22 Dispositivi per programmazione di FPGA: Metal-Metal AntiFuse Dispositivi per programmazione di FPGA: SRAM Lezione M - DDM

5 FPGA: stato dell arte FPGA: nuove architetture Altera e Xilinx dominano il mercato, con alcuni altri prodotti quali Actel, QuickLogic, Lattice e Atmel che vengono utilizzati in applicazioni specifiche Tecnologia dominante è la SRAM Actel ha introdotto tecnologia su Flash, che permette di avere velocità, dimensioni ridotte e non volatilità, caratteristiche dell AntiFuse, però con una tecnologia più semplice e standard Introdotti Core già progettati per blocchi quali interfacce di I/O (ad es. PCI) Interfacce di rete Semplici processori RISC DSP 25 Il Routing è il problema maggiore: Livelli multipli di metal Nuovi metodi per i Cross Points e le interconnessioni punto-punto CLB rimangono simili, con l aggiunta, alle LUT ed ai Mux, di blocchi quali Sommatori e Sottrattori per realizzare architetture DSP 26 ASIC FULL CUSTOM PER GRANDI VOLUMI DI PRODUZIONE E PREFERIBILE COSTRUIRE IL CIRCUITO CHE REALIZZA LE FUNZIONI VOLUTE APPLICATION SPECIFIC INTEGRATED CIRCUIT - ASIC IL PROGETTO E REALIZZATO CON STRUMENTI CAD SIMILI (ANCHE SE PIU COMPLESSI) A QUELLI PER IL PROGETTO DI FPGA. ESISTONO DIVERSI LIVELLI DA CUI SI PUO PARTIRE PER IL PROGETTO E DIVERSE SOLUZIONI TECNOLOGICHE; LA SCELTA TRA LE DIVERSE METODOLOGIE E LEGATA AI COSTI DI SVILUPPO (strumenti CAD, stazioni di lavoro, progettisti), COSTI DI PRODUZIONE (costi non ricorrenti, costi per integrato) TEMPI DI SVILUPPO (tempo per il progetto e la validazione) TEMPI DI PRODUZIONE (i passi tecnologici per arrivare al circuito completo) FULL CUSTOM: SI PROGETTANO TUTTI I COMPONENTI NECESSARI PER LE FUNZIONI RICHIESTE (SW, R, C, ETC..), E LE LORO INTERCONNESSIONI; MASSIMA FLESSIBILITA NEL PROGETTO MASSIMA COMPLESSITA (E COSTO) DI PROGETTO MASSIMA COMPLESSITA DI VERIFICA MASSIMO TEMPO DI SVILUPPO MASSIMI COSTI NON RICORRENTI GIUSTIFICATO SOLO PER GRANDISSIMI VOLUMI E PER APPLICAZIONI IN CUI NON ESISTONO (O SONO INCOMPLETE) LE LIBRERIE DI CELLE STANDARD CELL GATE ARRAY STANDARD CELL : SI PARTE DA UNA LIBRERIA DI CELLE (FF,CONTATORI, MPX, FULL-ADDER, ETC..) PROGETTATE DALLA SILICON FOUNDRY E SI PROGETTA SOLO UTILIZZANDO LE CELLE DISPONIBILI E LE LORO INTERCONNESSIONI MASSIMA FLESSIBILITA NEL PROGETTO MEDIA COMPLESSITA (E COSTO) DI PROGETTO MEDIA COMPLESSITA DI VERIFICA MEDIO TEMPO DI SVILUPPO MASSIMI COSTI NON RICORRENTI (si devono eseguire tutti i passi tecnologici previsti per il full custom) GIUSTIFICATO PER GRANDI VOLUMI E PER APPLICAZIONI IN CUI ESISTONO LE LIBRERIE DI CELLE GATE ARRAY: SI PARTE DA UN CIRCUITO INTEGRATO IN CUI IL COSTRUTTORE HA GIA REALIZZATO UNA MATRICE DI SW ; SI PROGETTANO SOLO LE INTERCONNESSIONI TRA GLI SW, EVENTUALMENTE USANDO FUNZIONI DI LIBRERIA MEDIA FLESSIBILITA NEL PROGETTO PICCOLA-MEDIA COMPLESSITA (E COSTO) DI PROGETTO RIDOTTA COMPLESSITA DI VERIFICA MEDIO-MINIMO TEMPO DI SVILUPPO MEDI COSTI NON RICORRENTI (si parte da circuiti con gli SW gia realizzati) GIUSTIFICATO PER MEDI VOLUMI E PER APPLICAZIONI IN CUI NON E NECESSARIO OTTENERE IL MASSIMO IN TERMINI DI PRESTAZIONI Lezione M - DDM

6 Elettronica per le telematica 05/04/2006 RIUSABILITA E MODULARITA ASIC: Wafer DATI I COSTI DI SVILUPPO DEI CIRCUITI ASIC SI CERCA, OVE POSSIBILE DI RIUTILIZZARE FUNZIONI LOGICHE GIA DISPONIBILI DA ALTRI PROGETTI OCCORRE ALLORA PENSARE DURANTE IL PROGETTO AL POSSIBILE RIUTILIZZO DELLE FUNZIONI LOGICHE DEFINENDO INTERFACCE E STANDARD CHE NE PERMETTANO UN SEMPLICE RIUTILIZZO E POSSIBILE ACQUISIRE ALL ESTERNO PARTI/FUNZIONI LOGICHE CHE REALIZZINO UN PARTICOLARE ALGORTIMO. IN QUESTO CASO SI COMPRA E SI SFRUTTA LA PROPRIETA INTELLETTUALE (IP) SVILUPPATA DA TERZE PARTI TRA LE IP SI POSSONO INSERIRE ANCHE LE PARTI PRINCIPALI (CORE) DI MICROPROCESSORI/DSP/MICROCONTROLLORI 3 Pentium 4 Wafer 32 ATM Physical Layer Controller Clock and Data Recovery Unit with Demultiplexer Transmission Convergence Unit 33 Linguaggi di Descrizione dell Hardware Indipendentemente dalla soluzione hardware, come progettare circuiti digitali complessi? Il progetto a partire da funzioni logiche elementari non è possibile quando si voglia realizzare un dispositivo complesso. E necessario partire da una descrizione funzionale del circuito, svincolata il più possibile dai dettagli della struttura hardware finale. Si usano dei linguaggi di descrizione dell hardware (Hardware Description Language) e si demanda ad un sistema automatico la traduzione a livello porte del sistema. 35 Lezione M - DDM VHDL - Introduzione VHDL = VHSIC Hardware Description Language VHSIC = Very High Speed Integrated Circuits Uso del VHDL Descrizione funzionale (Behavioural) Simulazione Compilazione (da descrizione a livello più basso) Verifica funzionale (simulazione post-layout) 36 6

7 Vantaggi VHDL Svantaggi VHDL Unico ambiente per simulazione e sintesi Permette definizione a livello funzionale del "test bench" e a livello via via più dettagliato del sistema da progettare Portabilità: la stessa descrizione può essere utilizzata per sintetizzare un circuito su logica programmabile o ASIC. Quasi tutti i sistemi CAD accettano il VHDL come input La sintesi di un circuito a partire da descrizione ad alto livello è meno ottimizzata di quanto si potrebbe fare a mano. Si possono utilizzare dei blocchi ottimizzati specifici di un certo costruttore di hardware, ma allora si perde la portabilità della descrizione Un esempio commerciale: Modelsim Progetto con Software Altera MaxPlus Uno degli strumenti più utilizzati nella simulazione di circuiti digitali è Modelsim Analizziamo il flusso di progetto Flusso di Progetto FPGA Analizziamo un esempio di progetto utilizzando il software commerciale per FPGA Altera Il flusso e l approccio è comune agli altri strumenti progettuali Descrizione Schematica Descrizione VHDL 4 42 Lezione M - DDM

8 Generazione Simbolo Descrizione Gerarchica Gerarchia Scelta del dispositivo Compilazione Simulazione Lezione M - DDM

9 Report Finale Programmazione del Dispositivo Lezione M - DDM