Un micro FPGA. skills. come il core ABC. il core ABC sia la suite di sviluppo di AC-

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Un micro FPGA. skills. come il core ABC. il core ABC sia la suite di sviluppo di AC-"

Transcript

1 skills di Un micro FPGA che parte dall ABC Quando in molti progetti è necessario unire alla logica programmabile la funzionalità di un piccolo microprocessore le soluzioni semplici come il core ABC possono essere la risposta Ci sia concesso il gioco di parole, ma è un modo per introdurre questa soluzione di progetto basata su FPGA proposta da ACTEL, il cui nome è proprio ABC. Il nome non è casuale perché il core in oggetto è un semplice microprocessore, che in un numero di gate veramente contenuto, sviluppa e supporta le istruzioni basilari richieste ad un qualsiasi micro sia su silicio oppure, come in questo caso, su FPGA. Insomma l ABC dei microprocessori. Prima di affrontare la sua presentazione è importante sottolineare che stiamo parlando di un oggetto completamente gratuito e sviluppabile a sua volta usando tools gratuiti. Infatti sia il core ABC sia la suite di sviluppo di AC- TEL Libero 8.5 sono completamente gratuiti e scaricabili dal sito oppure è possibile richiedere una copia su DVD ai riferimenti riportati al fondo dell articolo. Inoltre per le prove HW fisiche sono disponibili Starter Kit a basso costo, per le FPGA della Famiglia Proasic3 e IGLOO programmatore incluso, con prezzi a partire da 45 euro. Per i più esigenti è disponibile una scheda con zoccolo ZIF per poter usare la board con i diversi tagli di FPGA (ricordiamo che esiste, a parità di package, la possibilità di spostare la densità della FPGA da 60 K a 1M di Gate). Va sottolineato che le dimensioni del- Figura 1: il wizard per la creazione del progetto. 28

2 Figura 2: la pagina di configurazione del micro. l oggetto generato sono tali da poterlo integrare anche nel taglio da 30K Gate A3P030, per esempio potremmo crearci un microprocessore del costo di circa 1 euro con 72 I/O usando totalmente il package a 100 pin. Ambiente di sviluppo Come anticipato, per lavorare su questo progetto necessitiamo esclusivamente della suite Tools Libero 8.5 licenze gratuite richiedibili su utilizzando esclusivamente il VOL del disco C dove eseguire l installazione. Lanciando Libero e seguendo semplicemente il Wizard, per un nuovo progetto dovrete soltanto definire il nome del progetto stesso selezionando come linguaggio il VHDL (step1), scegliere il componente desiderato, che per le nostre prove era un A3P250-FGG256 (step2) e concludere senza nulla altro aggiungere. Il risultato sarà come in figura 1. Da questo punto selezionando l icona Smart-design, successivamente la sotto voce Smart-design-component e dando un nome al componente, attivate l ambiente per poter utilizzare tutte le periferiche e le macro riportate a destra della figura 1. Cliccando su core ABC vi verrà chiesto il nome che desiderate attribuire al core e conseguentemente si aprirà la pagina principale relativa alla configurazione del micro (figura 2). Struttura del microprocessore ABC Approfondiamo la conoscenza del core ABC: essendo un micro sviluppato su FPGA, permette ovviamente la scelta della dimensione del Bus dati fra 8 e 32 bit. Lo stesso vale per il BUS Indirizzi, che può essere configurato come dimensione da 8 a 16 bit, permettendo una ottimizzazione in termini di gate consumati (non dimentichiamo che stiamo parlando di un micro fatto su FPGA, per cui è inutile costruire una macchina superiore alle nostre esigenze). Gli APB (Advanced Peripheral Bus) sono le varie periferiche, che decidiamo di gestire con il nostro core ABC; esse potrebbero essere sia periferiche sviluppate da noi, oppure una delle tante periferiche fornite gratuitamente da ACTEL nell ambiente stesso. Volendo proporre un esempio potremmo, in modalità del tutto gratuita, collegare a questo sistema una UART, una SPI e un generatore di PWM, come macro (FREE) fornite da ACTEL e nel contempo un controller VGA da noi sviluppato. In ogni caso potremmo utilizzare fino a sedici periferiche collegate al micro ABC attraverso il controller APB. Nel nostro esempio di progetto abbiamo fatto uso del core PWM, fornito gratuitamente e selezionato dalla lista Periferiche (figura 1 a destra in alto). La voce Z register size ci permette di attivare il registro specifico per le operazioni di loop counter e di indirizzamento indiretto; si noti che la sua dimensione deve essere compatibile con il Bus dati selezionato. Punti importanti della configurazione sono anche la scelta di quanti INPUT e OUTPUT si vogliono usare direttamente (da 1 a 32, ma ricordatevi che la scelta deve essere congrua con la dimensione del BUS dati definito) e quante periferiche (APB slot) ver- 29

3 skills Listato del Programma di Prova DEF COREPWM 0 DEF PWM_PRESC 0x00 DEF PWM_PERIOD 0x04 DEF PWM_ENAB1 0x08 DEF PWM_ENAB2 0x0C DEF PWM1_POSEDGE 0x10 DEF PWM1_NEGEDGE 0x14 DEF PWM2_POSEDGE 0x18 DEF PWM2_NEGEDGE 0x1C DEF PWM3_POSEDGE 0x20 DEF PWM3_NEGEDGE 0x24 DEF PWM4_POSEDGE 0x28 DEF PWM4_NEGEDGE 0x2C JUMP $Main $Main APBWRT DAT16 COREPWM PWM_PRESC 1 APBWRT DAT16 COREPWM PWM_PERIOD 500 // 20uS 50kHZ DI PERIODO PER TUTTI E 4 I PWM APBWRT DAT16 COREPWM PWM1_POSEDGE 0 APBWRT DAT16 COREPWM PWM1_NEGEDGE 16 APBWRT DAT16 COREPWM PWM2_POSEDGE 16 APBWRT DAT16 COREPWM PWM2_NEGEDGE 32 APBWRT DAT16 COREPWM PWM3_POSEDGE 32 APBWRT DAT16 COREPWM PWM3_NEGEDGE 48 APBWRT DAT16 COREPWM PWM4_NEGEDGE 64 APBWRT DAT16 COREPWM PWM_ENAB1 0x0F $Start load 0x01 RAMWRT 0x10 ACC shl0 RAMWRT 0x11 ACC shl0 RAMWRT 0x12 ACC shl0 RAMWRT 0x13 ACC NOP RAMREAD 0x10 RAMREAD 0x11 RAMREAD 0x12 RAMREAD 0x13 JUMP $Start $Wait10ms // 5ms con CLK 50Mhz LOADZ $Wait10msInner DECZ JUMP IFNOT ZZERO $Wait10msInner RETURN ranno usate nel sistema. Una volta effettuate queste scelte dovrete definire se il codice sorgente che scriverete sarà residente su RAM, modalità soft mode (in questo caso verranno usati i blocchi DP RAM interni della A3P250) oppure sarà diffuso nella FPGA stessa, utilizzando i gate interni (HW FPGA TILE). E importante indicare che questa soluzione per codici contenuti (meno di 256 / 512 istruzioni) è persino consigliabile, considerato il numero limitato di gate che la soluzione HW consuma. Per fornire dei valori relativi a una FPGA A3P250, si segnala che un micro ABC con un codice da 256 istruzioni caricato in HW mode (usando quindi i gate della FPGA) il consumo, in termini di TILE circa il 12% della FPGA stessa. Si tenga conto che in questa modalità è 30 anche possibile considerare l utilizzo di due micro ABC in parallelo, semplificandoli e tagliandoli sulla specifica, in tal caso il loro consumo in termini di gate consumati è ancor più contenuto. Conclude la nostra fase di configurazione la scelta di avere o meno alcune istruzioni di tipo avanzato, qualora aveste scelto la modalità di esecuzione in DP RAM, ad esempio la possibilità di avere istruzioni di moltiplicazione, indirizzamento indiretto alle periferiche APB e dimensione del Bus della porta utilizzata per il caricamento del codice. Dato che il core può eseguire fetch solo da DP RAM, prima di lanciare l esecuzione è necessario caricare il codice nella DP RAM stessa. Per questa operazione il core ABC dispone di una porta specifica e di segnali di controllo, per cui al power up un unità aggiuntiva (per esempio un piccolo modulo scritto in VHDL) deve provvedere al caricamento, leggendo da una memoria EEPROM seriale esterna e copiandola nella DP RAM stessa. E importante evidenziare che per un codice inferiore ai 128 byte è possibile usare la FROM interna della A3P250, che è a tutti gli effetti una EEPROM disponibile a costo zero. Istruzioni e codice macchina per il core ABC Definite queste opzioni possiamo procedere alla scrittura del codice. Come ogni micro la maggior parte delle istruzioni lavorano intorno all accumulatore. Sono previste e supportate istruzioni aritmetiche

4 e logiche sia su accumulatore sia fra accumulatore e variabile in Ram La Ram di sistema prevede le sue istruzioni di scrittura e lettura, mentre per i loop di controllo esiste uno specifico registro (registro Z) su cui è possibile operare. Le operazioni dirette alle periferiche APB hanno un loro set di istruzioni e si noti che in questo caso è possibile l indirizzamento indiretto da registro Z. Concludono il set delle istruzioni le operazioni condizionate e di controllo del flusso (Jump, Call e Return), mentre per la gestione della porta di I / O esistono le istruzioni dirette e IO- READ. Il supporto interrupt è dato da un PIN specifico, pertanto in fase di configurazione dovrete definire l indirizzo a cui salterà il flusso, in risposta alla richiesta di interrupt esterna. La configurazione dello stato attivo del pin INTRQ è sempre possibile nella fase iniziale delle impostazioni. Le istruzioni condizionate possono usare sia lo stato dell accumulatore sia quello del registro Z, oppure lo stato della porta INPUT. Va ricordato che è supportata anche la moltiplicazione con estensione a 16 bit. Il micro ABC richiede per quasi tutte le sue istruzioni tre colpi di clock, per cui, supponendo di fornire un clock base di 60Mhz, avremo una macchina di 20 MIPS. Descrizione programma di prova Premesso che attualmente il linguaggio disponibile è ancora l Assembler, la casa madre ha annunciato che sarà fornito a breve un piccolo compilatore C. Si noti comunque che per questo tipo di macchina l uso del linguaggio Assembler, seppur non trasportabile, è molto semplice e immediato. Il nostro programma di test provvede alla copia in RAM del valore HEX 01 e allo shiftdel medesimo, per accendere in maniera sequenziale dei LED collegati sulla porta di OUTPUT, mentre subito allo start viene programmato il modulo PWM, che è stato istanziato durante la costruzione del progetto nella suite Core Console. Nel dettaglio questo modulo dispone di vari registri di programmazione per l abilitazione del canale PWM, prescaler della frequenza base, definizione del periodo PWM e della durata parte alta e parte bassa del canale stesso. Si tenga conto che questo modulo codice MIP

5 skills Figura 3: simulazione del progetto. Figura 4: simulazione del progetto. 32

6 è configurabile come numero di canali fino ad un massimo di 16. Anche i registri stessi possono essere dimensionati come larghezza, sempre per permettere la maggior ottimizzazione in termini di gate consumati. Prima di effettuare queste operazioni abbiamo inserito le DEFINE dei registri del core PWM, dopo la prima istruzione che salta al Main, troviamo le istruzioni che effettuano la init del modulo PWM stesso, usando l istruzione APBWR, che ci permette di scrivere su uno qualsiasi dei 16 slot periferici disponibili (nel nostro caso lo slot 0). Conclude il semplice programma l operazione di scorrimento di un bit a 1 sui primi 4 pin della porta di OUTPUT e la memorizzazione in RAM del valore medesimo Questa memorizzazione è stata inserita per semplice prova, infatti nella parte finale del programma tali valori vengono riletti dalla RAM e riportati sulla porta di OUT- PUT. Per permettere una visualizzazio- RIFERIMENTI A3P Family Hand Book Core ABC Hand Book Core PWM Data sheet Libero 8.5 suite Richiesta Progetto completo CoreABC_Semplice / Libero 8.5 su DVD ne su oscilloscopio di questo scorrimento, abbiamo fatto uso di una chiamata ad una routine di ritardo di 10ms. Conclusioni I test eseguiti in laboratorio su una scheda prova, hanno evidenziato una velocità ottenibile di 40MIPS senza particolari ottimizzazioni, ad eccezione dell accorgimento di piazzare tutto il blocco microprocessore a ridosso della zona RAM (per la A3P250 in alto) per mantenere i tempi di propagazione contenuti. La figura 3 riporta la simulazione dove è possibile notare i quattro segnali PWM generati come da programma mentre gli Output effettuano lo shift dei bit; la base tempi è stata accorciata per permettere una visualizzazione maggiore dei segnali in uso Il core ABC si dimostra interessante soprattutto per la sua adattabilità e flessibilità. Infatti grazie alla scelta dinamica del BUS, alla possibilità di inserire anche istruzioni attualmente non supportate e al basso consumo di gate, è possibile il suo utilizzo su FPGA di taglio piccolo a basso costo oppure il suo utilizzo multiplo su FPGA di taglio maggiore. Codice MIP codice MIP 33

FPGA alla portata di tutti

FPGA alla portata di tutti di ANTONIO ACQUASANTA Igloo nano Starter kit FPGA alla portata di tutti Questo articolo presenta nel dettaglio l IGLOO nano STARTER KIT di ACTEL, dal costo contenuto, per FPGA, che potrà essere usato come

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Lezione 1 Caratteristiche principali del PIC16C84 L'hardware

Lezione 1 Caratteristiche principali del PIC16C84 L'hardware Lezione 1 Nella prima lezione del corso, cercheremo di comprendere come sia fatto internamente il controller più conosciuto di Microchip, ovvero il PIC16C84 poi evoluto nel PIC16F84. Sebbene i microcontroller

Dettagli

Corso introduttivo sui microcontrollori A. S. 2007 2008. Programmare i PIC in C. Timers Interrupts Prerequisiti: Lezione7 Lezione8.

Corso introduttivo sui microcontrollori A. S. 2007 2008. Programmare i PIC in C. Timers Interrupts Prerequisiti: Lezione7 Lezione8. Corso introduttivo sui microcontrollori A. S. 2007 2008 Programmare i PIC in C Prerequisiti: Lezione7 Lezione8 Nicola Amoroso namoroso@mrscuole.net NA L15 1 Timers - Interrupts I timers e gli Interrupts

Dettagli

Programmazione dello Z80

Programmazione dello Z80 Il microprocessore si incarica di: gestire il programma e i suoi dati di eseguire i calcoli richiesti. Le azioni appena elencate rendono necessario che il microprocessore abbia da qualche parte, al suo

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Nicola Amoroso. Corso introduttivo sui microcontrollori A. S. 2007 2008. Microcontrollori Microchip PIC 8 bit. namoroso@mrscuole.

Nicola Amoroso. Corso introduttivo sui microcontrollori A. S. 2007 2008. Microcontrollori Microchip PIC 8 bit. namoroso@mrscuole. Corso introduttivo sui microcontrollori A. S. 2007 2008 Microcontrollori Microchip PIC 8 bit Nicola Amoroso namoroso@mrscuole.net NA L2 1 Microcontrollori Microchip PIC 8 bit PIC: Peripheral Interface

Dettagli

Introduzione ai Microcontrollori Workshop 08/06/2011 Dott.Ing.Marco Frosini Qprel srl Dott.Ing.Lorenzo Giardina Qprel srl Slide 1 di 27 L'elettronica digitale PRIMA dei microcontrollori Elemento base:

Dettagli

Architettura dei Microcontrollori Microchip PIC18F

Architettura dei Microcontrollori Microchip PIC18F Architettura dei Microcontrollori Microchip PIC18F A. Romani Elettronica dei Sistemi Digitali L-A Cos è un microcontrollore? Differenza tra Microprocessore e Microcontrollore à Microprocessore: normalmente

Dettagli

8 Microcontrollori PIC

8 Microcontrollori PIC 8 Microcontrollori PIC 8.1 Descrizione generale Un microcontrollore è un dispositivo elettronico che opportunamente programmato è in grado di svolgere diverse funzioni in modo autonomo. Essenzialmente

Dettagli

Corso di Sistemi di Elaborazione A.A. 2008/2009

Corso di Sistemi di Elaborazione A.A. 2008/2009 Università di Ferrara Facoltà di Ingegneria Docente: Ing. Massimiliano Ruggeri Mail: m.ruggeri@imamoter.cnr.it mruggeri@ing.unife.it Tel. 0532/735631 Corso di Sistemi di Elaborazione A.A. 2008/2009 Durata:

Dettagli

Corso di Informatica Applicata. Lezione 7. Università degli studi di Cassino

Corso di Informatica Applicata. Lezione 7. Università degli studi di Cassino Università degli studi di Cassino Corso di Laurea in Ingegneria della Produzione Industriale Corso di Informatica Applicata Lezione 7 Ing. Saverio De Vito e-mail: saverio.devito@portici.enea.it Tel.: +39

Dettagli

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi

Il calcolatore elettronico. Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Il calcolatore elettronico Parte dei lucidi sono stati gentilmente forniti dal Prof. Beraldi Introduzione Un calcolatore elettronico è un sistema elettronico digitale programmabile Sistema: composto da

Dettagli

MPLAB - IDE. Introduzione. 1. Benvenuti in MPLAB. Introduzione

MPLAB - IDE. Introduzione. 1. Benvenuti in MPLAB. Introduzione MPLAB - IDE Introduzione 1. Benvenuto in MPLAB 2. Creare un progetto 3. Creare un nuovo file assembler 4. Scrivere un programma 5. Toolbar icons 6. Simulatore MPSIM Introduzione MPLAB è un programma che

Dettagli

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE 1. INTRODUZIONE In questo capitolo viene presentata la struttura, sia interna che esterna, di un microprocessore generico riprendendo i concetti esposti nella

Dettagli

Qualche informazione sul microcontrollore PIC

Qualche informazione sul microcontrollore PIC Qualche informazione sul microcontrollore PIC Il Web contiene un ampia quantità di informazioni sui microcontrollori e sulla famiglia PIC in particolare. Accanto ai siti dei produttori hardware e software

Dettagli

Lezione n.9. Introduzione al linguaggio macchina

Lezione n.9. Introduzione al linguaggio macchina Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo

Dettagli

Lezione n.19 Processori RISC e CISC

Lezione n.19 Processori RISC e CISC Lezione n.19 Processori RISC e CISC 1 Processori RISC e Superscalari Motivazioni che hanno portato alla realizzazione di queste architetture Sommario: Confronto tra le architetture CISC e RISC Prestazioni

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Uno dei metodi più utilizzati e

Uno dei metodi più utilizzati e TEORIA MHZ RISORSE SPECIALE PRATICA Quinta parte n 257 - Novembre 2006 Realizzazione di un timer digitale programmabile Sesta parte n 258 - Dicembre 2006 Uso delle interfacce seriali Settima parte n 259

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune

Dettagli

IL DSP - Digital Signal Processor

IL DSP - Digital Signal Processor IL DSP - Digital Signal Processor Processore dei segnali digitali 1. Generalità Il Digital Signal Processor (DSP, processore di segnali digitali) è un particolare tipo di microprocessore, ottimizzato per

Dettagli

INTRODUZIONE alla PROGRAMMAZIONE di MICROCONTROLLORI

INTRODUZIONE alla PROGRAMMAZIONE di MICROCONTROLLORI LUCIDI LEZIONI SISTEMI ELETTRONICI INDUSTRIALI www.dismi.unimo.it (People Associated Pavan ) www.microchip.com com (Datasheet PIC - DS30292) (Mid Range Family Manual DS33023) Università degli Studi di

Dettagli

L architettura di riferimento

L architettura di riferimento Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27

Dettagli

Il processore SHARC ADSP-21262

Il processore SHARC ADSP-21262 2 Il processore SHARC ADSP-21262 Il processore ADSP-21262, utilizzato nel presente lavoro, appartiene ad una vasta famiglia di Digital Signal Processors della Analog Devices, denominata SHARC, particolarmente

Dettagli

I sistemi di elaborazione

I sistemi di elaborazione 2 I sistemi di elaborazione 2.0 I sistemi di elaborazione c Diego Calvanese Fondamenti di Informatica Corso di Laurea in Ingegneria Elettronica A.A. 2001/2002 2.0 0 2 I sistemi di elaborazione Architettura

Dettagli

Architetture DSP. Capitolo 6

Architetture DSP. Capitolo 6 Capitolo 6 Architetture DSP Un convertitore analogico-digitale (ADC) trasforma un segnale a tempo continuo in una sequenza di bit; viceversa un convertitore digitale-analogico (DAC) trasforma una sequenza

Dettagli

Architettura di tipo registro-registro (load/store)

Architettura di tipo registro-registro (load/store) Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche

Dettagli

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6 Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare

Dettagli

Von Neumann. John Von Neumann (1903-1957)

Von Neumann. John Von Neumann (1903-1957) Linguaggio macchina Von Neumann John Von Neumann (1903-1957) Inventore dell EDVAC (Electronic Discrete Variables AutomaFc Computer), la prima macchina digitale programmabile tramite un soiware basata su

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

ADuC: Questa serie di articoli si

ADuC: Questa serie di articoli si TEORIA MHZ RISORSE SPECIALE PRATICA n 261 - Marzo 2007 Introduzione Seconda parte n 262 - Aprile 2007 Assembler e tools applicativi Terza parte n 263 - Maggio 2007 Sistema di trasmissione wireless ADuC:

Dettagli

In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad

In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline a CPU molto complesse per applicazioni ad Principi di architetture dei calcolatori: l architettura ARM. Mariagiovanna Sami Che cosa è ARM In realtà, non un solo microprocessore, ma un intera famiglia, dalle CPU più semplici con una sola pipeline

Dettagli

Raspberry Pi: Hardware Programming. Rossi Pietro Alberto

Raspberry Pi: Hardware Programming. Rossi Pietro Alberto Rossi Pietro Alberto Agenda Introduzione Hardware Software Programmazione, primi passi Protocolli di comunicazione Programmazione Conclusioni Introduzione Il Raspberry Pi è una scheda elettronica impementante

Dettagli

La Macchina Virtuale

La Macchina Virtuale Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Elaborazione di Immagini e Suoni / Riconoscimento e Visioni Artificiali 12 c.f.u. Anno Accademico 2008/2009 Docente: ing. Salvatore

Dettagli

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4

ARCHITETTURE MICROPROGRAMMATE. 1. Necessità di un architettura microprogrammata 1. Cos è un architettura microprogrammata? 4 ARCHITETTURE MICROPROGRAMMATE. 1 Necessità di un architettura microprogrammata 1 Cos è un architettura microprogrammata? 4 Struttura di una microistruzione. 5 Esempi di microprogrammi 9 Esempio 1 9 Esempio

Dettagli

PROGRAMMAZIONE MODULARE 2014-2015

PROGRAMMAZIONE MODULARE 2014-2015 PROGRAMMAZIONE MODULARE 01-015 Disciplina: SISTEMI E RETI Classe: TERZA A INF Indirizzo: INFORMATICA E TELECOMUNICAZIONI Articolazione INFORMATICA Docenti: Silvia Gualdi (teoria) Paolo Aurilia (laboratorio)

Dettagli

1 Unità di generazione PWM del ADMCF32X

1 Unità di generazione PWM del ADMCF32X SOMMARIO 1 UNITÀ DI GENERAZIONE PWM DEL ADMCF3X... 1 PWM TIMER OPERATION... REGISTRO PWMTM... REGISTRO PWMDT (DEAD-TIME REGISTER)... PWM DUTY-CYCLE... 3 PWMTRIP... 3 GENERAZIONE DI MODELLI SINUSOIDALI

Dettagli

mendiante un ciclo e finché il segnale rimane alto, si valuta il tempo T3 usando il timer del microcontrollore e una variabile di conteggio.

mendiante un ciclo e finché il segnale rimane alto, si valuta il tempo T3 usando il timer del microcontrollore e una variabile di conteggio. Svolgimento (a) Il sensore di temperatura ha un uscita digitale a 9 bit, emettendo un codice binario proporzionale al valore Temp richiesto. Possiamo pensare si tratti di un dispositivo 1-Wire. Un sistema

Dettagli

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR

La macchina di Von Neumann. Central Processing Unit (CPU) Elementi base. Architettura computer. Bus di sistema MEMORIA CENTRALE PERIFERICHE A B INTR Architettura di un computer La macchina di Von Neumann Architettura organizzata secondo il modello della macchina di von Neumann definita nei tardi anni 40 all Institute for Advanced Study di Princeton.

Dettagli

Architettura di un calcolatore

Architettura di un calcolatore 2009-2010 Ingegneria Aerospaziale Prof. A. Palomba - Elementi di Informatica (E-Z) 7 Architettura di un calcolatore Lez. 7 1 Modello di Von Neumann Il termine modello di Von Neumann (o macchina di Von

Dettagli

Lezione 16: L architettura LC-3

Lezione 16: L architettura LC-3 Lezione 16: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 15 Maggio 2013 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS

Dettagli

UNA INTRODUZIONE AL MONDO DEI MICROCONTROLLORI

UNA INTRODUZIONE AL MONDO DEI MICROCONTROLLORI UNA INTRODUZIONE AL MONDO DEI MICROCONTROLLORI 1 Microcontrollori? Molti prodotti utilizzati quotidianamente contengono più intelligenza di quanto ogni utente possa immaginare. Uno studio indica che ogni

Dettagli

Progetto di Microcontrollori. Cronotermostato per Caldaia

Progetto di Microcontrollori. Cronotermostato per Caldaia Progetto di Microcontrollori Cronotermostato per Caldaia Obiettivo del Progetto Realizzazione di un dispositivo elettronico capace di gestire l accensione di una caldaia mediante il controllo della temperatura

Dettagli

Architettura degli elaboratori (A)

Architettura degli elaboratori (A) Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma

Dettagli

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O

Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2009-10 Sommario L hardware di I/O Struttura Interazione tra computer e controllori

Dettagli

Componenti di base di un computer

Componenti di base di un computer Componenti di base di un computer Architettura Von Neumann, 1952 Unità di INPUT UNITA CENTRALE DI ELABORAZIONE (CPU) MEMORIA CENTRALE Unità di OUTPUT MEMORIE DI MASSA PERIFERICHE DI INPUT/OUTPUT (I/O)

Dettagli

E una notazione per descrivere gli algoritmi.

E una notazione per descrivere gli algoritmi. Linguaggio di Programmazione E una notazione per descrivere gli algoritmi. Programma:: e la rappresentazione di un algoritmo in un particolare linguaggio di programmazione. In generale, ogni linguaggio

Dettagli

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10

DISPLAY REMOTO PILOTATO DALLA SERIALE. LCD_SERv10 DISPLAY REMOTO PILOTATO DALLA SERIALE su CPU18LCD LCD_SERv10 035-693737 1 FUNZIONI del sistema: Il sistema è composto da: 1. una scheda con a bordo ÄÅ Un regolatore 12Vcc / 7Vcc Ä a 5Vcc ÄÇ Un microprocessore

Dettagli

Introduzione. Corso di Informatica Applicata. Università degli studi di Cassino

Introduzione. Corso di Informatica Applicata. Università degli studi di Cassino Università degli studi di Cassino Corso di Laurea in Ingegneria della Produzione Industriale Corso di Informatica Applicata Introduzione Ing. Saverio De Vito e-mail: saverio.devito@portici.enea.it Tel.:

Dettagli

introduzione I MICROCONTROLLORI

introduzione I MICROCONTROLLORI introduzione I MICROCONTROLLORI Definizione Un microcontrollore è un dispositivo elettronico programmabile Può svolgere autonomamente diverse funzioni in base al programma in esso implementato Non è la

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura

Dettagli

Aggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la

Aggiornato il 18 giugno 2015. 1 Questa affermazione richiede una precisazione. A parità di altre condizioni, l eliminazione dello stadio ME allunga la 8 Questo documento contiene le soluzioni ad un numero selezionato di esercizi del Capitolo 8 del libro Calcolatori Elettronici - Architettura e organizzazione, Mc-Graw Hill 2009. Sarò grato a coloro che

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

Anatomia e fisiologia del computer: l architettura del calcolatore

Anatomia e fisiologia del computer: l architettura del calcolatore Corso di Laurea Ingegneria Civile Fondamenti di Informatica Dispensa 01 Anatomia e fisiologia del computer: l architettura del calcolatore Marzo 2009 L architettura del calcolatore 1 Nota bene Alcune parti

Dettagli

Lezione 4. Figura 1. Schema di una tastiera a matrice di 4x4 tasti

Lezione 4. Figura 1. Schema di una tastiera a matrice di 4x4 tasti Lezione 4 Uno degli scogli maggiori per chi inizia a lavorare con i microcontroller, è l'interfacciamento con tastiere a matrice. La cosa potrebbe a prima vista sembrare complessa, ma in realtà è implementabile

Dettagli

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI

SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI Prof. Andrea Borghesan venus.unive.it/borg borg@unive.it Ricevimento: martedì, 12.00-13.00. Dip. Di Matematica Modalità esame: scritto + tesina facoltativa 1

Dettagli

GALEP-5 user guide. GALEP-5 Device Programmer. Alientech srl electronic performance 1

GALEP-5 user guide. GALEP-5 Device Programmer. Alientech srl electronic performance 1 1 Introduzione a GALEP-5 GALEP-5 è un programmatore universale di dispositivi elettronici, il più veloce e compatto della sua categoria, la cui lista di oltre 15000 dispositivi supportati lo rende un perfetto

Dettagli

ARM PROCESSORS FAMILY

ARM PROCESSORS FAMILY 1 ARM PROCESSORS FAMILY ESECUZIONE E DEBUG DI PROGRAMMI C SUL SISTEMA DI SVILUPPO ADS INTRODUZIONE ALL'EVALUATION BOARD EVALUATOR-7T INSTALLAZIONE DELLA BOARD EVALUATOR 7T ESECUZIONE DI PROGRAMMI SULLA

Dettagli

Architettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello):

Architettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello): Architettura (10/9003) Pag. 1/6 Esame di Architettura (matr.0-1) del 10/9003 Per Fondamenti di Architettura NON rispondere Per le domande a risposta multipla cerchiare la risposta scelta. Non alle domande

Dettagli

Fondamenti di Informatica

Fondamenti di Informatica Università degli Studi di Messina Ingegneria delle Tecnologie Industriali Docente: Ing. Mirko Guarnera 1 Approccio al corso Approccio IN OUT Visione Globale solo insieme alla programmazione 2 1 Contenuti

Dettagli

Elementi di Informatica. Hardware

Elementi di Informatica. Hardware Elementi di Informatica Hardware Scopo della lezione Introduzione alle tecnologie ICT L'hardware Il processore La memoria Tipologie di computer Personal computer Notebook/Laptop Palmare Console da gioco

Dettagli

HARDWARE. Relazione di Informatica

HARDWARE. Relazione di Informatica Michele Venditti 2 D 05/12/11 Relazione di Informatica HARDWARE Con Hardware s intende l insieme delle parti solide o ( materiali ) del computer, per esempio : monitor, tastiera, mouse, scheda madre. -

Dettagli

Componenti principali di un computer

Componenti principali di un computer Componenti principali di un computer Unità centrale Processore Controller Memoria principale (centrale) Bus Stampante Terminale Periferiche di input/output Memorie di massa (secondarie) 1 COMPONENTI DI

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI

UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI 1 RICHIAMI SUL MIPS UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI L ARCHITETTURA DI RIFERIMENTO: LA MACCHINA MIPS INSTRUCTION SET MIPS R2000 ISTRUCTION SET SEMPLIFICATO: emips ESEMPI DI PROGRAMMAZIONE

Dettagli

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm

CAP. 4: Aspetti generali del Sistema Operativo Linux. l http://home.dei.polimi.it/silvano/acso.htm Struttura interna del sistema Operativo Linux CAP. 4: Aspetti generali del Sistema Operativo Linux CAP. 5: Funzionalità del calcolatore l http://home.dei.polimi.it/silvano/acso.htm Funzionalità del Sistema

Dettagli

CORSO DI FORMAZIONE AS 2010/11. I MICROCONTROLLORI e ARDUINO. DOCENTE: Prof. Francesco Contalbi

CORSO DI FORMAZIONE AS 2010/11. I MICROCONTROLLORI e ARDUINO. DOCENTE: Prof. Francesco Contalbi CORSO DI FORMAZIONE IPSIA CASTIGLIANO AS 2010/11 I MICROCONTROLLORI e ARDUINO DOCENTE: Prof. Francesco Contalbi INTRODUZIONE E GENERALITA prof. Francesco Contalbi 2 Perché i Microcontrollori? Sono usatissimi

Dettagli

Componenti dell elaboratore

Componenti dell elaboratore L hardware del PC Componenti dell elaboratore Hardware Parte fisica del sistema Dispositivi fisici Software Parte logica del sistema Programmi e dati 2 Hardware dell elaboratore 3 L'architettura del calcolatore

Dettagli

UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI

UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI 1 RICHIAMI SUL MIPS UN PO DI STORIA, CONCETTI BASE e DEFINIZIONI GENERALI L ARCHITETTURA DI RIFERIMENTO: LA MACCHINA MIPS INSTRUCTION SET MIPS R2000 ISTRUCTION SET SEMPLIFICATO: emips ESEMPI DI PROGRAMMAZIONE

Dettagli

SERVOAZIONAMENTI SERVOAZIONAMENTO DIGITALE SINGOLO ASSE ESTREMAMENTE COMPATTO

SERVOAZIONAMENTI SERVOAZIONAMENTO DIGITALE SINGOLO ASSE ESTREMAMENTE COMPATTO SERVOAZIONAMENTI SERVOAZIONAMENTO DIGITALE SINGOLO ASSE ESTREMAMENTE COMPATTO DS2020 MAGGIORE COMPATTEZZA E FLESSIBILITÀ IN UNA VASTA GAMMA DI APPLICAZIONI INDUSTRIALI WHAT MOVES YOUR WORLD INTRODUZIONE

Dettagli

Informatica. Nozioni di hardware. Componenti essenziali della struttura interna di un PC. docente: Ilaria Venturini. Disco rigido.

Informatica. Nozioni di hardware. Componenti essenziali della struttura interna di un PC. docente: Ilaria Venturini. Disco rigido. Informatica II Nozioni di hardware docente: Ilaria Venturini Componenti essenziali della struttura interna di un PC Porte Disco rigido CPU scheda video memorie scheda audio bus 1 Struttura hardware dell

Dettagli

Versione A: caricamento ed esecuzione del codice

Versione A: caricamento ed esecuzione del codice Versione A: caricamento ed esecuzione del codice «Nella sua prima versione, la CPU si compone soltanto di registri utili ad accedere alla memoria per leggere il codice operativo da eseguire, come di vede

Dettagli

TUTORIAL 1. Gestione di periferiche di I/O su scheda XSA50. A cura di De Pin Alessandro

TUTORIAL 1. Gestione di periferiche di I/O su scheda XSA50. A cura di De Pin Alessandro TUTORIAL 1 Gestione di periferiche di I/O su scheda XSA50 A cura di De Pin Alessandro 1 Introduzione L intento di questo tutorial è quello di illustrare un primo semplice esempio di creazione di un progetto

Dettagli

Il PLC per tutti PRATICA

Il PLC per tutti PRATICA Settima parte: Settembre 2007 I Relays e la gestione dei dati Ottava parte: Ottobre 2007 Utilizzare il modulo Led a 7 segmenti giganti Nona parte: Novembre 2007 Applicazioni con i display a 7 segmenti

Dettagli

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica

Programmazione. Dipartimento di Matematica. Ing. Cristiano Gregnanin. 25 febbraio 2015. Corso di laurea in Matematica Programmazione Dipartimento di Matematica Ing. Cristiano Gregnanin Corso di laurea in Matematica 25 febbraio 2015 1 / 42 INFORMATICA Varie definizioni: Scienza degli elaboratori elettronici (Computer Science)

Dettagli

LABORATORIO DI SISTEMI

LABORATORIO DI SISTEMI ALUNNO: Fratto Claudio CLASSE: IV B Informatico ESERCITAZIONE N : 1 LABORATORIO DI SISTEMI OGGETTO: Progettare e collaudare un circuito digitale capace di copiare le informazioni di una memoria PROM in

Dettagli

Lezione 8. Figura 1. Configurazione del registro INTCON

Lezione 8. Figura 1. Configurazione del registro INTCON Lezione 8 In questa puntata, ci dedicheremo all'impiego dei cosiddetti "interrupt", che tanto incutono temore ai più inesperti. Ma che cosa sono questi interrupt? Come abbiamo già visto, un programma non

Dettagli

I PIC Partendo da Zero By link_89

I PIC Partendo da Zero By link_89 I PIC Partendo da Zero By link_89 Indice: 1. Introduzione 2. Che cosa serve 3. I più usati 4. I registri 5. Il Primo progetto Introduzione Con questa guida non pretendo di insegnarvi a usare perfettamente

Dettagli

JPD132. Microprocessore e assembly

JPD132. Microprocessore e assembly JPD132 Microprocessore e assembly Il processore JPD132 Il JPD132 è un ipotetico processore che estende le possibilità del PD32 principalmente con un linguaggio assembly comprendente nuovi metodi di indirizzamento,

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

Realizzazione di un core grafico con un FPGA a basso costo

Realizzazione di un core grafico con un FPGA a basso costo Realizzazione di un core grafico con un FPGA a basso costo Un team di progettisti di Virtual Logic ha creato un engine di visualizzazione grafica basato su un FPGA sfruttando tecniche tipiche degli anni

Dettagli

Componenti del Sistema di Elaborazione

Componenti del Sistema di Elaborazione Componenti del Sistema di Elaborazione Il Sistema di Elaborazione Monitor Tastiera Processore Memoria Centrale (Programmi + Dati) Memorie di massa Altre periferiche Rete Rete a.a. 2002-03 L. Borrelli 2

Dettagli

COSTITUZIONE E PARTI FONDAMENTALI DI UN ELABORATORE

COSTITUZIONE E PARTI FONDAMENTALI DI UN ELABORATORE COSTITUZIONE E PARTI FONDAMENTALI DI UN ELABORATORE Dicesi sistema di elaborazione un complesso di macchine e programmi la cui organizzazione ed interazione è volta al conseguimento di un obiettivo mediante

Dettagli

Architettura del calcolatore e rappresentazione dell informazione

Architettura del calcolatore e rappresentazione dell informazione Corso di Laurea in Ingegneria Elettronica Complementi al corso di Fondamenti di Informatica Architettura del calcolatore e rappresentazione dell informazione Daniela D Aloisi Anno Accademico 2001-2002

Dettagli

Il sottosistema di I/O. Input Output digitale

Il sottosistema di I/O. Input Output digitale Il sottosistema di I/O Il sottosistema di I/O consente la comunicazione fra il calcolatore ed il mondo esterno. Fanno parte del sottosistema i dispositivi (Unità di I/O) per la comunicazione uomo/macchina

Dettagli

CORSO SERALE ( TDP ) DEMOBOARD FN1Z PER PIC 16F877/16F877A

CORSO SERALE ( TDP ) DEMOBOARD FN1Z PER PIC 16F877/16F877A ITIS M. PLANCK LANCENIGO DI VILLORBA (TV) A.S. 2006/07 CLASSE 4A/ SERALE Corso di elettronica e telecomunicazioni Ins. Zaniol Italo CORSO SERALE ( TDP ) DEMOBOARD FN1Z PER PIC 16F877/16F877A Presentazione

Dettagli

Il Personal Computer

Il Personal Computer Il Personal Computer 18 Hardware 1 Hardware: componenti fisiche dell elaboratore; la forma e le prestazioni dell hardware variano in funzione del tipo di elaboratore Principali componenti hardware: unità

Dettagli

TECNOLOGIE INFORMATICHE

TECNOLOGIE INFORMATICHE I.I.S.S. FOSSATI DA PASSANO LA SPEZIA PROGRAMMA di TECNOLOGIE INFORMATICHE A.S. 2012/2013 CLASSE : 1^ INDIRIZZO: Tecnologico Argomenti richiesti per sostenere l Esame Integrativo per l ammissione alla

Dettagli

Obiettivi del corso. Programma del corso. Informatica per i corsi di Fisioterapia e Dietistica

Obiettivi del corso. Programma del corso. Informatica per i corsi di Fisioterapia e Dietistica Informatica per i corsi di Fisioterapia e Dietistica Docente: Giorgio Valentini e-mail: valentini@dsi.unimi.it Struttura del corso: 8 lezioni di teoria (2 ore) martedi (14:30-16:30) aula 201 8 lezioni

Dettagli

Informatica per i corsi di Fisioterapia e Dietistica

Informatica per i corsi di Fisioterapia e Dietistica Informatica per i corsi di Fisioterapia e Dietistica Docente: Giorgio Valentini e-mail: valentini@dsi.unimi.it Struttura del corso: 8 lezioni di teoria (2 ore) martedi (14:30-16:30) aula 201 8 lezioni

Dettagli

Architettura del Personal Computer AUGUSTO GROSSI

Architettura del Personal Computer AUGUSTO GROSSI Il CASE o CABINET è il contenitore in cui vengono montati la scheda scheda madre, uno o più dischi rigidi, la scheda video, la scheda audio e tutti gli altri dispositivi hardware necessari per il funzionamento.

Dettagli

Microprocessori, Microcontrollori e DSP (Digital Signal Processors)

Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Microprocessori, Microcontrollori e DSP (Digital Signal Processors) Il microprocessore è un dispositivo integrato digitale che può essere programmato con una serie di istruzioni per effettuare una specifica

Dettagli

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca.

Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14. Pietro Frasca. Università di Roma Tor Vergata Corso di Laurea triennale in Informatica Sistemi operativi e reti A.A. 2013-14 Pietro Frasca Lezione 16 Martedì 3-12-2013 1 La tecnica di gestione di un dispositivo a interruzione

Dettagli

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore

Dispensa di Fondamenti di Informatica. Architettura di un calcolatore Dispensa di Fondamenti di Informatica Architettura di un calcolatore Hardware e software La prima decomposizione di un calcolatore è relativa ai seguenti macro-componenti hardware la struttura fisica del

Dettagli

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione

Il sistema di I/O. Hardware di I/O Interfacce di I/O Software di I/O. Introduzione Il sistema di I/O Hardware di I/O Interfacce di I/O Software di I/O Introduzione 1 Sotto-sistema di I/O Insieme di metodi per controllare i dispositivi di I/O Obiettivo: Fornire ai processi utente un interfaccia

Dettagli

PROGRAMMAZIONE ASSEMBLER

PROGRAMMAZIONE ASSEMBLER PROGRAMMAZIONE ASSEMBLER Esempio di semplice lampeggiatore a LED 072805 Sistemi Elettronici Dicembre 2006 Ultimo aggiornamento: 11 dicembre 2006 1 OBBIETTIVI 1 Discutere delle metodologie di progetto e

Dettagli

Laboratorio di Informatica

Laboratorio di Informatica per chimica industriale e chimica applicata e ambientale LEZIONE 4 - parte II La memoria 1 La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso,

Dettagli