Reti Logiche Appello del 9 gennaio 2007 Seconde prove
|
|
- Severina Manca
- 5 anni fa
- Visualizzazioni
Transcript
1 Appello del 9 gennaio 27 econde prove (D2) ualunque funzione di coutazione di due variabili f ( y, ) può essere espressa nella fora f ( y, ) = a b cy dy Ricavare i coefficienti a, b, c, d in funzione dei valori assunti da f ( y, ). ostituendo nell'espressione le quattro possibili cobinazioni di, y si ottiene: f(,) = a ( b ) ( c ) ( d ) = a f(,) = a ( b ) ( c ) ( d ) = a c f(, ) = a ( b ) ( c ) ( d ) = a b f (,) = a ( b ) ( c ) ( d ) = a b c d In prio luogo si ha: a= f(,) Da f (,) = a c segue a f(,) = a a c= c e dunque c= a f(,) = f(,) f(,) Da f (,) = a b segue a f(,) = a a b=b e dunque b= a f(, ) = f(, ) f(, ) Da f (,) = a b c d segue a b c f(,) = a b c a b c d = d e dunque d = a b c f(,) = f(,) f(,) f(,) f(,) In definitiva: a= f(,) b= f(,) f(,) c= f(,) f(,) d = f(,) f(,) f(,) f(,) A titolo di esepio, i coefficienti per la funzione f ( y, ) = + ysono: a= f(,) = b= f(,) f(,) = = c= f(,) f(,) = = d = f(,) f(,) f(,) f(,) = = con conseguente espansione + y = y y Infatti y y= y y = = y+ y( + y) = = y + y = = + y
2 Appello del 9 gennaio 27 (econde prove) (D3) Definire la struttura di una rete iterativa per la soa aritetica di tre nueri binari, e sviluppare il progetto della cella eleentare usando solo porte NAND. Occorre innanzitutto stabilire quanti bit di carry (riporto) devono lasciare la singola cella ed entrare nella cella iediantaente successiva. i ossrvi innanzitutto che in un addizionatore ulti-operando i bit di carry devono codificare il riporto coe nuero binario, in odo che la soa finale ottenuta possa essere espressa non solo dai bit di soa generati dalle singole celle, a anche dai bit di carry-out della cella più significativa (riporto finale in uscita). Nella figura che segue è illustrato un addizionatore a n operandi da bit ciascuno, con bit di carry: la soa risultante deve poter essere espressa su + bit. riporto in ingresso operando # N operando # operando #2 operando #n soa (+ bit) UT riporto in uscita Poiché il assio valore del carry è 2 e il assio valore di un operando è 2, il assio valore della soa è allora a = n(2 ) uesto valore deve poter essere espresso su + bit, ossia deve essere a 2. In definitiva, deve assuere il inio valore intero che soddisfa la disequazione da cui e infine n(2 ) (2 ) n(2 ) 2 n e nel norale Full Adder a due operandi (n = 2) è sufficiente un solo bit di carry ( = ), l'equazione ostra che in una cella di addizione per tre operandi (n = 3) sono necessari = 2 bit di carry per codificare il riporto tra una cella e l'altra. Per la singola cella, allora, detti e c i bit di carry-in, il valore nuerico del riporto in ingresso sarà C = c + 2c; detti c e c i bit di carry-out, il valore nuerico del riporto in uscita sarà C = c + 2c ; detti, y, z i tre o- perandi da un bit e s il bit di soa in uscita, il valore nuerico della soa generata dalla cella sarà RL79 2
3 Appello del 9 gennaio 27 (econde prove) y c c s c c = = La rete iterativa avrà pertanto la struttura: z n y n n z n 2 y n 2 n 2 z y z y z y C (n) C (n) ' ' ' ' ' ' ' ' ' ' C () C () s n s n 2 s s s Il coportaento della singola cella è descritto dalla seguente tavola di verità: y z C T ' ' s y z C T ' ' s dove C indica il valore nuerico presente sui bit di carry input c, c e T indica quanti dei bit, y, z degli operandi sono diversi da zero; il valore nuerico della soa è allora pari a = C+ T, che va rappresentato in binario sui bit di uscita c, c, s. Le appe di Karnaugh per c, c, s, con delle possibili coperture, sono le seguenti: yz yz = = yz yz = = yz yz = = ' ' s Da queste si possono ricavare le corrispondenti espressioni in soe di prodotti e infine le relative reti NAND-NAND a due livelli (più un livello di inversione per le variabili di ingresso). i noti coe le appe per s siano identiche, il che significa che l'uscita s non dipende dall'ingresso. RL79 3
4 Appello del 9 gennaio 27 (econde prove) i può inoltre ottenere una realizzazione non ottiale osservando che: La appa per c e = è esattaente copleentare alla appa per c e = ; A eno del interine yz =, la appa per c e = è esattaente identica alla appa per c e c = ; Il interine c yz = è coune a entrabe le appe per c. Una soluzione alternativa per l'addizionatore a tre operandi prevede l'uso di norali Full Adder per la realizzazione della singola cella. In tal caso, tuttavia, occorre considerare con attenzione i pesi associati a ciascuna variabile di cella. Ricordando che C = 2c+ c, l'operazione da eseguire è = + y+ z+ C = + y+ z+ 2c + c I prii tre terini della soa possono essere applicati a un prio Full Adder (FA) che genererà una soa parziale = p+ 2q, dove p e q sono rispettivaente il bit di soa e il bit di carry uscenti dal Full Adder; dunque la soa finale diventa = + 2c + c = p + c + 2( c + q ) I prii due terini di quest'ultia espressione possono poi essere applicati a un secondo Full Adder (FA2) che produrrà una soa parziale 2 = p2 + 2q2; l'espressione della soa allora diventa = 2 + 2( c+ q) = p2 + 2(c+ q+ q 2 ) I terini tra parentesi possono infine essere applicati a un terzo Full Adder (FA3) che produrrà una soa parziale = p + q ; la soa finale diventa così = p + 2 = p + 2( p + 2 q ) = p + 2p + 4q Da questa espressione si deduce che l'uscita s della cella deve coincid ere con p 2 (uscita di soa di FA2), il bit di carry-out c deve coincidere con p (uscita di soa di FA3), e il bit 3 di carry-out deve coincidere con q 3 (uscita di carry di FA3). Il circuito corrispondente è allora il seguente: y z FA FA2 "" FA3 c' c' Naturalente, il Full Adder FA2, essendo solo parzialente utilizzato, può essere sostituito con un Half Adder. s RL79 4
5 Appello del 9 gennaio 27 (econde prove) (D4) Analizzare il coportaento della rete sequenziale in figura e ricavarne una rappresentazione coe diagraa degli stati oppure coe tavola di transizione; quindi per ciascuno stato stabilire se esso è transiente, ricorrente, persistente o isolato. "" J CK K _ J CK K _ CLK Il circuito ha un singolo ingresso e una singola uscita ; esso è inoltre di tipo sincrono, poiché gli eleenti di eoria presenti sono soltanto flip-flop sincroni, né sono presenti loop cobinatori. Detti J, K, i terinali del flip-flop di sinistra e J, K, i terinali del flip-flop di destra, le equazioni di eccitazione dei flip-flop sono le seguenti: J = K = J = K = entre l'equazione di uscita è = Dato che l'uscita dipende solo dallo stato e non dall'ingresso, la acchina sequenziale corrispondente è di tipo Moore. Assunto coe stato la coppia, la tavola di transizione si ricava facilente dalle equazioni di cui sopra: J K J K ' ' Il diagraa di stato sarà allora il seguente: / / / / Da tale diagraa possiao in conclusione osservare che: lo stato, non avendo rai entranti, è transiente; lo stato, avendo rai sia entranti che uscenti, è ricorrente; lo stato, non avendo rai uscenti, è persistente; lo stato, non avendo né rai entranti né rai uscenti, è isolato. RL79 5
Aritmetica dei Calcolatori 2
Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliESERCIZI DEL CORSO DI INFORMATICA
ESERCIZI DEL CORSO DI INFORMTIC Questa breve raccolta di esercizi vuole mettere in luce alcuni aspetti della prima parte del corso e fornire qualche spunto di riflessione. Il contenuto del materiale seguente
DettagliA.C. Neve Esercizi Digitali 1
Esercizi di Elettronica Digitale.. Neve Esercizi Digitali 1 Porte logiche Elementari ND OR NND NOR EXOR EXNOR 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 1 * Reti logiche con interruttori
DettagliFlip-flop Macchine sequenziali
Flip-flop Macchine sequenziali Introduzione I circuiti digitali possono essere così classificati Circuiti combinatori Il valore delle uscite ad un determinato istante dipende unicamente dal valore degli
Dettaglix y z F x y z F 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 F = x z + y z + yz + xyz G = wyz + vw z + vwy + vwz + v w y z Sommario
Esercitazione di Calcolatori Elettronici Prof. Gian Luca Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Esercitazione 1 (Capitolo 2) Reti Logiche
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 1 (Capitolo 2) Reti Logiche Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie
DettagliI Bistabili. Maurizio Palesi. Maurizio Palesi 1
I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliLezione n.15. Doppi bipoli
Lezione 5 Doppi bipoli Lezione n.5 Doppi bipoli. Definizione di N-polo. Definizione di doppio-bipolo 3. Doppi-bipoli in regie stazionario (doppi-bipoli di resistenze 4. Problei di analisi 5. Problei di
DettagliLaurea Specialistica in Informatica
Corso di Laurea in FISICA Laurea Specialistica in Informatica Fisica dell informazione 1 Elementi di Architettura degli elaboratori Prof. Luca Gammaitoni Informazioni sul corso: www.fisica.unipg unipg.it/gammaitoni/fisinfoit/gammaitoni/fisinfo
DettagliEsercitazioni di Reti Logiche. Lezione 1 Rappresentazione dell'informazione. Zeynep KIZILTAN zkiziltan@deis.unibo.it
Esercitazioni di Reti Logiche Lezione 1 Rappresentazione dell'informazione Zeynep KIZILTAN zkiziltan@deis.unibo.it Introduzione Zeynep KIZILTAN Si pronuncia Z come la S di Rose altrimenti, si legge come
DettagliPonti di misura. Fig.1.1 - Ponte di Wheatstone (A) e circuito equivalente di Thevenin (B).
Ponti di isura - Ponti di isura - Il ponte di Wheatstone Schea generale Il ponte di Wheatstone trova nuerose applicazioni nel capo delle isure elettriche per la deterinazione di paraetri resistivi. Il
DettagliCalcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
DettagliMisure elettriche circuiti a corrente continua
Misure elettriche circuiti a corrente continua Legge di oh Dato un conduttore che connette i terinali di una sorgente di forza elettrootrice si osserva nel conduttore stesso un passaggio di corrente elettrica
DettagliChapter 1. Circuiti sequenziali: macchine a stati
Chapter 1 Circuiti sequenziali: macchine a stati Nella prima parte del corso ci siamo occupati dei circuiti combinatori. In un circuito combinatorio con un ouput Z funzione degli input X 1 ; : : : X n,
DettagliAPPUNTI DEL CORSO DI SISTEMI IMPIANTISTICI E SICUREZZA REGIMI DI FUNZIONAMENTO DEI CIRCUITI ELETTRICI: CORRENTE CONTINUA
APPUNTI DL CORSO DI SISTMI IMPIANTISTICI SICURZZA RGIMI DI FUNZIONAMNTO DI CIRCUITI LTTRICI: CORRNT CONTINUA SOLO ALCUNI SMPI DI ANALISI DI UN CIRCUITO LTTRICO FUNZIONANTI IN CORRNT CONTINUA APPUNTI DL
DettagliCircuiti sequenziali e elementi di memoria
Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock
DettagliLogica binaria. Porte logiche.
Logica binaria Porte logiche. Le porte logiche sono gli elementi fondamentali su cui si basa tutta la logica binaria dei calcolatori. Ricevono in input uno, due (o anche più) segnali binari in input, e
DettagliFSM: Macchine a Stati Finiti
FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo
DettagliLezione 2 Circuiti logici. Mauro Piccolo piccolo@di.unito.it
Lezione 2 Circuiti logici Mauro Piccolo piccolo@di.unito.it Bit e configurazioni di bit Bit: una cifra binaria (binary digit) 0 oppure 1 Sequenze di bit per rappresentare l'informazione Numeri Caratteri
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!
DettagliMacchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine combinatorie Lezione 10 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Analisi e Sintesi di un sistema 1/2 Per analisi di
DettagliMemorie ROM (Read Only Memory)
Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare
DettagliInformatica Teorica. Macchine a registri
Informatica Teorica Macchine a registri 1 Macchine a registri RAM (Random Access Machine) astrazione ragionevole di un calcolatore nastro di ingresso nastro di uscita unità centrale in grado di eseguire
DettagliCalcolatori Elettronici Reti Sequenziali Asincrone
Calcolatori Elettronici eti equenziali Asincrone Ing. dell Automazione A.A. 2/2 Gabriele Cecchetti eti equenziali Asincrone ommario: Circuito sequenziale e bistabile Definizione di rete sequenziale asincrona
DettagliCOSTO DI COSTRUZIONE DI UN FABBRICATO RESIDENZIALE
Trasporti e noli Materiali Mano d'opera 7 aggio 202 202 I triestre 202 COSTO DI COSTRUZIONE DI UN FABBRICATO RESIDENZIALE Nel prio triestre 202 il costo di costruzione di un fabbricato residenziale auenta
DettagliCONTATORI ASINCRONI. Fig. 1
CONTATORI ASINCRONI Consideriamo di utilizzare tre Flip Flop J K secondo lo schema seguente: VCC Fig. 1 Notiamo subito che tuttigli ingressi J K sono collegati alle Vcc cioe allo stato logico 1, questo
DettagliPRINCIPIO DI INDUZIONE. k =. 2. k 2 n(n + 1)(2n + 1) 6
PRINCIPIO DI INDUZIONE LORENZO BRASCO Esercizio. Diostrare che per ogni n si ha nn. 2 Esercizio 2. Diostrare che per ogni n si ha 2 2 nn 2n. Soluzione Procediao per induzione: la 2 è ovviaente vera per
DettagliDai numeri naturali ai numeri reali
.1 Introduzione Dai nueri naturali ai nueri reali In questa unità didattica vogliao riprendere rapidaente le nostre conoscenze sugli insiei nuerici (N, Z e Q), e successivaente apliarle a coprendere i
DettagliCalcolo della densità dell aria alle due temperature utilizzando l equazione dei gas:
Lezione XXIII - 0/04/00 ora 8:0-0:0 - Esercizi tiraggio e sorbona - Originale di Marco Sisto. Esercizio Si consideri un ipianto di riscaldaento a caino caratterizzato dai seguenti dati: T T Sezione ati
DettagliAritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche
Aritmetica binaria sui numeri relativi (somme e sottrazioni) e Unità aritmetiche Esercizi da laboratorio ed esercizi per l esame 30 ottobre 20 Reti Logiche Numeri relativi: rappresentazione in complemento
DettagliPROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico
ISTITUTO TECNICO STATALE MARCHI FORTI Viale Guglielmo Marconi n 16-51017 PESCIA (PT) - ITALIA PROGRAMMA DI SCIENZE E TECNOLOGIE APPLICATE 2015/2016 Classe 2ª Sez. C Tecnologico Docente PARROTTA GIOVANNI
DettagliParte II Indice. Operazioni aritmetiche tra valori rappresentati in binario puro. Rappresentazione di numeri con segno
Parte II Indice Operazioni aritmetiche tra valori rappresentati in binario puro somma sottrazione Rappresentazione di numeri con segno modulo e segno complemento a 2 esercizi Operazioni aritmetiche tra
DettagliReti sequenziali sincrone
Reti sequenziali sincrone Un approccio strutturato (7.1-7.3, 7.5-7.6) Modelli di reti sincrone Analisi di reti sincrone Descrizioni e sintesi di reti sequenziali sincrone Sintesi con flip-flop D, DE, T
DettagliI.T.I. Modesto PANETTI B A R I
I.T.I. Modesto PAETTI B A R I Via Re David, 86-705 BARI 080-54.54. - Fa 080-54.64.3 Intranet http://0.0.0. - Internet http://www.itispanetti.it eail : BATF05000C@istruzione.it Introduzione Analisi statistica
DettagliLa probabilità di avere non più di un maschio, significa la probabilità di averne 0 o 1: ( 0) P( 1)
Esercizi sulle distribuzioni binoiale e poissoniana Esercizio n. Una coppia ha tre figli. Calcolare la probabilità che abbia non più di un aschio se la probabilità di avere un aschio od una feina è sepre
DettagliINDICAZIONI PER LA RICERCA DEGLI ASINTOTI VERTICALI
2.13 ASINTOTI 44 Un "asintoto", per una funzione y = f( ), è una retta alla quale il grafico della funzione "si avvicina indefinitamente", "si avvicina di tanto quanto noi vogliamo", nel senso precisato
DettagliFlip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Dettagli2.12 Esercizi risolti
Codifica dell'informazione 55 Lo standard IEEE prevede cinque cause di eccezione aritmetica: underflow, overflow, divisione per zero, eccezione per inesattezza, e eccezione di invalidità. Le eccezioni
DettagliSistemi Web per il turismo - lezione 3 -
Sistemi Web per il turismo - lezione 3 - Software Si definisce software il complesso di comandi che fanno eseguire al computer delle operazioni. Il termine si contrappone ad hardware, che invece designa
DettagliProgrammazione modulare a.s.2015-2016
Programmazione modulare a.s.015-016 Indirizzo:Informatica \Disciplina: Telecomunicazioni Prof. MAIO Patrizia Rosi Filippo Classe:3 A 3 B Informatica ore settimanali 3 di cui di laboratorio) Libro di testo:telecomunicazioni
DettagliLuigi Piroddi piroddi@elet.polimi.it
Automazione industriale dispense del corso 10. Reti di Petri: analisi strutturale Luigi Piroddi piroddi@elet.polimi.it Analisi strutturale Un alternativa all analisi esaustiva basata sul grafo di raggiungibilità,
DettagliFONDAMENTI DI FISICA GENERALE
FONDAMENTI DI FISICA GENERALE Ingegneria Meccanica Roa Tre AA/0-0 APPUNTI PER IL CORSO (Ripresi e sisteati, con differente organizzazione e varie integrazioni, dai testi di bibliografia) Roberto Renzetti
DettagliIntroduzione ai microcontrollori
Introduzione ai microcontrollori L elettronica digitale nasce nel 1946 con il primo calcolatore elettronico digitale denominato ENIAC e composto esclusivamente di circuiti a valvole, anche se negli anni
DettagliEsercizi svolti. Elettrotecnica
Esercizi svolti di Elettrotecnica a cura del prof. Vincenzo Tucci NOVEMBE 00 NOTA SUL METODO PE LA DEGLI ESECIZI La soluzione degli esercizi è un momento della fase di apprendimento nel quale l allievo
DettagliCircuiti integrati. Circuiti integrati
Circuiti integrati Circuiti integrati Le porte logiche non vengono prodotte isolatamente, ma sono realizzate su circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o
DettagliComparatori. Comparatori di uguaglianza
Comparatori Scopo di un circuito comparatore é il confronto tra due codifiche binarie. Il confronto può essere effettuato per verificare l'uguaglianza oppure una relazione d'ordine del tipo "maggiore",
DettagliRAPPRESENTAZIONE BINARIA DEI NUMERI. Andrea Bobbio Anno Accademico 1996-1997
1 RAPPRESENTAZIONE BINARIA DEI NUMERI Andrea Bobbio Anno Accademico 1996-1997 Numeri Binari 2 Sistemi di Numerazione Il valore di un numero può essere espresso con diverse rappresentazioni. non posizionali:
Dettagli... a) Lo spettro di un segnale SSB è costituito da... b) Un segnale SSB può essere ottenuto... in una... mediante un... centrato su...
MODULAZIONE ANALOGICA UNITÀ VERIFICA Copleta: a) Per odulazione lineare si intende la... dello spettro del... intorno alla frequenza... b) La odulazione di apiezza consiste nel... del segnale portante...
DettagliClasse III specializzazione elettronica. Elettrotecnica e elettronica
Classe III specializzazione elettronica Elettrotecnica e elettronica Macro unità n 1 Sistema binario e porte logiche Sistema di numerazione binario: conversioni binario-decimale e decimale-binario Porte
DettagliLe difficoltà cui fanno fronte i giovani italiani per trovare un lavoro rischiano di compromettere gli investimenti nell istruzione.
Il rapporto dell OCSE intitolato Education at a Glance: OECD Indicators è una fonte autorevole d inforazioni accurate e pertinenti sullo stato dell istruzione nel ondo. Il rapporto presenta dati sulla
DettagliMacchine sequenziali sincrone. Macchine sincrone
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali sincrone Lezione 27 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliGLI INVESTIMENTI RISK FREE: UNA
16 Maggio 2012 GLI INVESTIMENTI RISK FREE: UNA SPECIE ESTINTA. QUALI IMPLICAZIONI PER GLI INVESTITORI? PREMESSA Lo scorso 19 Aprile abbiao avuto l opportunità di partecipare a Milano, all incontro istituzionale,
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliModulo 8. Elettronica Digitale. Contenuti: Obiettivi:
Modulo 8 Elettronica Digitale Contenuti: Introduzione Sistemi di numerazione posizionali Sistema binario Porte logiche fondamentali Porte logiche universali Metodo della forma canonica della somma per
DettagliLABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2. http://digilander.libero.it/rosario.cerbone
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 2 Prof. Rosario Cerbone rosario.cerbone@libero.it http://digilander.libero.it/rosario.cerbone a.a. 2007-2008 Logica Combinatoria una rete combinatoria
DettagliL algebra di Boole. Cenni Corso di Reti Logiche B. Mariagiovanna Sami
L algebra di Boole Cenni Corso di Reti Logiche B Mariagiovanna Sami Algebra Booleana: sistema algebrico Operazione: Operazione α sull'insieme S={s1,s2,...} = funzione che da SxS (prodotto cartesiano S
DettagliUNIVERSITA DEGLI STUDI DI NAPOLI FEDERICO II
UNIVERSITA DEGLI STUDI DI NAPOLI FEDERICO II Facoltà di Ingegneria Dottorato di ricerca in Ingegneria dei Sistei Idraulici, di Trasporto e Territoriali Indirizzo: INFRASTRUTTURE VIARIE E SISTEMI DI TRASPORTO
DettagliEsempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione
Esempi ed esercizi Aritmetica degli elaboratori e algebra di commutazione Fondamenti di Informatica Michele Ceccarelli Università del Sannio ceccarelli@unisannio.it Angelo Ciaramella DMI-Università degli
DettagliEconomia dell Ambiente Francesca Sanna-Randaccio Lezione 7
Econoia dell Abiente Francesca Sanna-Randaccio Lezione 7 SCELTA INTERTEMPORALE Modello di scelta del consuatore che abbiao studiato solo periodo beni: flusso reddito: flusso FLUSSO Grandezza per isurare
DettagliINTRODUZIONE alle TRASMISSIONI
INTRODUZIONE alle TRASMISSIONI Una trasissione eccanica è il coplesso degli organi che servono per trasettere potenza in un sistea eccanico. Alcuni di tali organi, coe alberi, giunti e innesti, trasettono
DettagliCentro di formazione professionale Don Bosco
Centro di forazione professionale Don Bosco Settore elettrico ELETTROTECNICA Eserciziario A.S. 204 205 CIRCUITI ELETTRICI, CAMPI ELETTRICI E MAGNETICI e MACCHINE ELETTRICHE Fabio PANOZZO Indice Elettrostatica
DettagliCosì come le macchine meccaniche trasformano
DENTRO LA SCATOLA Rubrica a cura di Fabio A. Schreiber Il Consiglio Scientifico della rivista ha pensato di attuare un iniziativa culturalmente utile presentando in ogni numero di Mondo Digitale un argomento
Dettagli4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0
Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice
DettagliSequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.
Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. 5th June 2007
Sommario Macchine a stati finiti M. Favalli 5th June 27 4 Sommario () 5th June 27 / 35 () 5th June 27 2 / 35 4 Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Dettagli1^A - Esercitazione recupero n 2
1^A - Esercitazione recupero n 2 1. Un cavo di nylon si coporta coe una olla di costante elastica 5,0 10 4 N /. Con questo cavo, trasciniao sul paviento una cassa di 280 kg a velocità costante. Il coefficiente
DettagliDefinizione Dati due insiemi A e B, contenuti nel campo reale R, si definisce funzione reale di variabile reale una legge f : A
Scopo centrale, sia della teoria statistica che della economica, è proprio quello di esprimere ed analizzare le relazioni, esistenti tra le variabili statistiche ed economiche, che, in linguaggio matematico,
DettagliMacchine a stati finiti. Sommario. Sommario. M. Favalli. Le macchine a stati si utilizzano per modellare di sistemi fisici caratterizzabili mediante:
Sommario Macchine a stati finiti M. Favalli Engineering Department in Ferrara 4 Sommario (ENDIF) Analisiesintesideicircuitidigitali / 35 (ENDIF) Analisiesintesideicircuitidigitali 2 / 35 4 Le macchine
DettagliReti logiche e componenti di un elaboratore
FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di
DettagliUniversità di Napoli Parthenope Facoltà di Ingegneria
Università di Napoli Parthenope Facoltà di Ineneria Corso di rasissioni Nueriche docente: Prof. Vito Pascazio 6 a Lezione: 8// Soario Pulse plitude Modulation in banda base Pulse plitude Modulation passa-banda
DettagliVerifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0
Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente
Dettagli2AE 2BE [Stesura a.s. 2014/15]
Monte ore annuo Libro di Testo SETTEMBRE PROGRAMMAZIONE COORDINATA TEMPORALMENTE 99 ore di cui 66 di laboratorio Appunti forniti dal docente, G. Chiavola ECDL Syllabus 5.0 Guida all esame per la patente
DettagliStoria dell informatica
Storia dell informatica INFORMATICA INFORMATICA INTRODUZIONE PERCHE' I COMPUTER? LIMITI DELLE CAPACITA' ELABORATIVE UMANE. VELOCITA' LIMITATA 2. PESANTI LIMITI ALLA COMPLESSITA DEI PROBLEMI AFFRONTABILI
DettagliCiclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6
Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare
DettagliProf.ssa Paola Vicard
Questa nota consiste perlopiù nella traduzione (con alcune integrazioni) da Descriptive statistics di J. Shalliker e C. Ricketts, 2000, University of Plymouth Consideriamo i dati nel file esercizio10_dati.xls.
DettagliLa corrente elettrica
La corrente elettrica nei conduttori. La corrente elettrica Connettendo due conduttori a diverso potenziale si ha un oto di cariche fino a quando si raggiunge una condizione di uilibrio. Questo oto terina
DettagliLAVORO ED ENERGIA Corso di Fisica per Farmacia, Facoltà di Farmacia, Università G. D Annunzio, Cosimo Del Gratta 2006
LAVORO ED ENERGIA INTRODUZIONE L introduzione dei concetto di lavoro, energia cinetica ed energia potenziale ci perettono di affrontare i problei della dinaica in un odo nuovo In particolare enuncereo
DettagliSintesi Combinatoria Uso di componenti diversi dagli operatori elementari. Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-08
Sintesi Combinatoria Uso di componenti diversi dagli operatori elementari Mariagiovanna Sami Corso di reti Logiche 8 Anno 27-8 8 Quali componenti, se non AND e OR (e NOT )? Si è detto inizialmente che
DettagliPROBLEMI DI SCELTA dipendenti da due variabili d azione
prof. Guida PROBLEMI DI SCELTA dipendenti da due variabili d azione in un problema di programmazione lineare, si ricorda che la funzione obiettivo z=f(x,y)=ax+by+c assume il suo valore massimo (o minimo)
Dettagli+ / operatori di confronto (espressioni logiche/predicati) / + 5 3 9 = > < Pseudo codice. Pseudo codice
Pseudo codice Pseudo codice Paolo Bison Fondamenti di Informatica A.A. 2006/07 Università di Padova linguaggio testuale mix di linguaggio naturale ed elementi linguistici con sintassi ben definita e semantica
DettagliGenerazione di Numeri Casuali- Parte 2
Esercitazione con generatori di numeri casuali Seconda parte Sommario Trasformazioni di Variabili Aleatorie Trasformazione non lineare: numeri casuali di tipo Lognormale Trasformazioni affini Numeri casuali
DettagliTesti di Esercizi e Quesiti 1
Architettura degli Elaboratori, 2009-2010 Testi di Esercizi e Quesiti 1 1. Una rete logica ha quattro variabili booleane di ingresso a 0, a 1, b 0, b 1 e due variabili booleane di uscita z 0, z 1. La specifica
DettagliMINISTERO DELL'ISTRUZIONE, DELL'UNIVERSITÀ, DELLA RICERCA SCUOLE ITALIANE ALL ESTERO
Sessione Ordinaria in America 4 MINISTERO DELL'ISTRUZIONE, DELL'UNIVERSITÀ, DELLA RICERCA SCUOLE ITALIANE ALL ESTERO (Americhe) ESAMI DI STATO DI LICEO SCIENTIFICO Sessione Ordinaria 4 SECONDA PROVA SCRITTA
DettagliComponenti combinatori
Componenti combinatori Reti combinatorie particolari (5.., 5.3-5.8, 5.) Reti logiche per operazioni aritmetiche Decoder ed encoder Multiplexer Dispositivi programmabili: PROM e PLA Reti combinatorie particolari
DettagliISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016
ISTITUTO ISTRUZIONE SUPERIORE "L. EINAUDI" ALBA ANNO SCOLASTICO 2015/2016 CLASSE 3 I Discip lina: Elettrotecnica ed Elettronica PROGETTAZIONE DIDATTICA ANNUALE Elaborata e sottoscritta dai docenti: cognome
DettagliIstituto Tecnico Industriale Statale Enrico Mattei
Istituto Tecnico Industriale Statale Enrico Mattei Specializzazione di Elettronica ed Elettrotecnica URBINO Corso di Sistemi Automatici Elettronici ESERCITAZIONE TRASFORMATA DI LAPLACE Circuiti del primo
DettagliContratti indicizzati a tassi di interesse
MEBS Lecture 1 Contratti indicizzati a tassi di interesse MEBS, lezioni Roberto Renò Università di Siena 1.1 Introduzione Abiente di lavoro: i contratti su tassi di interesse (bond arket). Contratti standard:
DettagliLaboratorio virtuale di strumentazione digitale
Laboratorio virtuale di struentazione digitale ro. Chirizzi arco www.elettrone.altervista.org www.arcochirizzi.blogspot.co arco.chirizzi@libero.it In uesta sessione iniziao con la descrizione dell attività
DettagliCap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche
Cap. 3 Reti combinatorie: analisi e sintesi operatori logici e porte logiche 3.1 LE PORTE LOGICHE E GLI OPERATORI ELEMENTARI 3.2 COMPORTAMENTO A REGIME E IN TRANSITORIO DEI CIRCUITI COMBINATORI I nuovi
DettagliCOPYRIGHT. Informazioni e permessi sui prodotti o parti di essi possono essere richiesti a:
COPYRIGHT Tutto il ateriale contenuto nella confezione (CD contenente i file dei software, chiave di protezione, altri supporti di consultazione) è protetto dalle leggi e dai trattati sul copyright, nonché
DettagliFasi di creazione di un programma
Fasi di creazione di un programma 1. Studio Preliminare 2. Analisi del Sistema 6. Manutenzione e Test 3. Progettazione 5. Implementazione 4. Sviluppo 41 Sviluppo di programmi Per la costruzione di un programma
DettagliArchitettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri
Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri 1 Da base 2 a base 10 I seguenti esercizi richiedono di convertire in base 10 la medesima stringa binaria codificata rispettivamente
DettagliAppendice 1 - Generalità sui metodi di misura
Appunti di Misure Elettriche Appendice 1 - Generalità sui etodi di isura Introduzione: isure relative ed assolute...1 Classificazione dei etodi di isura...1 Metodi a deviazione...2 Metodi di zero...3 Siboli
DettagliPARTE III MACCHINE A REGISTRI
PARTE III MACCHINE A REGISTRI Macchine a registri (RAM) Modelli di costo RAM e macchine di Turing Macchine a registri elementari 1 3.1 MACCHINE A REGISTRI (RAM: Random Access Machines) Introdotte da Shepherdson
DettagliDeterminazione della quota sul livello del mare del monte Etna
Deterinazione ella quota sul livello el are el onte Etna a.s. 998/999 classe 5 oorinatore: Prof.. Epainona Preessa Per ottenere una isura i tutto rispetto, ci siao avvalsi ella consulenza e ella collaborazione
Dettagli7 Esercizi e complementi di Elettrotecnica per allievi non elettrici. Circuiti elementari
7 Esercizi e complementi di Elettrotecnica per allievi non elettrici Circuiti elementari Gli esercizi proposti in questa sezione hanno lo scopo di introdurre l allievo ad alcune tecniche, semplici e fondamentali,
Dettagliorario ricevimento via e-mail: orario ufficio risposta entro 3 giorni
FACOLTA : INGEGNERIA CORSO DI LAUREA: INFORMATICA INSEGNAMENTO: CONTROLLI DIGITALI Modulo 1 NOME DOCENTE: Prof. Giovanni Fedecostante indirizzo e-mail: giovanni.fedecostante@uniecampus.it orario ricevimento
Dettagli. 2. 4 . 2. 4/3 .2. 13. 126. .1) Un rombo ha una diagonale che misura 12 cm e l'altra ne è il doppio. L'area del rombo è: .r] / .
..r] / li.1) Un rombo ha una diagonale che misura 1 cm e l'altra ne è il doppio. L'area del rombo è: ' 1. 88 cm 144 cm 7 cm 36 cm. ) Un cono e un cilindro circolari retti hanno uguale altezza mentre il
DettagliCome si progetta un circuito Perché simulare un circuito Cosa vuol dire simulare un circuito Il Simulatore Pspice Pacchetti che contiene Pspice
1 Come si progetta un circuito Perché simulare un circuito Cosa vuol dire simulare un circuito Il Simulatore Pspice Pacchetti che contiene Pspice Principio di funzionamento Che cosa è una NetList Fasi
Dettagli