Fondamenti di Elettronica Digitale
|
|
- Carlotta Negri
- 5 anni fa
- Visualizzazioni
Transcript
1 Fondamenti di Elettronica Digitale Alessandra Flammini Ufficio 24 Dip. gegneria dell formazione Lunedì 16:30-18:30, AA
2 Programma del corso Fondamenti di elettronica digitale (Prof.ssa A. Flammini) - Famiglie logiche bipolari e CMOS - Evoluzioni delle famiglie logiche -Memorie: cenni - Circuiti e dispositivi logici combinatori e sequenziali - Dispositivi logici programmabili (SPLD, CPLD, FPGA) - Uso del linguaggio VHDL - Sistemi di conversione analogico/digitale e digitale/analogico: cenni 1
3 Logiche a interruttori 2
4 Logica ed Elettronica, logiche elementari Logica binaria ( 0, 1 ), (spento, acceso), (assenza, presenza), interruttore +V Logica attiva alta e attiva bassa Logica di uscita attiva alta Logica di uscita attiva bassa +V +V +V +V A) B) A) B) Azione = chiudo switch -> = 1 A) 1 forte, 0 debole (I dipende da R) B) 0 forte, 1 debole (I dipende da R) Azione = chiudo switch -> = 0 A) 0 forte, 1 debole (I dipende da R) B) 1 forte, 0 debole (I dipende da R) 3
5 Logica ed Elettronica, logiche elementari Logica binaria ( 0, 1 ), (spento, acceso), (assenza, presenza), interruttore +V Logica bipolare (sottocaso della binaria) ( -1, +1 ), ( destra, sinistra ), deviatore a 2 poli un deviatore si realizza con due interruttori in un deviatore scorre sempre corrente +V -V Sel +V -V!Sel Sel Logica attiva alta o attiva bassa? 4
6 Logica ed Elettronica, logiche complesse Logica multilivello ( 0, 1, 2, n ), simbolo a n valori, deviatore a n poli Logica parallela codifica istantanea di n logiche binarie indipendenti (tanti interruttori) Logica seriale codifica sequenziale, cadenzata nel tempo, di n logiche binarie elementari (tanti interruttori sequenziati nel tempo) V1 V2 V3 V4 V5 +V b1 b2bn +V b1 b2bn Multilivello Parallela Seriale Esempio: Gigabit Ethernet 1000BaseT 4 fili (doppini) a 5 livelli (5 4 = 625 codici) a 125Mbaud (PAM-5) 5
7 Logica ed Elettronica, logiche elementari Logica binaria ( 0, 1 ), (spento, acceso), (assenza, presenza), interruttore gresso Uscita? Circuito A +V gresso Uscita (bit) Ra +V Rb gresso Uscita (bit) Ra Circuito B Circuito C Nel circuito A non c è alimentazione e non c è uscita: Nel circuito B c è alimentazione (+V, gnd) e un uscita in tensione A cosa serve la resistenza Ra? Quando si può dire che l uscita è a 0 e quando è a 1? Nel circuito C appare la resistenza Rb dell interruttore Perché è necessario che Rb<<Ra? L uscita varia circa tra +V e gnd ma con quali correnti? 6
8 Logica ed Elettronica, logiche elementari La binaria tratta un trasferimento di informazioni Il modello comportamentale è una tabella della verità (Look-up Table, LUT) gresso (informazione) Porta Logica Uscita (informazione) L elettronica digitale tratta un trasferimento di segnali elettrici Il modello comportamentale è molto più complesso (correnti, tensioni, ritardi di propagazione, il concetto di alimentazione) Iin gresso (segnale) Vin Stadio di ingresso Ip Porta Logica Stadio di uscita ut Vout Uscita (segnale) Tpd gnd 7
9 Ipotizziamo interruttori ideali (resistenza nulla o infinita) Rh Rl Rh Rl Rh Rh Rl Rl a b c d e a Identità, 1 forte (Vo =, infinita), 0 debole (Vo = Rl ) b Identità, 1 meno forte (Vo=(- R)/2 se Rl=Rh=R, ma Vo=/2 se =0), 0 come a c NOT, 0 forte (Vo = gnd, infinita), 1 debole (Vo = - Rh ) d NOT, 0 meno forte (Vo=(+ R)/2 se Rl=Rh=R, ma Vo=/2 se =0), 1 come c e NOT, 1 0 simmetrici se Rl=Rh (Vo=Rl se = 0, Vo=-Rh se 1 ) Un livello di uscita è forte se la tensione di uscita dipende poco dal numero dei carichi () 8
10 Ipotizziamo interruttori ideali (resistenza nulla o infinita) Rh Rl Rh Rl Rh Rh Rl Rl a b c d e Negli schemi a interruttori, anche con interruttori ideali, la tensione di uscita dipende dalla corrente di uscita (a 0 e/o a 1 ) è erogata dal dispositivo (= 1 ) o assorbita (= 0 ) corrisponde circa alla somma delle correnti I Li richieste dai carichi Li i carichi sono altri dispositivi digitali -> modello dello stadio di ingresso? le architetture simmetriche (come e ) assicurano piena complementarietà 9
11 Modello statico del dispositivo (interruttori ideali) F F() Ip Modello logico del dispositivo con funzione F Vi Ii I F Ip O gnd Vo Modello elettrico statico del dispositivo con funzione F F() Vih (/Vil) NOT(F) Modello elettrico statico del dispositivo con funzione F (maggior dettaglio) h F() l Voh (/Vol) 10
12 Logica ed Elettronica, la a interruttori Funzioni logiche realizzate mediante interruttori NOT() 1 NAND(1,2) 1 NOR(1,2) 2 2 NOT NAND NOR 11
13 Modello statico del dispositivo, interfacciamento NOT(F) h F() l NOT(G) h G(F()) l Vi Ii I Ip F O gnd Vo F() Vi Ii I Ip G O gnd Vo G(F()) 12
14 Modello statico del dispositivo, resistenze (= 1 F=G=NOT) ~ Identità l Vol Identità h Voh Per segnali a 1 l uscita eroga corrente (h) e l ingresso assorbe () Per segnali a 0 l uscita assorbe corrente (l) e l ingresso eroga (h) l = Σ trascurando correnti di perdita da e verso gnd (h = Σ ) Per avere Vo = F() ~ gnd (=Vol) si deve avere l = Σ ~ gnd ma, trascurando il rumore, = (-Vol)/ ~ / -> / ~ gnd quindi: piccola, grande (analogamente piccola, grande) i dispositivi digitali devono avere alta resistenza d ingresso e bassa d uscita 13
15 Modello statico del dispositivo, carichi (= 1 F=G=NOT) ~ Identità l Vol Identità h Voh Per segnali a 1 l uscita impone una tensione Vo = Voh = - h se h~0 uscita a vuoto- allora Voh~, se h=h,max allora Voh=Voh,min h,max dipende dall interruttore; h,max=nmax, -> Nmax=h,max/ Per segnali a 0 l uscita impone una tensione Vo = Vol = l se l~0 uscita a vuoto- allora Vol~gnd, se l=l,max allora Vol=Vol,max l,max dipende dall interruttore; l,max=nmax, -> Nmax=l,max/ il massimo numero di carichi è Nmax = min( l,max/ h,max/ ) 14
16 Modello statico del dispositivo, tensioni d ingresso 1 Vih Vol Vil Voh Identità l 0 1 +Vn Identità h -Vn Uscita a 1 Voh,min < Vo <, dove Voh,min = - h,max Uscita a 0 gnd < Vo < Vol,max, dove Vol,max = l,max Vol,max < Vs < Voh,min, dove Vs è la soglia in ingresso tra 0 e 1 Vs è un valore critico (dipende da, temperatura, tecnologia, ) Al segnale in uscita può sommarsi/sottrarsi rumore Vn Vol,max < Vil,max < Vs < Vih,min < Voh,min dove Vil,max = Vol,max + Vn e Vih,min = Voh,min Vn 15
17 Modello statico del dispositivo, livelli di tensione 1 Vih Vol Vil Voh Identità l Livelli di tensione Vol = massima tensione di uscita quando l uscita è a 0 Voh = minima tensione di uscita quando l uscita è a 1 Vil = massima tensione che, applicata all ingresso, è riconosciuta come 0 Vih = minima tensione che, applicata all ingresso, è riconosciuta come 1 ( = tensione di alimentazione -definita all interno di tolleranze-) 0 1 +Vn Identità h -Vn 16
18 Modello statico del dispositivo, livelli di corrente 1 Vih Vol Vil Voh Identità l Livelli di corrente l = massima corrente di uscita (entrante) quando l uscita è a 0 (@Vol) h = massima corrente di uscita (uscente) quando l uscita è a 1 (@Voh) = massima corrente di ingresso (uscente) quando l ingresso è a 0 = massima corrente di ingresso (entrante) quando l ingresso è a 1 (Ip = max. corrente scambiata con e/o gnd -corrente di alimentazione-) 0 1 +Vn Identità h -Vn 17
19 Modello statico del dispositivo, parametri statici 1 Vih Vol Vil Voh Identità l Immunità al rumore (indispensabile al corretto funzionamento) massimo rumore che può essere sommato/sottratto all uscita Vn = min ( Vil-Vol, Voh-Vih) Normalmente Vn > 0,1 V FAN-OUT statico (indispensabile al corretto funzionamento) Numero massimo di carichi che possono essere connessi ad un dispositivo Nmax = min (h/, l/) Normalmente Nmax > Vn Identità h -Vn 18
20 Modello statico del dispositivo, parametri statici NOT(F) h F() l NOT(G) h G(F()) l Dissipazione di potenza statica Ip stadio di ingresso (,, perdite) Ii stadio funzionale I F O stadio di uscita (l, h, perdite) Vi Lo stadio simmetrico non ha percorso diretto di corrente tra e gnd (Ip~0) gnd bassa dissipazione di potenza statica (stadio funzionale) Vo F() 19
21 Modello statico del dispositivo significato dei livelli di tensione Vi Ii I F Ip O gnd Vo F() 0 in uscita 0 in uscita Zona di incertezza Applicare uno 0 ( 1 ) in ingresso ad una porta equivale ad applicare una tensione tra e Vil (tra Vih e Vcc) e a scambiare una corrente tra 0 e () Uno 0 ( 1 ) generato da una porta equivale ad una tensione tra e Vol (tra Voh e Vcc) e a scambiare una corrente tra 0 e l (h) Voh Vol Vih Vs Vil 1 in ingresso 0 in ingresso 20
22 vertitore ideale e reale, caratteristica ingresso - uscita Rh Vout Ideale Vout Voh Reale Pendenza = -1 Rl Vin Le caratteristiche ingresso uscita di tensione e di corrente dipendono dalla tecnologia scelta per realizzare gli interruttori Se l ingresso è in zona di incertezza si ha un uscita impredicibile la caratteristica reale varia al variare di temperatura, tensione di alimentazione, condizioni di carico, processo tecnologico, ). I valori Vil, Vih, Vol, Voh sono garantiti sotto tutte le condizioni di funzionamento ammesse Vol Vil Vih Vin 21
23 vertitore ideale e reale, la regione d incertezza 1 2 Staticamente la porta 1 impone livelli fuori dalla regione d incertezza ma durante la commutazione? (la commutazione reale non è istantanea) 0 in uscita 0 in uscita Zona di incertezza Se le porte 1 e 2 sono realizzate con la stessa tecnologia il tempo di commutazione della porta 1 è quasi istantaneo rispetto al tempo di reazione della porta 2 (non reagisce alla regione d incertezza) Se la porta 1 è molto più lenta della porta 2 la porta 2 reagisce all area d incertezza fornendo un uscita non predicibile Voh Vol Vih Vs Vil 1 in ingresso 0 in ingresso 22
24 Modello dinamico del dispositivo (interruttori ideali) Ii Vi I Ip F O gnd Vo F() NOT(F) h F() l t Ipotesi: gli interruttori hanno tempi di apertura e chiusura nulli L uscita del dispositivo segue istantaneamente l ingresso Nei sistemi elettronici le commutazioni non sono immediate Esiste un tempo non nullo nel quale i segnali si propagano attraverso i dispositivi elettronici I ritardi nei segnali di tensione si modellizzano con capacitori 23
25 Modello dinamico del dispositivo (interruttori con ritardi) Vi Ii I F Ip O gnd Tfall Vo F() Cip NOT(F) Cop h F() l Cig Tpd Tpd =Ti+Tf+To, Trise è il tempo da 10% a 90% (Tfall opposto) Ti (~ Tfall/2 o Trise/2) dipende da Cip o da Cig (Cip Cig = Cin) Tf dipende dalla complessità della funzione NOT(F) To (~ Tfall/2 o Trise/2) dipende da Cop o da Cog (Cog Cop = Cout) Cin ~ Cout (il valore dipende dalla tecnologia dell interruttore) Ai fini dell analisi dinamica e gnd sono collegati E possibile semplificare il modello Trise Cog 24
26 Modello dinamico del dispositivo (interruttori con ritardi) Vi Ii Cpd Cin I F Ip O gnd Tfall Tpd Vo F() Trise Cpd La funzione può avere capacità interne (Cpd) Cout si considera inglobata in Cpd Se un dispositivo ne pilota N allora vede una capacità Cl = N Cin To (parte di Tpd) dipende da Cl Durante la commutazione, Ip carica o scarica Cl e Cpd (dissipazione di potenza dinamica) Cin NOT(F) h F() l 25
27 Modello dinamico del dispositivo, dissipazione di potenza dinamica Vi Ii Cpd Cin I F Ip O gnd Cl(F) = Cin(G) + Cin (H) = Σ Cin L energia immagazzinata nella commutazione è E = Q /2 Q = (Cpd+Cl) E = (Cpd+Cl) 2 /2 La potenza P è pari a 2f E, dove 2f = frequenza delle commutazioni (f = frequenza del segnale) La potenza dinamica dissipata è P = (Cpd+Cl) f 2 Vo F() Vi Ii Cpd Cin I Ip H O gnd Vi Vo Ii Cin Cpd I H(F()) Ip G O gnd Vo G(F()) 26
28 Modello dinamico del dispositivo, parametri caratteristici Vi Ii Cpd Cin I F Ip O gnd Tfall Trise Tplh Vo F() Cpd Tplh = tempo di propagazione da ingresso a uscita per una commutazione dell uscita da basso a alto (@Cl=Clo, =typ., T=20 C) Tphl = tempo di propagazione da ingresso a uscita per una commutazione dell uscita da alto a basso (@Cl=Clo, =typ., T=20 C) Tphl = Ti + Tf + To = Ti + Tf + Tfall/2 Tplh = Ti + Tf + To = Ti + Tf + Trise/2 Tfall e Trise sono in genere funzioni lineari di Cl = ΣCin La massima frequenza operativa del circuito fmax ~ (Tphl+Tplh) -1 Cl Tphl Cin NOT(F) h F() l 27
29 Modello dinamico del dispositivo, FANOUT dinamico Vi Ii Cpd Cin I F Ip O gnd Vo F() Vi Ii Cpd Cin I Ip H O Vi Vo Ii Cin Cpd I H(F()) Ip G O gnd Vo G(F()) Cl = Σ Cin, Tphl(/Tplh) = Ti + Tf + To = Ti + Tf + Tfall/2 (/Trise/2) I tempi Tphl e Tplh (typ. e max.) sono dati e garantiti per Cl=Clo FANOUT dinamico = FANOUTd = numero massimo di carichi senza degrado delle prestazioni = Clo/Cin Se si eccede FANOUTd di poco si può ricalcolare To Se Tfall e Trise grandi, il segnale sta a lungo nella regione di incertezza gnd 28
30 Esercizi Calcolare i parametri statici a vuoto del dispositivo (modello in figura, perdite e rumore nulli) ==20kΩ, ==1kΩ = 5V NOT(F) Cpd A vuoto l=h=0 e quindi Voh= e Cin Vol= Se applico in ingresso Vih=Voh (rumore nullo) allora = Vih/ = 0,25mA (analogamente = (-Vil)/ = 0,25mA) Nota: e sono comunque i valori max. La dissipazione di potenza statica è nulla in quanto lo stadio funzionale non ha perdite ed è in complementare e lo stadio di uscita è a vuoto A vuoto, senza rumore e senza perdite il modello ha parametri statici di uscita ideali h F() l 29
31 Esercizi Parametri statici a vuoto del dispositivo (corrente di perdita Il = 1μA -interruttore aperto-, rumore Vn di tensione = ±0,1 V) ==20kΩ, ==1kΩ = 5V A vuoto l=h=0 ma, a causa di Il, Voh= -Il =4,999V e Vol=Il =1mV NOTA: (R SW open ++) Il= Se ho in ingresso Vih=Voh±0,1V=4,899V allora =Vih/<0,25mA (==0,25mA) Cin (nota: sarebbe =Il+(Vih/) ma Il è trascurabile Dissipazione di potenza statica ~ Il~5 μ W NOT(F) Il Cpd h F() l Le correnti di perdita e il rumore in tensione influiscono poco sullo stadio di uscita 30
32 Esercizi Calcolare i parametri statici con 2 carichi del dispositivo (modello in figura, Il = 1μA, Vn = ±0,1 V) ==20kΩ, ==1kΩ = 5V = = 0,25mA l = 2 = 0,5mA, h = 2 = 0,5mA Voh = -(Il+h) 4,5V Vol = (Il+l) 0,5V Vih = Voh±0,1 4,4V Vil = Vol±0,1 0,6V Cin NOT(F) Cpd Dissipazione di potenza statica dello stadio funzionale ~ Il ~ 5μW Lo stadio di uscita scambia h/l e quindi assorbe/eroga dall alimentazione ~ h ~ 2.5mW. Tale potenza si considera potenza di interfacciamento I carichi influiscono molto sulle caratteristiche statiche di uscita h F() l 31
33 Esercizi Calcolare FANOUT e Immunità al rumore Vn,max del dispositivo (modello in figura, Il = 1μA) ==20kΩ, ==1kΩ, =5V FANOUT = min(h/, l/) = N Vn,max = min(voh-vih, Vil-Vol) NOT(F) Cpd h F() Cin FANOUT e Vn,max sono legati tra loro Fissato Vn,max, si impone Vih=Voh-Vn,max e Vil=Vol+Vn,max, ma Voh=Voh(h) e un dispositivo reale conosco Vol=Vol(l) quindi si condiziona il FANOUT,, l, h, Vil, Vih, Vih-Vil 1V per tenere conto di non idealità Vol, Voh ed è più facile = = 0,25mA, l = N, h = N Voh = -(Il+h) -h, Vol = (Il+l) l Noti,,, si ha: Voh -N, Vol N, Voh-Vol=Vih+Vn-(Vil-Vn) 1V+2Vn,max quindi ( - N - N - 1V)/2 >Vn,max l N<8-(Vn,max/0,25V) 32
34 Esercizi Dato il modello in figura (=5V), si dimensionino e così da avere ==0,1mA Supponendo ==1kΩ, FANOUT=10 e immunità al rumore pari a 0,1V, si calcolino i rimanenti parametri statici di segnale Cosa sarebbe successo se avessi ipotizzato FANOUT=50? Cpd 33 Cin NOT(F) e sono i valori massimi, che si hanno quando in ingresso si applica o. Si ha: = Vih/ < / = 0,1mA = 50kΩ = (-Vil)/ < / = 0,1mA = 50kΩ I rimanenti parametri statici di segnale sono: h = N* = 10* = 1mA, l = N* = 10* = 1mA Voh = -(h*) = 5-1 = 4 V Vol = l* = 1 V Vih = Voh±0,1 = 3,9 V Vil = Vol±0,1 = 1,1V Se avessi ipotizzato FANOUT=50 si sarebbe avuto: h = N* = 50* = 5mA, l = N* = 50* = 5mA Voh = -(h*) = 5-5 = 0 V Vol = l* = 5 V Ma è impossibile ottenere Voh<Vol quindi non è possibile avere FANOUT=50 h F() l
35 Esercizi Calcolare i parametri dinamici a vuoto del dispositivo ipotizzando un onda quadra in ingresso f=10mhz (Il=1μA, Vn=±0,1V) ==20kΩ, ==1kΩ = 5V, Cin=10pF, Cpd=20pF Trise,typ =Tfall,typ = 1ns+(40ps/pF)*Cl Tphl,typ =Tplh,typ =8 ns (@ Clo = 50pF) Tphl,max =Tplh,max =10 ns (@ Clo= 50pF) Tphl = Ti + Tf + To = Ti + Tf + Tfall/2 Tplh = Ti + Tf + To = Ti + Tf + Trise/2 A vuoto Cl=0pF e, dato che Cl<Clo, valgono gli stessi valori massimi. Per i valori tipici Trise=Tfall=1ns e Tphl,typ =Tplh,typ =8ns-1,5ns+0,5ns=7ns La dissipazione di potenza dinamica è pari a 2 f (Cl+Cpd) = 2 f Cpd = 5mW Cpd 34 Cin NOT(F) FANOUTd = Clo/Cin = 5 (numero max di carichi senza degrado delle prestazioni) h F() l
36 Esercizi Calcolare i parametri dinamici con N carichi del dispositivo con un onda quadra in ingresso f=10mhz (Il=1μA, Vn=±0,1V) ==20kΩ, ==1kΩ = 5V, Cin=10pF, Cpd=20pF Trise,typ =Tfall,typ = 1ns+(40ps/pF)*Cl Tphl,typ =Tplh,typ =8 ns (@ Clo = 50pF) Tphl,max =Tplh,max =10 ns (@ Clo= 50pF) Cin NOT(F) Cpd h F() l Tphl = Ti + Tf + To = Ti + Tf + Tfall/2 Tplh = Ti + Tf + To = Ti + Tf + Trise/2 Con N carichi, Cl=N Cin. Se N>5 allora Cl>Clo, si devono ricalcolare i valori max. Per i valori tipici Trise(Cl)=Tfall(Cl)=1ns+0,4ns N e Tphl,typ (Cl)=Tplh,typ (Cl)=8ns-1,5ns+0,5ns+0,2ns N=7ns+0,2ns N I valori massimi si ricalcolano in proporzione Tphl,max (Cl)/Tphl,max (50pF) = Tphl,typ (Cl)/Tphl,typ (50pF) e analogamente per Tplh La dissipazione di potenza dinamica è pari a 2 f (Cl+Cpd)=2 f (N Cin+Cpd) (se N=10 si ha 30mW) Se f è variabile, spesso sono richieste la potenza massima e la potenza media 35
37 Esercizi Un dispositivo con il modello indicato in figura ne pilota due uguali. Nel caso in cui =3.3V, Il=1nA, Cpd=20pF e Cin=10pF, e Tphl=Tplh=10ns (@Cl=50pF, =3,3V, T=20 C), si calcoli il FANOUTd residuo, qual è la massima frequenza di funzionamento e il relativo consumo. Cosa cambia se connetto al pilota ulteriori 8 dispositivi uguali? Cpd 36 Cin NOT(F) h F() FANOUTd = Clo/Cin = 5, tuttavia, dato che 2 dispositivi sono già presenti, il FANOUTd residuo è 3 Dato che il FANOUTd è rispettato, Tphl = Tplh = 10ns e Fmax ~ 1/(Tphl+Tplh) = 50MHz La dissipazione di potenza è interamente dinamica (dissipazione statica = 3.3nW) ed è pari a 2 f (Cl+Cpd) = 2 f (N Cin+Cpd) = 544,5M(20pF+20pF) = 21,78mW Nel caso di ulteriori 8 dispositivi si viola FANOUTd e si devono ricalcolare Tphl e Tplh (non disponendo delle leggi di Trise e Tfall si suppone un contributo al 50%) Tphl=Tplh=5ns+(5ns 100pF/50pF)=15ns da cui Fmax ~ 33MHz La potenza dinamica diventa 359,4M(100pF+20pF) = 43,12mW l
38 Esercizi Dato il circuito in figura, con i seguenti valori: ==20kΩ, ==1kΩ = 5V, Cin=10pF, Cpd=20pF Trise,typ=Tfall,typ= 1ns+(40ps/pF)*Cl Tphl,typ=Tplh,typ=8 ns (@ Clo = 50pF) Tphl,max=Tplh,max=10 ns (@ Clo= 50pF), si calcoli: Il FANOUT per Voh=4,5V Vol=0,5V e FANOUTd Le caratteristiche dinamiche a vuoto e con 10 carichi, nel qual caso si calcoli la potenza dinamica media e massima se il dispositivo è sollecitato con un segnale periodico (T=100ms) che per il 20% è a 10MHz e per il restante 80% a 1MHz. Cin NOT(F) Cpd h F() l Fanout: =/=0,25mA =/=0,25mA l=vol/=0,5ma h=(-voh)/=0,5ma FANOUT=min(h/, l/)=2 FANOUTd = Clo/Cin = 5 Caratteristiche dinamiche a vuoto Cl=0pF e, dato che Cl<Clo, valgono gli stessi valori massimi. Per i valori tipici si ha: Trise=Tfall=1ns e Tphl,typ=Tplh,typ=8ns-1,5ns+0,5ns=7ns Con Cl = 100 pf si ha: Trise=Tfall=1ns+4ns=5 ns per cui: Tphl,typ=Tplh,typ=8ns 1,5ns+2,5ns=9ns Per i tempi massimi, ricalcolando in proporzione, si ha Tphl,max = Tplh,max = 11,25 ns La frequenza media (media pesata) è pari a 2,8MHz, per cui si ha Pmedia = 25V 2 *2,8MHz*120pF = 8,4mW Pmax = 25V 2 *10MHz*120pF = 30mW 37
Sistemi di Elettronica Digitale, Sez.1
Sistemi di Elettronica Digitale, Sez.1 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. gegneria dell formazione 030-3715627 Lunedì 16:30-18:30 Sistemi di elettronica digitale, A. Flammini,
Sistemi di Elettronica Digitale, Sez.1
Sistemi di Elettronica Digitale, Sez.1 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. gegneria dell formazione 030-3715627 Martedì 16:30-18:30 Fondamenti di elettronica digitale, A. Flammini,
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 11/7/2016
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 11/7/2016 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti
Sistemi di Elettronica Digitale, Sez.3
Sistemi di Elettronica Digitale, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Sistemi di elettronica digitale, A. Flammini,
SISTEMI SISTEMI. D1y - Presentazione del gruppo di lezioni D. impostazione. progettazione. D1y - Presentazione del gruppo di lezioni D.
D1y - Presentazione del gruppo di lezioni D 1/5 - Dove siamo? A SISTEMI impostazione B componenti analogici C D E componenti digitali F SISTEMI D1y - Presentazione del gruppo di lezioni D 2/5 - Dove sono
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 17/6/2015
Appello d esame del 17/6/2015 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti sulle domande, minimo 2 punti sui problemi (20 minuti)
ITS Einaudi Appunti T.D.P. ITS Einaudi ITS EINAUDI. Elettronica e Telecomunicazioni. Tecnologia e Disegno per la Progettazione Elettronica
ITS EINAUDI Elettronica e Telecomunicazioni Tecnologia e Disegno per la Progettazione Elettronica Porte Logiche PORTE LOGICHE - i parametri dei fogli tecnici Valori Massimi Assoluti Vcc max, Vin max, T
SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
Page 1. SisElnE2 13/12/2002 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni D
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI D INTERFACCIAMENTO DEI DISPOSITIVI LOGICI D2 Interfacciamento elettrico e compatibilità» stadi di uscita» compatibilità tra dispositivi logici 3/2/2002
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 18/1/2016
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 18/1/2016 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti
D2x - Presentazione della lezione D2. D2a STADI DI USCITA
D2x - Presentazione della lezione D2 /- Obiettivi! conoscere diverse forme di stadi di uscita di dispositivi logici! saper calcolare resistori di pull-up per open collector! saper eseguire calcoli di fanout!
Sistemi di Elettronica Digitale, Sez.2
Sistemi di Elettronica Digitale, Sez.2 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Martedì 16:30-18:30 Sistemi di elettronica digitale, A.
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 5/9/2016
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 5/9/2016 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti
Page 1 SISTEMI ELETTRONICI. SisElnD2 01/02/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni D.
gegneria dell formazione Obiettivi del gruppo di lezioni D Modulo SISTEMI EETTRONICI D - CIRCUITI DIGITAI D - terfacciamento elettrico e famiglie logiche - stadi di uscita - compatibilità - famiglie logiche
Stadi di Ingresso e Uscita speciali
Stadi di Ingresso e Uscita speciali, AA2014-2015 Modello e stadio di uscita Non è possibile connettere le uscite di due dispositivi (bassa impedenza di uscita = percorso a bassa impedenza tra e gnd) Scorre
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 8/9/2015
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 8/9/2015 Ogni risposta corretta +2 punti, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco 0 punti Minimo 6 punti
Esercitazione del 29 Aprile 2009
Esercitazione del 29 Aprile 2009 Invertitore Resistor-Transistor Logic (RTL) V out a) Parametri BJT Altri V out β F = 70 = 5V Q 1 I B V V CE V on = 0.7V = 0.8V = 10kΩ = 1kΩ b) CE = 0.1V Figura 1: Porta
SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni D
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI D - Versione IVREA - AA 2003-04 D2 - Interfacciamento elettrico e famiglie logiche - stadi di uscita - famiglie logiche 7-Jan-04 - Obiettivi del
Ingegneria dell Informazione SISTEMI ELETTRONICI
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi
. Nota: le tensioni dono riferite all'ingresso ed all'uscita dello stesso circuito. G. Martines 1
Invertitore logico (NOT) La caratteristica di trasferimento in tensione (VTC) Per un ingresso logico 0, cioè v I V IL l'uscita logica è 1, cioè v O V OH ; per ingresso 1 cioè v I V IH uscita 0, cioè v
SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori
E1y - Presentazione del gruppo di lezioni E 1/3- Dove siamo? A SISTEMI impostazione componenti analogici C D E componenti digitali F SISTEMI progettazione E1y - Presentazione del gruppo di lezioni E 2/3-
Fondamenti di Elettronica, Sez.1
Fondamenti di Elettronica, Sez.1 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 31/3/2016
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esme del 31/3/2016 Ogni rispost corrett +2 punti, ogni rispost sbglit -0,5 punti, ogni rispost in binco 0 punti Minimo 6 punti sulle domnde,
Fondamenti di Elettronica Ing. AUTOMATICA e INFORMATICA - AA 2010/ Appello 09 Febbraio 2012
Fondamenti di Elettronica Ing. AUTOMATICA e INFORMATICA - AA 2010/2011 3 Appello 09 Febbraio 2012 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) Esercizio 1. R 1 = 20 kω, R 2
Cognome Nome Mat. Data / /
ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA Appello d esame del 11/2/2019 Ogni risposta corretta alle domande a risposta multipla +1 punto, ogni risposta sbagliata -0,5 punti, ogni risposta in bianco
Esercitazione III Simulazione PSpice dell invertitore CMOS
Esercitazione III Simulazione PSpice dell invertitore CMOS Come è noto, nei circuiti CMOS vengono utilizzati sia dispositivi a canale N sia dispositivi a canale P. La principale differenza fra i due tipi
Vout Vo1. Vo0 Vt. Vin. D3x - Presentazione della lezione D3. D3a COMPARATORI SENZA ISTERESI
D3x - Presentazione della lezione D3 1/1- Obiettivi»Passaggio da un segnale analogico ad uno digitale»comparatori di soglia senza isteresi»comparatori di soglia con isteresi (utilizzando AO)»Tensioni di
Fondamenti di Elettronica, Sez.5
Fondamenti di Elettronica, Sez.5 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Martedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
SisElnM1 08/03/ DDC 1 SISTEMI ELETTRONICI. Obiettivi del gruppo di lezioni D. Ingegneria dell Informazione
iselnm1 8/3/27 ngegneria dell nformazione Obiettivi del gruppo di lezioni Modulo TEM ELETTRONC - CRCT TAL M1 Transistore MO come interruttore - caratteristiche dei transistori MO - modelli di MO in commutazione
Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT
Elettronica Digitale. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 6.- 6.4 M. De Vincenzi AA 9- Sistema
INDICE Capitolo I - I dispositivi elettronici. Condizioni operative statiche. 1.1) Introduzione. 1.2) Interruttori ideali e reali.
INDICE Capitolo I - I dispositivi elettronici. Condizioni operative statiche. 1.1) Introduzione. 1 1.2) Interruttori ideali e reali. 1 1.3) Condizioni operative statiche del transistore a giunzione. 5
Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E - LCIDI COMPLEMENTRI SEDE DI IVRE - 2002-03 E1 - Circuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi - consumo
SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Page 1. D - Versione IVREA - AA D2 - Interfacciamento elettrico e famiglie logiche
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI D - Versione IVREA - AA 2003-04 D2 - Interfacciamento elettrico e famiglie logiche - stadi di uscita - famiglie logiche 7-Jan-04-1 Page 1 Obiettivi
INVERTITORE RESISTOR-TRANSISTOR LOGIC (RTL)
INERTITORE RESISTOR-TRANSISTOR LOGIC (RTL) FIG. 1. Resistor-Transistor Logic (RTL) inverter. ediamo un esempio di realizzazione di un invertitore (Figura 1). Assumiamo inizialmente che il fan-out dell
Famiglie logiche Fondamenti di elettronica digitale, A. Flammini, AA
Famiglie logiche, AA2014-2015 Interruttore ideale e reale L interruttore ideale dovrebbe: Avere resistenza nulla se chiuso Avere resistenza infinita se aperto Essere pilotato mediante un comando elettrico
ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 9 - B - 5:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo B: Famiglie logiche Lezione n. 9 - B - 5: Comportamento dinamico dei circuiti logici Elettronica II - Dante Del Corso - Gruppo B - 7
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
SISTEMI ELETTRONICI. SisElnM1 01/02/ DDC 1. Ingegneria dell Informazione. Gruppo D: moduli digitali. Modulo
iselnm1 1/2/28 ngegneria dell nformazione ruppo : moduli digitali Modulo TEM ELETTRONC - CRCT TAL M1 Transistore MO come interruttore - caratteristiche dei transistori MO - modelli di MO in commutazione
APPUNTI PORTE LOGICHE - CLASE 3BET
APPUNTI PORTE LOGICHE - CLASE 3BET Parametri CARATTERISTICHE STATICHE DELLE PORTE LOGICHE NOMENCLATURA: 1) Livelli logici alti Dove Ioh è detta corrente di Source 2) Livelli logici bassi Dove Iol è detta
Fondamenti di Elettronica, Sez.4
Fondamenti di Elettronica, Sez.4 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.
ngegneria dell nformazione Obiettivi del gruppo di lezioni E Modulo SSTEM ELETTRON E - RT LOG E1 - ircuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi -consumo ircuiti
3 B aut TPSEE 4 TEST FILA 1 3 apr Q1 BC Volts. VALUTAZIONE di COGNOME :. Nome :
3 B aut TPSEE 4 TEST FILA 1 3 apr 2013 1. Dato il seguente circuito e i valori di tensioni e correnti, determinare : a) La regione di funzionamento b) h FE, I E, V CB c) R B, R C d) cosa bisogna fare per
Le Macchine digitali sono Sistemi artificiali che elaborano informazioni
Le macchine digitali Le Macchine digitali sono Sistemi artificiali che elaborano informazioni ogni informazione è descritta da variabili che possono assumere solo un numero finito di valori Ad ogni variabile
6. Amplificatori di potenza
6.1 Amplificatori switching 6. Amplificatori di potenza Lo studio degli amplificatori in classe A (capitolo 4) ha mostrato come ci sia una relazione lineare fra l ampiezza del segnale d ingresso e quello
Politecnico di Torino - Facoltà dell Informazione Modulo Sistemi Elettronici
Prova scritta del 8 Febbraio 2003 tempo: 2 ore Esercizio ) R =R2= 0kΩ R3 = 820kΩ R4 = 22kΩ R = 220kΩ R6 = 33kΩ C =C2= 00nF AO: Voff = 3mV, Ibias= 00nA (entranti) Ioff=20nA V=Asen(ωt) con A=mV V2=0.V V
Calcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 IL LIVELLO HARDWARE Introduzione alle reti logiche Massimiliano Giacomin 1 DOVE CI TROVIAMO Livello del linguaggio specializzato Traduzione (compilatore) o interpretazione
Sistemi digitali. Sistema digitale
Sistemi digitali 2/ 7 Sistema digitale In un sistema digitale le informazioni vengono rappresentate, elaborate e trasmesse mediante grandezze fisiche (segnali) che si considerano assumere solo valori discreti
Elettronica digitale: cenni
Elettronica digitale: cenni VERSIONE 30.5.01 Non solo analogico La gestione di informazione prevede tipicamente fasi di elaborazione, in cui occorre calcolare funzioni ( qual è la somma di questi due valori?
Retta di carico (1) La retta dipende solo da entità esterne al diodo. Corso Fisica dei Dispositivi Elettronici 1
Retta di carico (1) La retta dipende solo da entità esterne al diodo. Corso Fisica dei Dispositivi Elettronici Leonello Servoli 1 Retta di carico (2) Dipende solo da entità esterne al transistor. Corso
Memorie e dispositivi sequenziali
Memorie e dispositivi sequenziali Fondamenti di elettronica digitale, A. Flammini, AA2014-2015 Modello, dispositivi combinatori e sequenziali Funzione logica Funzione logica F combinatoria: Può essere
Esercitazioni lab per informatici
Esercitazioni lab per informatici Turno 1 1) Misura della funzione di trasferimento di una porta CMOS NOT Componente: CD 4011BE Cortocircuitare i due ingressi della porta NAND per ottenere una porta NOT,
ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:
ESPERIMENTZIONI DI FISIC 3 Traccia delle lezioni di Elettronica digitale M. De Vincenzi.: 22-23 Contenuto. Sistemi elettrici a 2 livelli 2. lgebra di oole Definizione Sistemi funzionali completi Leggi
Terza esercitazione - Circuito che emula una catena di acquisizione del segnale. Vout. Sistema di conversione (10kHz; 0 +5V)
Terza esercitazione - Circuito che emula una catena di acquisizione del segnale Progettare un sistema che acquisisce un segnale analogico 10Hz 10Vpp e lo converte in un segnale digitale codificato su due
Elettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
ELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione ELETTRONICA APPLICATA E MISURE Dante DEL CORSO De3 ESERCIZI PARTI B e D» Esempi di esercizi da scritti di esame AA 2015-16 01/12/2015-1 ElapDe2-2014 DDC Page 1 2014 DDC 1 De3:
II.3.1 Inverter a componenti discreti
Esercitazione II.3 Caratteristiche elettriche dei circuiti logici II.3.1 Inverter a componenti discreti Costruire il circuito dell invertitore in logica DTL e verificarne il funzionamento. a) Posizionando
ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte E: Circuiti misti analogici e digitali Lezione n E - 1:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte E: Circuiti misti analogici e digitali Lezione n. 19 - E - 1: Comparatori di soglia Comparatori con isteresi Circuiti misti analogici
CAPITOLO 6 PORTE LOGICHE TTL. 6.1 L invertitore TTL. La Figura 6.1 riporta lo schema di un invertitore TTL standard.
CAPITOLO 6 PORTE LOGICHE TTL 6.1 L invertitore TTL La Figura 6.1 riporta lo schema di un invertitore TTL standard. In linea di principio, questo schema circuitale può essere diviso in tre parti: lo stadio
Fondamenti di Elettronica per allievi INFORMATICI - AA 2004/ o appello 22 Febbraio 2005 Parte 1
Fondamenti di Elettronica per allievi INFORMATICI - AA 2004/2005 1 o appello 22 Febbraio 2005 Parte 1 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) Esercizio 1. Si consideri
ν S R B2 Prova n 1: V CC R C R B1 C C R S C S C L out R L Prove d'esame
Prova n 1: Per il seguente circuito determinare: 1. R B1, R E tali che: I C = 0,5 ma; V E = 5 V; 2. Guadagno di tensione a piccolo segnale v out /v s alle medie frequenze; 3. Frequenza di taglio inferiore;
Collaudo statico di un ADC
Collaudo statico di un ADC Scopo della prova Verifica del funzionamento di un tipico convertitore Analogico-Digitale. Materiali 1 Alimentatore 1 Oscilloscopio 1 Integrato ADC 0801 o equivalente Alcuni
Cenni sulle famiglie logiche TTL e CMOS
Cenni sulle famiglie logiche TTL e CMOS Generalità I dispositivi digitali vengono suddivisi in famiglie logiche ciascuna delle quali differisce dalle altre per la tecnologia utilizzata e per il circuito
Corso di ELETTRONICA 1 (Elettronici N.O.) 17/06/2003
Corso di ELETTRONICA 1 (Elettronici N.O.) 17/06/2003 Si analizzi l amplificatore mostrato in figura, determinando: 1. il valore del guadagno di tensione a frequenze intermedie; 2. le frequenze di taglio
Laboratorio di Elettronica Dispositivi elettronici e circuiti Linee di trasmissione Proprieta' e fenomenologia dei semiconduttori. Dispositivi a semiconduttore: * diodo a giunzione * transistor bjt * transistor
PROGRAMMA SVOLTO. Materia insegnata Tecnologie Informatiche. Classe I A - indirizzo elettronica ed elettrotecnica Istituto VOLTA
PROGRAMMA SVOLTO Docente Prof.ssa De Filippis Marianna ITP Prof. Antonello Antonelli Materia insegnata Tecnologie Informatiche Classe I A - indirizzo elettronica ed elettrotecnica Istituto VOLTA Anno scolastico
Elettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
5. Amplificatori. Corso di Fondamenti di Elettronica Fausto Fantini a.a
5. Amplificatori Corso di Fondamenti di Elettronica Fausto Fantini a.a. 2010-2011 Amplificazione Amplificare un segnale significa produrre un segnale in uscita (output) con la stessa forma d onda del segnale
Esercizio 3. dell A.O., resistenza. una delle. circuito. , V. termine. sia una giunzione. del 20% del. Tp = 1V
Fondamenti di Elettronica Ing. AUTOMATICAA - AA 2016/2017 Appelloo del 21 Luglio 2017 Indicare chiaramente la domanda a cui si sta rispondendo. Add esempio 1a) In grassetto le domande obbligatorie per
Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali
Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
Tecnologie per l'elettronica digitale. Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS
Tecnologie per l'elettronica digitale Parametri Componenti elettronici Porte a diodi RTL, TTL CMOS Codifica digitale dell informazione Superare l effetto del rumore Non eliminabile dai circuiti analogici
Logica cablata (wired logic)
Logica cablata (wired logic) Cosa succede quando si collegano in parallelo le uscite di più porte appartenenti alla stessa famiglia logica? Si realizza una ulteriore funzione logica tra le uscite Le porte
GLI AMPLIFICATORI OPERAZIONALI
Elettronica & Telecomunicazioni GLI AMPLIFICATORI OPERAZIONALI Alunni Marcone Luigina Martire Settimio Classe V B Anno Scolastico 1999/2000 GLI AMPLIFICATORI OPERAZIONALI Alunni: Marcone Luigina, Martire
ELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione Esercitazione Be: parte B - ELETTRONIC PPLICT E MISURE Dante DEL CORSO Be Esercizi parte B ()» Interfacciamento statico» Ritardi» Diagrammi temporali» Massima cadenza clock
Le porte logiche. Elettronica L Dispense del corso
Le porte logiche Elettronica L Dispense del corso Gli Obiettivi Introdurre il concetto di funzione logica. Dare una corrispondenza tra funzioni logiche e strutture di gate elementari. Introdurre l algebra
Capitolo IX. Convertitori di dati
Capitolo IX Convertitori di dati 9.1 Introduzione I convertitori di dati sono circuiti analogici integrati di grande importanza. L elaborazione digitale dei segnali è alternativa a quella analogica e presenta
Porte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
Corso di ELETTRONICA II modulo. Ingegneria Clinica, Ingegneria Biomedica e Ingegneria dei Sistemi. Prof. Domenico Caputo. Esame del 19 febbraio 2009
Esame del 19 febbraio 2009 Nel circuito di figura Is è un generatore di corrente con l andamento temporale riportato nel grafico. Determinare l'evoluzione temporale della V out e disegnarne il grafico
Un convertitore D/A o digitale/analogico è un dispositivo che ha lo scopo di
Convertitore D/A Un convertitore D/A o digitale/analogico è un dispositivo che ha lo scopo di trasformare un dato digitale in una grandezza analogica, in generale una tensione. Naturalmente vi deve essere
TX-AUDIO-2.4/AE TX-AUDIO-2.4/AE. Caratteristiche. Caratteristiche Tecniche
Caratteristiche Nessuna compressione, alta qualità sonora con latenza di 0.5 ms. Audio digitale con frequenza di campionamento a 44.1 KHz e 16-bit di risoluzione. Modulazione digitale FSK. Antenna Wip
Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2
Tecniche di Progettazione igitale Elementi di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it
CIRCUITI INTEGRATI LOGICI
CIRCUITI INTEGRATI LOGICI I circuiti logici sono stati i primi intorno agli anni 60 l integrazione in un unico chip riducendone le dimensioni grazie alle tecnologie di montaggio SMC (superficiale). Esistono
ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo B: Famiglie logiche Lezione n. 6 - B -2: Parametri elettrici e famiglie logiche
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo B: Famiglie logiche Lezione n. 6 - B -2: Parametri elettrici e famiglie logiche Elettronica II - Dante Del Corso - Gruppo B - 7 n. 1-01/11/97
COMPITO DI ELETTRONICA DIGITALE DEL 21/12/2005 ALLIEVI INFORMATICI J-Z
COMPITO DI ELETTRONICA DIGITALE DEL 21/12/2005 sufficiente al superamento della prova e non rende possibile l accesso alla prova orale. Quesito n.1: Confrontare, a parità di dispositivo di carico e di
ELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione ELETTRONICA APPLICATA E MISURE Dante DEL CORSO Be2 Esercizi parte B (2)» Generatore Q-T e Q» Monostabili» Laboratorio ELN-1 AA 2014-15 23/09/2014-1 ElapBe2-2014 DDC Page 1
Laboratorio di Elettronica Dispositivi elettronici e circuiti Linee di trasmissione. Misure su linee di trasmissione. Amplificatore operazionale e reazione. Applicazioni dell'amplificatore operazionale.
ELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione Come utilizzare gli esercizi ELETTRONICA APPLICATA E MISURE Dante DEL CORSO Be2 Esercizi parte B (2)» Generatore Q-T e Q» Monostabili» Laboratorio ELN-1 AA 2015-16 Esercizi
(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
FAMIGLIA NMOS E CMOS FUNZIONAMENTO DELLA FAM. NMOS
FAMIGLIA NMOS E CMOS FUNZIONAMENTO DELLA FAM. NMOS Una delle famiglie più utilizzate insieme alla TTL è la MOS che si suddivide in due tecnologie fondamentali la NMOS e la CMOS, quest'ultima in diretta
UNIVERSITÀ DEGLI STUDI DI PAVIA Laurea in Ingegneria Elettronica e Informatica
22.0.206 Problema Con riferimento al circuito in figura, nel quale entrambi gli interruttori si aprono all istante t = 0, determinare l espressione di i(t) (per ogni istante di tempo t) e rappresentarne
CIRCUITI DIGITALI. La grandezza fisica utilizzata nella maggior parte dei circuiti digitali è la differenza di potenziale (tensione).
CIRCUITI DIGITALI Un circuito elettronico viene classificato come circuito digitale quando è possibile definire il suo comportamento per mezzo di due soli stati fisici di una sua grandezza caratteristica.
Porte logiche. Caratteristiche delle porte logiche. Scalamento di tensione. Amplificazione di potenza. Interruttori allo stato solido
Interruttori allo stato solido 1 Caratteristiche delle porte logiche Scalamento di tensione Amplificazione di potenza 2 2003 Politecnico di Torino 1 Caratteristiche delle porte logiche 3 Interfacciamento
Struttura di un circuito dinamico
- valori logici si basano sull'immagazzinamento temporaneo della carica sulle capacità di nodi ad alta impedenza del circuito - porte logiche più semplici e veloci di quelle di tipo statico - progetto
una rete combinatoria è un circuito logico avente n ingressi (x 1
Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli
Università degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
ELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione ELETTRONICA APPLICATA E MISURE Dante DEL CORSO B8 Esercizi parte B (2)» Generatore Q-T e Q» Monostabili» Laboratorio ELN-1 22/10/2013-1 ElapB8-2013 DDC Page 1 2013 DDC 1 Come
(HIGH) 0 (LOW) Porte logiche. Porte Logiche. L inverter. Rappresentazione dei segnali
Porte logiche Porte Logiche Lucidi del Corso di Elettronica Digitale Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Una porta logica
Circuiti Elettrici Capitolo 6 Circuiti con amplificatori operazionali
Circuiti Elettrici Capitolo 6 Circuiti con amplificatori operazionali Prof. Cesare Svelto (traduzione e adattamento) Copyright McGraw-Hill Education. Permission required for reproduction or display. Alexander,