Page 1 SISTEMI ELETTRONICI. SisElnD2 01/02/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni D.

Transcript

1 gegneria dell formazione Obiettivi del gruppo di lezioni D Modulo SISTEMI EETTRONICI D - CIRCUITI DIGITAI D - terfacciamento elettrico e famiglie logiche - stadi di uscita - compatibilità - famiglie logiche Moduli digitali Caratteristiche elettriche di un circuito digitale (alimentazione, tensioni e correnti di ingresso e uscita) Comportamento dinamico dei dispositivi logici (tempi di salita e discesa, tempi di propagazione) Stadi di uscita Famiglie logiche terfaccia tra dispositivi logici di diverso tipo terfacciamento tra mondo analogico e digitale Da segnale analogico a digitale (a singolo bit) Comparatori di soglia senza e con isteresi 0/0/008 - SisElnD DDC-MZ 0/0/008 - SisElnD DDC-MZ Contenuti di questa lezione (D) Circuito di uscita Stadi di uscita totem pole, three-state, collettore aperto Esempi di interfacciamento verifica di compatibilità statica calcolo resistenza di pull-up Famiglie logiche serie 74 differenze CMOS/bipolari Riferimenti nel testo: Jaeger-Blalock: 5.6, 5., 5.3, 6., 6.4, 6.5 uscita di un circuito logico binario può essere vista come un deviatore tra V A e massa. Stato : tensione di uscita prossima a V A Stato : tensione di uscita prossima a V A circuito equivalente semplificato 0/0/008-3 SisElnD DDC-MZ 0/0/008-4 SisElnD DDC-MZ Circuito equivalente Totem Pole Parametri elettrici di uscita TP Il deviatore è realizzato con due MOS (interruttori) di tipo complementare Stato SW chiuso, SW aperto V A SW SW Già definiti nella lezione D per una uscita logica: tensioni:,, correnti: I O, I O Stato SW chiuso, SW aperto circuito equivalente semplificato per TP 0/0/008-5 SisElnD DDC-MZ 0/0/008-6 SisElnD DDC-MZ Page 008 DDC/MZ

2 Collegamento tra due uscite Perchè collegare tra più uscite Se le due uscite sono in stati opposti, scorre corrente tra V A e e resistenze nella maglia sono basse a corrente può essere anche alta! V A Perché collegare insieme più uscite logiche? Per realizzare sistemi modulari in cui non è noto a priori il numero di dispositivi logici connessi (ad esempio il numero di schede collegate sul bus di un PC) M M M3 Mn COISIONE Distruzione dei MOS per eccessiva dissipazione Come realizzare uscite che possono essere collegate direttamente senza causare malfunzionamenti? Uscite a tre stati (3S) e a collettore aperto (OC) 0/0/008-7 SisElnD DDC-MZ 0/0/008-8 SisElnD DDC-MZ Uscite 3 Stati e Totem Pole Circuito equivalente 3 Stati uscita TP ha un comando unico MOSp MOSn V A MOSp MOSn V A uscita 3S ha due comandi indipendenti e richiede due variabili di controllo V A SW SW Modello a interruttori con comandi indipendenti Z V A I due interruttori possono essere entrambi aperti. Aggiunge una posizione Z al deviatore di uscita. Z lo stato dell uscita dipende dal circuito esterno. 0/0/008-9 SisElnD DDC-MZ 0/0/008-0 SisElnD DDC-MZ Altro modello per 3-S Parametri elettrici di uscita 3-stati Deviatore a due posizioni (come nel TP) SW + interruttore SW E di abilitazione in serie sull uscita SW V A SW E OE Abilitata: come per Totem pole: tensioni:,, correnti: I O, I O Non abilitata (iz, Open) solo corrente di perdita: I OZ generalmente molto più piccola delle I O stesso ordine di grandezza delle I I Questo modello evidenzia il comando di abilitazione dell uscita o OUT ENABE (OE) SW comanda lo stato logico dell uscita (se abilitata) SW E abilita/disabilita l uscita 0/0/008 - SisElnD DDC-MZ 0/0/008 - SisElnD DDC-MZ Page 008 DDC/MZ

3 Esempio di uscita 3-S Collegamento tra più uscite vertitore logico con uscita a tre stati Comando di abilitazione attivo allo stato Simbolo grafico per uscita 3-S OE - OE i-z uscita 3-S permette di collegare più uscite allo stesso nodo Deve essere abilitata una sola uscita per volta Un solo segnale OE attivo: OE = 0 = * Se si abilitano due uscite contemporaneamente si ha lo stesso problema dello stadio totem-pole: collisione 3 OE OE OE3 0/0/008-3 SisElnD DDC-MZ 0/0/008-4 SisElnD DDC-MZ Uso delle uscite tre-stati Uscita Open Collector (Open Drain) Un modulo di controllo, genera le abilitazioni in modo esclusivo (una sola per volta) bisogna sapere a priori quale uscita abilitare OE OE Stadio di uscita realizzato con un solo MOS verso massa (più raramente verso V A ) MOS/SW chiuso: forzato a stato di uscita: Esempi: lettura di memorie o registri multiplexer Non usabile se non è possibile una selezione a priori Esempio: interrupt 3 OE3 0 OEi Controllo abilitazioni MOS/SW aperto: Uscita in alta impedenza (come stadio three-state) stato di uscita: imposto dall esterno Non si può avere collisione 0/0/008-5 SisElnD DDC-MZ 0/0/008-6 SisElnD DDC-MZ Circuito equivalente Open Collector Parametri elettrici di uscita OC Il MOS di uscita impone lo stato = 0V collegando l uscita verso massa V A R PU Stato basso: come per Totem pole, solo stato basso tensione:, corrente: I O Aperta (iz, Open): come per tre-stati disabilitata solo corrente di perdita: I O molto più piccola delle I O, stesso ordine di grandezza delle I I Se il MOS è OFF, è portata a livello alto (, = V A ) da una resistenza esterna (pullup, R PU ) SW 0/0/008-7 SisElnD DDC-MZ 0/0/008-8 SisElnD DDC-MZ Page DDC/MZ 3

4 Wired OR con O.C. Operazioni logiche con O.C. Collegando in parallelo più uscite OC si possono ottenere funzioni logiche a linea va a livello basso se almeno uno dei due SW (A, B) è chiuso SW chiuso Operatore logico NOR uscita a 0 quando almeno uno degli ingressi è a Applicazione: inea di richiesta di terrupt A B V A R PU V A Collegando assieme più uscite OC (con resistenza di pull-up) è possibile realizzare OR tra variabili» il nodo comune va nello stato quando anche una sola uscita (operatore OR) è chiusa verso massa (Stato )» WIRED OR AND tra variabili» il nodo comune va nello stato solo se tutte le uscite (operatore AND) sono aperte (Stato )»WIRED AND Permettono di ottenere porte logiche modulari, in cui è possibile variare il numero di ingressi. 0/0/008-9 SisElnD DDC-MZ 0/0/008-0 SisElnD DDC-MZ Sommario stadi di uscita Modello completo di stadio di uscita Totem Pole: interruttori con unico comando complementare : SW chiuso/sw aperto : SW aperto/sw chiuso Tre Stati: comandi indipendenti (i)z: SW e SW aperti Open Collector: è presente solo SW : SW chiuso R O R O V A SW SW questo circuito equivalente sono indicate anche le correnti di perdita e correnti Ioff vengono portate in uscita solo quando tutti gli interruttori sono aperti Tre stati:»z: SW e SW aperti Open collector:»: SW aperto I off I off V A R O SW SW R O 0/0/008 - SisElnD DDC-MZ 0/0/008 - SisElnD DDC-MZ Contenuti di questa lezione (D) Calcolo resistenza di pullup: stato Stadi di uscita totem pole, three-state, collettore aperto Esempi di interfacciamento verifica di compatibilità statica calcolo resistenza di pull-up Famiglie logiche serie 74 differenze CMOS/bipolari Tutte le correnti sono assorbite dalla porta OC Corrente totale I O = I PU + I I + I I I PU V A R PU Deve essere I O < I O, V U < V I (con NM: V U < ) I O Condizione limite per la corrente: V U I I I I I O = I O I PU 0/0/008-3 SisElnD DDC-MZ 0/0/008-4 SisElnD DDC-MZ Page DDC/MZ 4

5 Calcolo resistenza di pullup: stato llup: caso generale Tutte le correnti fluiscono attraverso Val Corrente totale in I PU = I O + I I + I I I PU V U V A R PU II m Deve essere V U > V I (con NM: V U > ) I O I I Caso generale con m driver e n ricevitori (per semplicità tutti dello stesso tipo) n Condizione limite per la tensione: V U = V A I PU R PU 0/0/008-5 SisElnD DDC-MZ 0/0/008-6 SisElnD DDC-MZ Calcolo della m : Nessun driver pilota la linea la corrente in deve sostenere tutte le IO e le II garantendo la VO IR m IO STADI DI USCITA - a Val n II IR = (Val V) / > m IO + n II Nel caso peggiore: (Val min V) / max > m IO + n II n Calcolo della IR : m IO Caso peggiore: un solo driver pilota la linea a la corrente in e le II non devono superare la massima IO (garantendo così la VO) STADI DI USCITA - b Val n II IR + n II = (Val VI) / + n II < IO Nel caso peggiore: (Val max VI) / min < IO -n II n 0/0/008-7 SisElnD DDC-MZ 0/0/008-8 SisElnD DDC-MZ STADI DI USCITA - c Esercizio : calcolo di Calcolo della Si ottiene un intervallo di valori di validi: Rmin < < Rmax m Val n Calcolare la per una linea con 3 driver O.C. e 4 ricevitori con le caratteristiche sotto riportate ( Val = 5 V +- 5%) VO = 0.5 V, VI = 0.8V, VO = 3.76 V VI = 3.5 V I O = 8 ma, I O = 00 µa I I = - µa, I I = µa Negli O.C. la I O entra dentro il dispositivo degradando il livello alto!!!!! Che criterio si usa per la scelta? Piccole R Maggior velocità Grandi R Minor Potenza dissipata Nell ipotesi di pilotare una C di 50pF, quale ritardo Tphl? 0/0/008-9 SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Page DDC/MZ 5

6 Segnali differenziali digitali Vantaggi dei segnali differenziali Anche i sistemi digitali usano segnali differenziali Sono necessari Circuiti TX e RX con uscite e ingressi complementari Collegamenti con coppie di conduttori (linee differenziali) Riduzione dei disturbi Immunità ai disturbi dall esterno (sono di modo comune) Minor irraggiamento verso altri circuiti Possibile riduzione del V (tra stati e ) Maggiore velocità, minor consumo 0/0/008-3 SisElnD DDC-MZ 0/0/008-3 SisElnD DDC-MZ Tendenza nelle interfacce Contenuti di questa lezione (D) Usare tensioni di alimentazione più basse riduce il consumo riduce i disturbi Usare segnali differenziali maggiore immunità al rumore escursione di tensione ridotta permette di aumentare la velocità Combinazione delle due tecniche: VDS: ow Voltage Differential Signalling Altri standard differenziali a bassa tensione Stadi di uscita totem pole, three-state, collettore aperto Esempi di interfacciamento verifica di compatibilità statica calcolo resistenza di pull-up Famiglie logiche serie 74 differenze CMOS/bipolari 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Famiglie logiche Caratteristiche di famiglie logiche Gli interruttori possono essere realizzati con transistori MOS o bipolari I circuiti logici sono raggruppati in famiglie Entro ciascuna famiglia logica tutti i dispositivi hanno le stesse caratteristiche elettriche I componenti di una stessa famiglia logica sono elettricamente compatibili (tra di loro) Soddisfatte le condizioni di interfacciamento statico Vil > Vol, Vih < Voh È possibile definire un FANOUT (carico unitario noto) Tra famiglie diverse occorre verificare caso per caso Caratteristiche di una famiglia Alimentazione (5V, 3,3V,,5V, ) Parametri elettrici (Tensioni e correnti di uscita/ingresso) Ritardi e velocità operativa Consumo Famiglie C-MOS (esempi) alta velocita C, avanzata AC bassa tensione V TT compatibile CT ACT BCT VT Famiglie bipolari (in obsolescenza) low power Shottky S, Fast F 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Page DDC/MZ 6

7 Differenze tra TT e C-MOS Componenti della serie 74/54 Corrente di ingresso: praticamente nulla per circuiti MOS e CMOS non nulla e asimmetrica per TT Stadio di uscita: simmetrico per CMOS asimmetrico per TT Consumo: prevalentemente dinamico per circuiti CMOS (legato alla frequenza di funzionamento) anche statico per TT Componenti SSI MSI (funzioni semplici) Sigle del tipo 74 XX NNN oppure 54 XX NNN 74XX NNN indica campo di temperatura standard (0-85 C, uso corrente, applicazioni ufficio ) 54 XX NNN indica campo di temperatura esteso (-55-5 C, applicazioni per auto e spazio) XX identifica la sottofamiglia (S, F, C,...) NNN identifica la funzione (OR, NAND, registro, ) 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Esempi di componenti serie 74 Data sheet 74C00 famiglia CMOS igh Speed, quattro porte NAND a due ingressi 54S04 famiglia TT-S, sei invertitori, campo di temperatura esteso 74ACT45 famiglia C-MOS ACT, otto buffer bidirezionali 74F45 come sopra, famiglia TT Fast Esempi di caratteristiche elettriche 74Cxxx 74Sxxx 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Esercizio : FAN OUT - a Esercizio : FAN OUT stato QUANTE PORTE DI TIPO TT S SI POSSONO PIOTARE? S VO = 0.5 V VO =.7 V VI = 0.8V VI = 3.5 V IO = µa IO = 8 ma II = ma II = 0 µa S Val = 5V Rpd 0 KΩ CT Gnd VO = 0.5 V VO = 3.76 V VI = 0.8V VI =.0 V IO = - 00 µa IO = 8 ma II = - µa II = µa KΩ CT? (S) Tensioni compatibili ( < V I ) Corrente disponibile stato : I O I PU = (8 4.5) ma = 3.5 ma I PD = /R PD = 0.5V/0kΩ = 50µA S trascurabile I I = µa (CT) trascurabile I I = 400µA (S) Val = 5V IPU FANOUT = 3.5mA /400µA = 8 PORTE dipende solo dalle S kω Rpd 0 kω IPD Gnd CT? (S) 0/0/008-4 SisElnD DDC-MZ 0/0/008-4 SisElnD DDC-MZ Page DDC/MZ 7

8 Esercizio : FAN OUT stato Esempio: calcolo corrente Io Tensioni compatibili ( > V I ) Correnti stato : I O + I PU I PD = 0.4 +(5.7)/k (.7/0)mA =.43 ma S corrente > I O I I = µa (CT) trascurabile I I = 0µA (S) Val = 5V IPU kω Rpd 0 kω IPD Gnd FANOUT =,43mA /0µA = PORTE FANOUT effettivo 8, dipende solo dalle S CT? (S) calcolo corrente di uscita con carico a ED verifica di compatibilità 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ Esempio: verifica di compatibilità Sommario di questa lezione (D) calcolo corrente di uscita con carico CMOS verifica di compatibilità considerazioni su altri effetti; non è questo il limite altro calcolo con margine di rumore assegnato Struttura degli stadi di uscita Parametri elettrici degli stadi di uscita Verifica del corretto interfacciamento tra porte logiche Esempi di famiglie logiche 0/0/ SisElnD DDC-MZ 0/0/ SisElnD DDC-MZ ezione D: domande di riepilogo E possibile collegare assieme due uscite logiche standard? Per cosa sono utilizzate le uscite a tre stati? Come si possono realizzare operatori logici con uscite Open Collector o Open Drain? Quali sono le condizioni di compatibilità tra porte logiche? Come si verifica il corretto interfacciamento in un circuito logico? Come si può per questa verifica - tener conto del margine di rumore? Quali sono i vantaggi dei segnali differenziali? dicare il significato dei diversi elementi della sigla di un componente tipo 7X AA BB. 0/0/ SisElnD DDC-MZ Page DDC/MZ 8