CAPITOLO 6 PORTE LOGICHE TTL. 6.1 L invertitore TTL. La Figura 6.1 riporta lo schema di un invertitore TTL standard.

Transcript

1 CAPITOLO 6 PORTE LOGICHE TTL 6.1 L invertitore TTL La Figura 6.1 riporta lo schema di un invertitore TTL standard. In linea di principio, questo schema circuitale può essere diviso in tre parti: lo stadio di ingresso composto dal transistore Qi e dalla resistenza RB, lo stadio invertente composto dal transistore Qd e dalle resistenze RC e RE e lo stadio di uscita composto dai transistori Qa e Qb dal diodo D e dalla resistenza Rt, detto stadio totem. Per il diodo utilizzeremo la scheda.model vista nel capitolo precedente. Il transistore Qd è il dispositivi "di riferimento" del Capitolo 5; i transistori Qb e Qa hanno un'area cinque volte maggiore rispetto a Qd. Il transistore Qi ha la stessa scheda.model di Qd, con l'unica eccezione del parametro βr che vale I valori delle resistenze sono i seguenti: RB=4 kω, RC=1.6 kω, RE=1 kω e Rt=120 Ω. Vcc RB RC Rt Qb V I Qi RE Qd D Qa V O Fig. 6.1 Schema circuitale dell invertitore TTL.

2 2 Capitolo 6 Vcc Vin 4 k Qi 1.6 k k 1.6 k Qd Qb 70 D Qa 1 k 1 k Qd2 D2 Qi2 Qb2 Qa2 Fig. 6.2 Schema circuitale per la simulazione statica della porta RTL 6.2 Analisi statica Iniziamo con lo studio delle caratteristiche statiche dell invertitore TTL Facciamo riferimento allo schema circuitale mostrato nella Figura 6.2. In essa osserviamo la presenza di due porte TTL, la seconda è posta come carico. Infatti, essendo i BJT, a differenza dei MOS, dispositivi pilotati in corrente, dobbiamo tenere in conto di un opportuno carico per una corretta analisi. Il listato SPICE, in cui si utilizza un subcircuit per la singola porta TTL, è il seguente. Si noti l introduzione di due generatori di tensione differenti per alimentare i due invertitori, allo scopo di semplificare l analisi della dissipazione di potenza. Invertitore TTL analisi statica.subckt TTLinv in out vcc Qi in 0 NBJTin RB vcc 20 4k RC vcc k Qd NBJT RE k Rt vcc Qa out NBJT 5 Qb NBJT 5 D 70 out DX

3 Porte logiche TTL 3.ends X1 vin vout vcc TTLinv X2 vout vout2 vcc2 TTLinv VCC vcc 0 5V VCC2 vcc2 0 5V VIN vin 0.DC VIN mV.lib..\..\lib\e2.lib.PROBE.END a) Caratteristica di trasferimento. La transcaratteristica che risulta dalla simulazione dell'invertitore TTL viene mostrata in Fig Da questa curva è immediato ricavare i valori di V OH e V OL. E' buona norma, come sempre, confrontare i valori forniti da SPICE con le relazioni analitiche approssimate che sono state ricavate in [1] al cap. 8 e che di seguito riscriviamo: Fig. 6.3 Caratteristica di trasferimento dell invertitore TTL. Simulazioni SPICE Valori teorici V OH V OL V IH V IL NM H NM L Tabella 6.1 Margini di rumore dell'invertitore TTL

4 4 Capitolo 6 VOH = VCC RC IC ( Vin ) VBE( Qb) VD VCC VBEγ ( Qb) VD (6.1) VIH = VCEsat( Qi) + VBE( Qd) + VBEsat ( Qa) (6.2) VIL = VBEγ( Qd) VCEsat( Qi) (6.3) VOL = VCEsat( Qa) (6.4) da cui si ottengono i margini di rumore: NM = V V ; NM = V V (6.5) H OH IH L IL OL 6.1 Lasciamo al lettore il compito di effettuare i calcoli e completare la Tabella La caratteristica di trasferimento dell invertitore TTL, come si evince dalla figura 6.3, può essere suddivisa in quattro regioni. Nella prima (V I < V IL ) il transistore Qi è in regione di saturazione, mentre Qd e Qa sono interdetti; l'uscita si trova a livello logico alto e Qb è in regione di saturazione o in regione attiva diretta a seconda della corrente di uscita. Nella seconda regione (V IL < V I <V' IL ) Qi è ancora in saturazione, mentre Qd è in regione attiva diretta e la tensione di uscita decresce al crescere di V IN, con una pendenza pari a -R C /R E. Per V I =V' IL il transistore Qa entra in conduzione e si passa nella terza regione della caratteristica di trasferimento (V' IL < V I <V IH ) caratterizzata da un'elevata pendenza della transcaratteristica. In questa regione Qi è in saturazione e Qd è ancora in regione attiva diretta. Nella quarta regione della caratteristica di trasferimento (V I >V IH ) il transistore Qa entra in zona attiva inversa, Qd e Qa sono in saturazione mentre Qb è interdetto. Le modalità di funzionamento dei BJT nelle varie regioni sono riassunte in Tabella 6.2. Regione 1 Regione 2 Regione 3 Regione 4 tensione di V I <V IL V IL < V I <V' IL V' IL < V I <V IH V IH < V I ingresso Qi saturazione saturazione saturazione attiva inversa Qd interdizione attiva diretta attiva diretta saturazione Qa interdizione interdizione attiva diretta saturazione Qb conduzione conduzione conduzione interdizione Tabella 6.2 Regioni di funzionamento dell'invertitore TTL

5 Porte logiche TTL 5 Fig. 6.4 Tensioni Collettore-Emettitore e Base-Emettitore dei transistori Qi, Qd e Qa. La Figura 6.4 mostra l'andamento della V CE dei transistori Qd e Qi e della V BE di Qa; da questa figura è possibile verificare alcune delle regioni di funzionamento riportate in Tabella 6.2. Ad esempio, la V CE del transistore Qd risulta maggiore di V CE,SAT per V I < V IH, mostrando che il dispositivo entra in saturazione solo nella quarta regione di funzionamento. Analogamente, la Figura 6.4 evidenzia che la V CE del transistore Qi è pari a V CE,SAT per V I < V IH, mentre per valori maggiori di V I la tensione collettore-emettitore di Qi diviene negativa ed il dispositivo opera in regione attiva inversa. b) Dissipazione di potenza Le porte TTL presentano una dissipazione di potenza statica non trascurabile. La figura 6.5, ottenuta da SPICE, riporta l'andamento della potenza dissipata dalla porta TTL al variare della tensione di ingresso. Dalla Figura ricaviamo i valori della potenza dissipata rispettivamente per ingresso basso ed alto: P DL =5.2mW; P DH =15.9mW. La figura 6.5 evidenzia la presenza di un picco di potenza dissipata, che si manifesta per quei valori di tensione di ingresso per cui entrambi i transistori dello stadio di uscita sono in conduzione. Per controllare i dati di SPICE, osserviamo dalla Figura 6.1 che per ingresso basso vi è assorbimento di corrente attraverso la sola resistenza R B. La corrente assorbita è data da: I L =(V CC - V I - V BE (Qi) ) / R B = ( )/4 = 1.0mA; si ricava pertanto: P DL =V CC I L =5 1.0=5.0mW. Nel caso di ingresso alto, la corrente che fluisce attraverso R B è pari a:

6 6 Capitolo 6 P DL =5.2mW P DH =15.9mW Fig. 6.5 Dissipazione di potenza in un invertitore TTL al variare della tensione di ingresso. I RB =(V CC - V BC (Qi) - V BE (Qd) -V BE (Qa)) /R B = ( )/4 = 0.675mA La corrente che fluisce attraverso R C può essere calcolata come: I RC =(V CC - V CE,SAT (Qd) - V BE (Qa)) /R C = ( )/1.6 = 2.5mA la potenza dissipata per ingresso alto è quindi data da: P DH =V CC (I RB +I RC )=5 ( )=15.9mW. c) Caratteristica di ingresso e di uscita dell invertitore TTL La caratteristica d ingresso dell invertitore TTL può essere ottenuta dalle precedenti simulazioni visualizzando la corrente di emettitore del transistore Qi, come mostra la Figura 6.6. Come si evince dal grafico, la caratteristica d ingresso della TTL presenta sia al livello logico basso sia a livello logico alto un valore di corrente non nullo. Tale corrente, inoltre, nei due livelli logici mostra segni opposti.

7 Porte logiche TTL 7 I IH = µa I IL =980 µa Fig. 6.6 Caratteristica d ingresso della porta TTL. La corrente assorbita dall invertitore (quando l ingresso è a livello logico alto) è pari a: I IH =- β R I B (Qi), dove: I B (Qi)= (V CC - V BC (Qi)- V BE,SAT (Qd) - V BE,SAT (Qa))/R B. Sostituendo i valori numerici risulta: I B (Qi)=( )/4=0.675mA e quindi: I IH = = -13.5µA, in ottimo accordo con la Figura 6.7 La corrente erogata dall invertitore (quando l ingresso è a livello logico basso) è pari a: I IH = (V CC - V OL - V BE (Qi) ) / R B = ( )/4 = 1.0mA Passiamo allo studio delle caratteristiche di uscita della porta TTL. La caratteristica di uscita a livello logico alto si ottiene ponendo uno 0 logico all ingresso dell invertitore ed iniettando una corrente variabile all uscita della porta. Analogamente, vedi Figura 6.7, la caratteristica di uscita a livello logico basso si ottiene portando l ingresso dell invertitore a livello logico alto e collegando all uscita della porta un generatore che assorba una corrente variabile Fig. 6.7 Simulazione delle caratteristiche di uscita.

8 8 Capitolo 6 Fig. 6.8 Caratteristica di uscita dell invertitore TTL, per uscita bassa. La caratteristica di uscita dell invertitore TTL, a livello logico basso, è riportata in Figura 6.8 Si noti che il transistore Qa rimane in saturazione fin quando la corrente di uscita è minore di I CMAX =β F I B ; per valori di corrente maggiori il transistore Qa entra in regione attiva e la tensione di uscita aumenta bruscamente. La Figura 6.8 riporta la caratteristica di uscita dell invertitore TTL, a livello logico alto. Il valore nominale di VOH è di circa 3.8V, ma decresce sensibilmente all aumentare della corrente di uscita. Si notino le due regioni nella caratteristica di uscita, corrispondenti al funzionamento in regione attiva diretta o in saturazione del transistore Qb. Fig. 6.9 Caratteristica di uscita dell invertitore TTL per uscita alta.

9 Porte logiche TTL 9 Lasciamo al lettore il compito di valutare il massimo fan-out della porta TTL, a partire dalla caratteristica di ingresso di Figura 6.6 e dalle caratteristiche di uscita di Figura 6.8 e Analisi Dinamica Per effettuare l'analisi dinamica dell'invertitore TTL consideriamo nuovamente il circuito di Figura 6.2, in cui il primo invertitore TTL ha un fanout unitario. I risultati della simulazione in transitorio sono riportati in Figura Il ritardo di propagazione è dominato dal tempo di storage del transistore Qa, che può essere calcolato con la relazione seguente (vedi [1], paragrafo 8.7): t s = τ S I I β I ln Ba1 Ba2 T IBa2 F (6.6) in cui I Ba1 ed I Ba2 rapprsentano rispettivamente la corrente di base del transistore Qb iniettata ed estratta, mentre I T è la corrente di collettore del transistore. Fig Commutazione dell invertitore TTL.

10 10 Capitolo 6 Fig Corrente di base dei transistori Qa e Qd, durante la commutazione dell invertitore TTL. La Figura 6.11 mostra le correnti di base dei dispositivi Qd e Qa. Si noti che la corrente estratta dalla base di Qd è molto elevata, grazie alla presenza del transistore Qi. Viceversa, la corrente estratta dalla base di Qa è molto minore ed è dovuta soltanto alla presenza della resistenza R E : I Ba2 =-V BE,SAT /R E =-0.8mA. Il tempo di propagazione delle porte TTL è poco sensibile alla presenza di carichi capacitivi. Lasciamo la lettore il compito di effettuare ulteriori simulazioni i transitorio in cui all uscita dell invertitore TTL sia collegata una capacità di carico di valore compreso fra 1pF e 20pF e di confrontare il tempo di propagazione esibito dal circuito con quello evidenziato in Figura TTL avanzata (reti di pull-down e pull-up). Le reti di pull-down e pull-up vengono introdotte per migliorare le caratteristiche sia statiche che dinamiche delle porte TTL. a) rete di pull-down Studiamo dapprima l'effetto della rete di pull-down che consente di aumentare la V IL della porta TTL standard ed inoltre di velocizzare l uscita dalla saturazione del transistore del "totem" Qa. Il circuito dell invertitore TTL con la rete di pull-down è riportato in Figura 6.12

11 Porte logiche TTL 11 Vcc RB RC Rt Vi Qi Qd R R Qb D Qa Vo Qp Fig Invertitore TTL con rete di pull-down. Lo schema mostrato in figura 6.12 è simile a quello presentato in Fig. 6.1 salvo per la resistenza RE che qui è sostituita dalla rete costituita dalle due resistenze R e R e dal transistore Qp. Per il transistore Qp la scheda.model è la stessa di quella relativa ai transistori NBJT, mentre il valore delle resistenze R ed R è pari rispettivamente a 500Ω e 250Ω. La caratteristica della rete di pull-down è mostrata in Figura Si noti che per V<0.6V la corrente assorbita dalla rete di pull-down è trascurabile; per 0.6V<V<0.8V il transistore è in regione attiva, la caduta sulla resistenza R è trascurabile e la caratteristica è di tipo esponenziale; per V>0.8V il transistore è in saturazione e la caratteristica ha una pendenza pari al parallelo fra R ed R. Fig Caratteristica della rete di pull-down.

12 12 Capitolo 6 Fig Caratteristica di trasferimento della TTL con rete di pull-down. La caratteristica di trasferimento dell invertitore TTL con rete di pull-down è riportata in Figura Confrontando la caratteristica di trasferimento di Figura 6.14 quella dell invertitore TTL standard di figura 6.3, si osserva immediatamente che il valore della V IL è sensibilmente aumentato. Infatti, l introduzione della rete di pull-down determina la contemporanea conduzione di Qd e Qa, condizione che può essere verificata visualizzando le tensioni baseemettitore dei due transistori in questione. I risultati di una simulazione in transitorio della porta TTL con rete di pulldown sono mostrati in Figura Fig Commutazione della TTL con rete di pull-down.

13 Porte logiche TTL 13 Risulta evidente il miglioramento che la rete di pull-down determina per i tempi di propagazione della porta TTL. La diminuzione del tempo di storage è determinata dalla diminuzione della corrente forzata in saturazione nella base di Qa. Dalla Figura 6.13 risulta infatti che, per V=0.8V, la corrente assorbita dalla rete di pull-down è molto maggiore rispetto a quella che nella TTL standard fluiva attraverso la resistenza R E di 1kΩ. b) rete di pull-up. La Figura 6.16 mostra lo schema elettrico di una porta TTL con reti di pulldown e pull-up. Il transistore Qpu ha le medesime caratteristiche di Qd e di Qp, mentra la resistenza R = 3.5 kω. Notare come l'introduzione del transistore Qp consente di eliminare il diodo D in serie al "totem" di uscita. Vcc Vi RB RC R Qd Qi R R Qu Rt Qb Qa Vo Qp Fig Invertitore TTL con reti di pull-down e pull-up.

14 14 Capitolo 6 Fig Caratteristica di trasferimento di un invertitore TTL con rete di pull-down e rete di pull-up. La Figura 6.17 mostra la caratteristica di trasferimento dell invertitore di Figura 6.16, che evidenzia un aumento del valore di V OH. La Figura 6.18 riporta, infine, la caratteristica di uscita a livello logico alto della porta con rete di pull-up, confrontata con quella della TTL standard. L effetto principale della rete di pull-up è la riduzione della pendenza della caratteristica di uscita, per bassi valori di corrente. Fig Confronto fra le caratteristiche di uscita della porta TTL standard (linea tratteggiata) e TTL con rete di pull-up (linea continua).

15 Porte logiche TTL 15 Qualora non espressamente indicato, utilizzare per i dispositivi i parametri e le schede.model fornite nel Capitolo 4.Assumere una tensione di alimentazione di 5V. ELABORATI PROPOSTI 1- La Figura 6.19 mostra lo schema semplificato di una porta TTL schottky low-power (TTL-LS) e di una TTL schottky veloce (TTL-S). a) Disegnare le caratteristiche di uscita della TTL-LS calcolando le coordinate dei punti più significativi con le formule analitiche semplificate. b) Disegnare la caratteristica di ingresso della TTL-S calcolando le coordinate dei punti più significativi con le formule analitiche semplificate. c) Verificare, mediante simulazioni SPICE, la correttezza dei grafici ottenuti ai punti a) e b). d) Utilizzando i risultati dei punti a) e b) calcolare il numero massimo di porte TTL-S che possono essere pilotate da una TTL-LS, garantendo V OH >3.0V e V OL <0.6V. Vcc Vcc Vi 20k 8k k Qu Qu Qb 4k Qd Vi 3k Qd Di Vo Qi Qa 3k 1.5k Qb Qa Vo Qp Qp TTL-LS TTL-S Fig TTL schottky low-power (a sinistra) e TTL schottky veloce.

16 16 Capitolo 6 2- La Figura 6.19 mostra lo schema semplificato di una porta TTL schottky low-power (TTL-LS) e di una TTL schottky veloce (TTL-S). a) Disegnare le caratteristiche di uscita della TTL-S calcolando le coordinate dei punti più significativi con le formule analitiche semplificate. b) Disegnare la caratteristica di ingresso della TTL-LS calcolando le coordinate dei punti più significativi con le formule analitiche semplificate. c) Verificare, mediante simulazioni SPICE, la correttezza dei grafici ottenuti ai punti a) e b). d) Utilizzando i risultati dei punti a) e b) calcolare il numero massimo di porte TTL-LS che possono essere pilotate da una TTL-S, garantendo V OH >3.0V e V OL <0.6V. 3- La dissipazione di potenza dinamica in una porta TTL non è sempre trascurabile rispetto alla dissipazione di potenza statica. Si manifesta una dissipazione di potenza dinamica non solo a causa dell energia necessaria per caricare e scaricare la capacità di carico, ma anche a causa della notevole corrente assorbita in transistorio dalla porta TTL durante la fase di storage del transistore Qa del totem di uscita. a) Effettuare una simulazione in transitorio della porta TTL standard di figura 6.1, assumendo la presenza di un carico capacitivo C L =10pF. Valutare l energia dissipata dallo stadio totem di uscita. Qual è la percentuale di energia dissipata dovuta alla carica di C L? b) Utilizzando i risultati del punto a) riportare in un grafico la potenza dinamica dissipata dallo stadio totem in funzione della frequenza f del segnale di ingresso. Si assuma come ingresso un segnale ad onda quadra con un dutycycle del 50%. Si considerino i tre casi: C L =0, C L =10pF e C L =20pF. c) Utilizzando i grafici del punto b), calcolare i valori di f per cui la potenza dinamica dissipata è pari al 50% della dissipazione di potenza statica. d) Effettuare delle simulazioni SPICE con segnali di ingresso aventi le frequenze calcolate al punto c) per verificare la correttezza dei risultati ottenuti. 4- I margini di rumore di una porta TTL standard, riportati nei data-sheet dei costruttori, sono inferiori rispetto ai valori che si possono ricavare dalla simulazione di Figura 6.3. a) Per verificare se questa differenza sia attribuibile alle tolleranze di valori dei resitori presenti nell invertitore TTL, effettuare una simulazione Monte Carlo, assegnando una tolleranza del 20% alle resistenze (si veda il Capitolo

17 Porte logiche TTL 17 1 per un esempio su come realizzare la simulazione Monte Carlo). Valutare la caratteristica di trasferimento della porta TTL per 10 casi, e giustificare i risultati ottenuti. b) La caduta di potenziale ai capi di una giunzione polarizzata direttamente varia con la temperatura T, e diminuisce di circa 2mV per ogni grado centigrado di aumento della temperatura stessa. Per verificare se questo fenomeno modifichi i mergini di rumore di una porta TTL, effettuare delle simulazioni SPICE della caratteristica di trasferimento dell invertitore TTL, assumendo T=-10 C, T=30 C ed infine T=100 C. In SPICE è a tal fine sufficiente aggiungere la scheda:.temp c) Giustificare i risultati ottenuti al punto b), calcolando analiticamente i margini di rumore della porta TTL al variare della T. 5- Una porta TTL assorbe una corrente notevole in transistorio, durante la fase di storage del transistore Qa del totem di uscita. I notevoli picchi di corrente, oltre a causare una dissipazione di potenza dinamica, comportano dei fenomeni indesiderati dovuti alla resistenza ed all induttanza parassite delle linee di alimentazione. a) Per evidenziare questo fenomeno si consideri il circuito di figura 6.20, in cui la linea di alimentazione è schematizzata con una resistenza serie di 10Ω ed un induttanza serie di 100nH. La porta TTL è quella riportata in Figura 6.1, in cui, peraltro, il valore di RT è ridotto a 60Ω. Simulare il circuito con SPICE in transistorio e visualizzare l andamento della tensione sul nodo x. x Ls=100nH Rs=10 C1=10pF Vcc Fig Elementi parassiti sulle linee di alimentazione.

18 18 Capitolo 6 TTL 2 V OL Vout 2 Cb Lr=100nH k=0.9 x Ls=100nH Rs=10 TTL 1 C1=10pF Vcc Fig Accoppiamento parassita in un circuito digitale. b) Nel circuito di figura 6.21 si è aggiunto un secondo invertitore TTL, il cui ingresso è collegato ad una porta a monte, schematizzata con un generatore di tensione pari a V OL =0.25V. L ingresso del secondo invertitore è inoltre accoppiato induttivamente con la linea di alimentazione. Il fattore di accoppiamento fra LS ed LR è pari a 0.90, ed è portato in conto in SPICE aggiungendo la scheda: KSR LS LR 0.90 Simulare il circuito di figura 6.21 con SPICE ed analizzare l uscita della porta TTL 2. c) Simulare con SPICE il caso in cui l uscita della porta che pilota l invertitore TTL 2 si trovi al potenziale V OH =3.8V, invece di V OL. d) I fenomeni riscontrati al punto b) possono essere eliminati aggiungendo un condensatore di bypass in parallelo all alimentazione dell invertitore TTL 1, mostrato in tratteggio in Figura Simulare nuovamente il circuito assumendo sia Cb=100nF che Cb=20nF. E critico il valore di Cb necessario per assicurare un corretto funzionamento del circuito? Cosa accade se il condensatore Cb non è ideale, ma presenta una resistenza serie di 200Ω?