SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.

Transcript

1 ngegneria dell nformazione Obiettivi del gruppo di lezioni E Modulo SSTEM ELETTRON E - RT LOG E1 - ircuiti logici combinatori - porte logiche elementari - modelli R-SW e SW-SW - ritardi -consumo ircuiti combinatori» ircuiti combinatori con struttura resistenza-interruttore» ircuiti combinatori con struttura interruttore-interruttore» Derivazione di semplici funzioni logiche» Ritardi e consumo ircuiti sequenziali» Esempi di flip-flop e registri» omportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Macchine a stati finiti (FSM) Laboratorio su circuiti sequenziali Esercizi su circuiti logici 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ ontenuti di questa lezione (E1) ircuiti combinatori e sequenziali Struttura delle porte logiche inverter e strutture ND e OR tipo R/SW e SW/SW funzioni logiche complesse Ritardi modello generale ritardi nelle strutture R/SW e SW/SW onsumo strutture R/SW e SW/SW ircuiti combinatori uscita a t1 funzione solo dello stato degli ingressi a t1 solo ritardi di propagazione ircuiti sequenziali stato di uscita a tn funzione di» stato ingressi a tn» stato interno a t(n-1) richiedono elementi di memoria: flip-flop Riferimenti al testo (Jaeger) 7.1, 7.5, 7.6, 8.1, 8.2, 8.4-6, 8.8, /12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Simboli per equazioni e schemi nverter tipo R/SW Operatore NOT (inversione logica)» barra sopra la variabile (esempio: )» asterisco * dopo la variabile (esempio: *)» lettera n dopo la variabile (esempio: n) Operatore ND» simbolo (esempio )» nessun simbolo (esempio ) Operatore OR» simbolo + (esempio + ) Operatore XOR» simbolo (esempio ) Struttura: Resistenza di pull-up R P verso l alimentazione nterruttore (Switch) tipo n» chiuso per = 1, aperto per = 0 l uscita va a 0 quando l interruttore è chiuso = 1 = 0 Funzione logica» nvertitore: = * R P 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 1

2 Strutture NND tipo R/SW Strutture NOR tipo R/SW Struttura Resistenza di pull-up R P verso l alimentazione Più interruttori tipo n in serie verso massa» l uscita va a 0 solo se tutti gli interruttori SW sono chiusi Tutti gli ingressi devono essere a 1 R P Funzione logica» SW SW 2 NND: = (1 2 )* Struttura Resistenza di pull-up R P verso l alimentazione Più interruttori n in parallelo verso massa» l uscita va a 0 se almeno uno degli interruttori SW è chiuso no (o più) degli ingressi deve essere a 1 Funzione logica» NOR: = ( )* 1 SW 1 2 SW 2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Struttura NOR a MOS Esempio: R-SW complessi Gli interruttori sono realizzati con transistori MOS omando = H: MOS chiuso omando = L: MOS aperto Da schema con SW a schema con MOS Realizzare la funzione logica OT = * + ( * * ) - scrivere l equazione con variabili OT negate: OT H = chiuso OT = ( ( + ))* - tracciare schema a interruttori con : - OR = collegamento parallelo ND = collegamento serie SW 1 SW 2 MOS 1 MOS 2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Esempio: R-SW complessi Esempio: R-SW complessi Realizzare la funzione logica Realizzare la funzione logica OT = * + ( * * ) OT H = chiuso OT = * + ( * * ) OT H = chiuso - scrivere l equazione con variabili OT negate: - scrivere l equazione con variabili OT negate: OT = ( ( + ))* - tracciare schema a interruttori con : OT = ( ( + ))* - tracciare schema a interruttori con : - OR = collegamento parallelo - OR = collegamento parallelo - ND = collegamento serie 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 2

3 Esempio: R-SW complessi Esercizio Realizzare la funzione logica OT = * + ( * * ) - scrivere l equazione con variabili OT negate: OT = ( ( + ))* OT - tracciare schema a interruttori con : - OR = collegamento parallelo - ND = collegamento serie L inversione in uscita è sempre presente con un solo livello di interruttori H = chiuso Definire una funzione di tre variabili e realizzarla con rete R/SW - scrivere l equazione con variabili OT negate: OT = (,, )* - tracciare schema a interruttori con : - OR = collegamento parallelo - ND = collegamento serie 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ nverter complementare nverter tipo SW/SW Struttura Resistenza di pull-down R PD verso massa nterruttore complementare (p) verso l alimentazione» chiuso per = 0, aperto per = 1 l uscita va a 1 quando l interruttore è chiuso Struttura ombinazione degli SW tipo n (lato ) e tipo p (lato )» scita a 1 quando = 0 ( chiuso, aperto)» scita a 0 quando = 1 ( aperto, chiuso) Funzione logica» nvertitore R P R PD 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ nverter SW/SW complementare nverter SW/SW: stato H e L Struttura complementare simmetrica due interruttori operano come un unico deviatore che commuta l uscita tra massa e alimentazione Nessuna resistenza di pull-up o pull-down omportamento simmetrico negli stati H e L scita stato H: =L =L scita stato L =H =H 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 3

4 Strutture NND tipo SW/SW Struttura NND tipo SW/SW Struttura di partenza R/SW Più interruttori tipo n in serie verso massa» l uscita va a 0 solo se tutti gli interruttori n sono chiusi» tutti gli ingressi devono essere a 1 Struttura R/SW complementare Più interruttori p in parallelo verso l alimentazione» l uscita va a 1 se almeno un interruttore p è chiuso» almeno un ingresso deve essere a 0 ircuito NND SW/SW complementare usa i due tipi di interruttore non richiede pull-up o pull-down circuiti MOS (omplementary Metal Oxide Semiconductor) nterruttori tipo n in serie verso» l uscita va a 0 solo se tutti gli interruttori sono chiusi» Entrambi gli ingressi a 1 nterruttori tipo p in // verso» L uscita va a 1 se almeno uno degli SW p è chiuso» lmeno un ingresso a 0 1 Funzione logica NND» SW P1 SW P2 SW N1 SW N2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ onfronto tra R/SW e SW/SW Strutture NND SW/SW - b Stessa funzione (NND a due ingressi) R/SW: 2 x + Rpu SW/SW: 2 x + 2 x R P 1 VL SW 1 1 SW P1 SW P2 SW N1 La rete superiore ha gli SW in parallelo e la rete inferiore ha gli SW in serie si realizza la funzione logica NND N1 N2 Nn N1 N2 Nn OT = (N1 N Nn)* OT SW 2 2 SW N2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Strutture NOR tipo SW/SW Strutture OR SW/SW - b R/SW: interruttori tipo n in parallelo verso massa» l uscita va a 0 solo se almeno un interruttore n è chiuso» almeno un ingresso deve essere a 1 R/SW complementare: interruttori p in serie verso l alimentazione» l uscita va a 1 se tutti gli interruttori p sono chiusi» tutti gli ingressi devono essere a 0 na rete di interruttori in parallelo verso ed una rete di interruttori in serie verso collegati agli ingressi N1, N2, Nn realizza la funzione logica NOR N1 N2 Nn N1 N2 Nn OT... Funzione: NOR ircuito NOR SW/SW complementare usa i due tipi di interruttore non richiede pull-up o pull-down OT = (N1 + N Nn)*... 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 4

5 Funzioni logiche complesse ombinazione serie/parallelo di interruttori n e p onfigurazioni complementari verso e verso Funzione NND/NOR a un livello parte NND» in serie verso massa parte NOR» parallelo verso massa struttura complementare con verso alimentazione»serie parallelo» parallelo serie Partire sempre da equazioni con variabili di uscita negate 01/12/ SisElnE1bis DD/MZ Realizzare la funzione logica OT = * + (* *) Esempio: SW-SW complessi 01/12/ SisElnE1bis DD/MZ - realizzare come R-SW - equazione con variabili OT negate - strutture NND/NOR serie/parallelo - tracciare la parte complementare - aggiungere eventuali ulteriori inversioni OT Funzioni complesse: esempio 1 Funzioni complesse: esempio 2 nalizzare la funzione svolta dal circuito Tracciare la rete SW/SW che realizza la funzione = (* x ) + 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Pass Gate - struttura Pass Gate - esempio 1 Funzioni logiche realizzate con interruttori in serie al segnale Multiplexer (2 ingressi) chiude con 1, S con 0» S 0 1 = S* + S Multiplexer con pass gate con porte standard S OT = x S + x S* Se = * OR esclusivo (XOR)» confrontare il numero di interruttori richiesti! 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 5

6 Pass Gate - esempio 2 Sommario porte base (invertenti) Funzione OR esclusivo con pass gate OT = xor S nverter con porte standard S NOR NND» confrontare il numero di interruttori richiesti! EXNOR 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Sommario porte base (noninv.) Riferimenti e simulatori uffer OR ND EXOR Simulatori di porte -MOS su sito niv. mburgo: tech- Simulatore di uscita a tre stati: (pag 128) Simulatori di porte -MOS: (pag 159) a questo indirizzo sono disponibili varie descrizioni di circuiti logici nella sezione circuiti logici (barra superiore) 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ ontenuti di questa lezione (E1) Definizioni e modello per i ritardi Struttura delle porte logiche inverter e strutture ND e OR tipo R/SW e SW/SW funzioni logiche complesse Ritardi modello generale ritardi nelle strutture R/SW e SW/SW onsumo onsumo statico e consumo dinamico Differenze tra strutture R/SW e SW/SW Prodotto potenza*ritardo Tempi di salita e di discesa definiti tra 10% e 90% della variazione Ritardi e tempi di propagazione definiti al 50% della variazione ritardi effettivi da valutare dalla Vo(t) Modello lineare con cella R Espressione della Vo(t) come esponenziale del ordine» Transizione H-L» Transizione L-H 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 6

7 Dai data sheet (MOS) ausa dei ritardi e modello lineare t r e t f sono indicati come t T (tempi di transizione) viene indicato esplicitamente il verso della transizione Ritardi e tempi di transizione dipendono dai parametri reattivi (L e ) circuiti reali hanno comportamenti del ordine (L+) e nonlineari E possibile identificare modelli lineari del primo ordine per una analisi di prima approssimazione l modello lineare è già stato utilizzato nella lezione D2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Modello per l analisi dei ritardi Stadio di uscita R/SW Rete Thevenin (V, R O ) per l uscita Gruppo R per l ingresso La tensione V è un esponenziale La variazione di stato (L > H) viene riconosciuta con un ritardo massimo t DLH V V OH V OL uscita R O V V V ingresso R t DLH t V H La resistenza equivalente di uscita (Ro) è: R P nello stato H R OL // R P nello stato L Per il corretto funzionamento (statico) deve essere R OL << R P Forte asimmetria della Ro nei due stati H e L SW L R OL R P V O 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Ritardi nelle strutture R/SW Esempio reale (R/SW) Forte asimmetria carica e scarica hanno costanti di tempo molto diverse» per il funzionamento statico: R OL << R P transitorio di scarica (H > L) veloce (τ HL = R OL //R P ) transitorio di carica (L > H) lento (τ LH = R P ) V H V L τ LH = R P τ LHl = R OL //R P t Forte asimmetria carica e scarica hanno costanti di tempo molto diverse» per il funzionamento statico: R OL << R P transitorio di scarica (H > L) veloce (τ HL = R OL //R P ) transitorio di carica (L > H) lento (τ LH = R P ) 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 7

8 Stadio di uscita SW/SW Ritardi nelle strutture SW/SW La resistenza equivalente di uscita (Ro) è: R OH nello stato H R OL nello stato L R OL e R OH sono dello stesso ordine di grandezza R OH SW H V O Stesso meccanismo di R/SW, con varianti compaiono R OH e R OL (circa uguali)» simmetria (o quasi) delle transizioni: τ LH τ HL R più piccoli, minori ritardi SW L V H Simmetria della Ro nei due stati H e L R OL V L t τ LH = R OH τ LHl = R OL 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Esempio reale (SW/SW) Effetti del carico Stesso meccanismo di R/SW, con varianti R OH e R OL sono dello stesso ordine di grandezza simmetria (o quasi) delle transizioni: τ LH τ HL R più piccoli, minor ritardo La costante di tempo dipende dal carico R molto alta; si considera solo aumentando il numero di carichi aumenta ingresso TOT» aumentano ritardo e tempi di transizione 1» transizioni troppo lente causano variazioni di stato multiple il limite reale al fan out è il carico capacitivo 2 R 1 R 2 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Ritardi con i pass-gate ontenuti di questa lezione (E1) l pass gate è inserito tra blocchi logici convenzionali l pass gate chiuso inserisce» resistenza serie (confrontabile con ROL/ROH)» capacità parassita verso massa V uscita R O V Pass-gate P R ON Rimane valido il modello R umenta la costante di tempo (maggiore ritardo)» non conviene inserire più pass gate in serie V ingresso R Struttura delle porte logiche inverter e strutture ND e OR tipo R/SW e SW/SW funzioni logiche complesse Ritardi modello generale ritardi nelle strutture R/SW e SW/SW onsumo onsumo statico e consumo dinamico Differenze tra strutture R/SW e SW/SW Prodotto potenza*ritardo 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 8

9 Potenza consumata Perchè il consumo è importante? l funzionamento di qualunque modulo richiede energia parte dell energia è usata per il funzionamento interno del modulo parte dell energia viene usata per i segnali parte dell energia viene trasformata in calore L energia necessaria viene fornita attraverso la tensione di alimentazione () l alimentazione avviene per lo più a tensione costante (5 V, 3,3 V, 2,5 V, ) l indicatore del consumo è la corrente assorbita dall alimentazione Svantaggi di un elevato consumo: implica forti correnti:» conduttori grossi (ingombro, peso)» disturbi elettromagnetici genera molto calore» servono tecniche di asportazione del calore (peso, rumore) maggior assobimento dalle batterie» minor autonomia» maggior peso e ingombro considerazioni energetico-ecologiche» energia,» inquinamento (?) 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Potenza statica Potenza dinamica Potenza statica Ps potenza assorbita da in assenza di commutazione» legata ad una corrente continua (cc) tra e N cc OT Potenza dinamica Pd Potenza assorbita dall alimentazione per eseguire una commutazione (H->L o L->H)» corrente ( L ) che carica (o scarica) la capacità in uscita» corrente (sc) che scorre tra e durante la commutazione N sc L OT 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ onsumo statico e dinamico alcolo del consumo dinamico La Potenza statica dipende dalla tecnologia del dispositivo strutture a bassa dissipazione (Low Power): consumo praticamente nullo in assenza di commutazione La Potenza dinamica dipende dalla tecnologia, e soprattutto dal carico Dispositivi integrati a bassa potenza prevale la potenza statica Dispositivi integrati ad alta velocità prevale la potenza dinamica arica in un condensatore: Q = *V orrente = carica spostata in 1 Se il condensatore viene caricato e scaricato F volte al secondo scorre una corrente F*Q = F**V Potenza Pd = V* cambiare la tensione V su un condensatore F volte al secondo richiede una potenza Pd = V* = F*V*V* L Out Pd = F V 2 n sc 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 9

10 onsumo nelle strutture R/SW onsumo nelle strutture SW/SW onsumo statico (senza carico) Stato H: SW aperto, corrente nulla, consumo = 0» corrente di perdita trascurabile Stato L: corrente = /R P, consumo P SL = 2 /R P duty cycle 50%» consuma per il 50% del tempo» consumo statico medio P SM = 2 /2R P onsumo dinamico carica/scarica delle capacità in uscita a ogni transizione»p D = F 2 onsumo totale P T = P SM + P D ondizioni statiche, senza carico Stato H: corrente nulla, consumo = 0 Stato L: corrente nulla, consumo = 0» in realtà scorrono le correnti di perdita ondizioni dinamiche carica/scarica delle capacità in uscita a ogni transizione»p D = F 2 n prima approssimazione solo consumo dinamico il consumo dinamico viene ridotto in sede di progetto» riduzione di frequenza o blocco del clock, nei circuiti più recenti diventa significativo il consumo statico 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Relazione frequenza-consumo Trend per il consumo consumo Logiche R/SW o in tecnologia bipolare Logiche SW/SW MOS complementari frequenza 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ ome ridurre la potenza? Prodotto potenza*ritardo Potenza: Pd = F V 2 Ridurre la frequenza di commutazione F operazioni più lente, richiedono più tempo» inutile in termini di energia totale usare algoritmi che richiedono minor numero di commutazioni (operazioni logiche elementari) Ridurre la capacità miglioramenti della tecnologia (dispositivi più piccoli) Ridurre l escursione di tensione V H V L dipendenza quadratica, effetto marcato ridurre V, ma mantenere i margini di rumore (logiche LV) ircuito logico ideale: Potenza dissipata nulla: Pd = 0 Ritardo nullo: Tp = 0 ircuiti logico reale: potenza e ritardo quanto più bassi possibile Pd e Tp dipendono dalle capacità e dalle correnti l reale fattore di merito della tecnologia è il prodotto potenza*ritardo (Pd*Tp) 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 10

11 Prodotto Pd x Tp e tecnologia Grafico prodotto potenza*ritardo Per una data tecnologia il prodotto Pd*Tp (di una singola porta) è costante» perbole nel diagramma Pd,Tp è fisso, può essere variato» orrenti elevate: alta velocità e forte dissipazione» orrenti deboli: bassa velocità e bassa dissipazione Migliorando la tecnologia si riduce si riduce V (senza intaccare il margine di rumore) T P ircuiti lenti (alto T P ) ircuiti veloci (basso T P ) perboli a prodotto T P * P D costante Miglioramento della tecnologia minore dissipazione minore ritardo ircuiti a basso consumo (bassa P D ) ircuiti a forte consumo (alta P D ) P D 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ onsumi: esempi Sommario alcolare il consumo di una struttura R/SW con: limentazione 3,3 V 70 uscite con R P = 3 k 130 ingressi con = 12 pf Frequenza di commutazione media Fm = 10 MHz, duty cycle medio 50% osa cambia portando Fm a 100 MHz? alcolare il consumo di una struttura SW/SW con: stessi parametri stessi paramteri, tranne Fm = 100 stessi parametri + off = 10 n (per ogni dispositivo) Struttura delle porte logiche inverter e strutture ND e OR tipo R/SW e SW/SW funzioni logiche complesse Ritardi modello generale differenze tra le strutture R/SW e SW/SW onsumo modello per strutture R/SW modello per strutture SW/SW consumo statico e dinamico 01/12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Verifica Prossima lezione Quanti interruttori per un NND a 3 ingressi con tecnica R/SW? Quanti per un OR SW/SW a 4 ingressi? n inverter R/SW con R P = R OL funziona? Da cosa dipende il ritardo di un circuito SW/SW? Tracciare il grafico Potenza( ) per circuiti SW/SW Elemento base di memoria Vari tipi di flip-flop Specifiche di temporizzazione Registri paralleli e a scorrimento ontatori asincroni Riferimenti al testo (Jaeger) 9.2 (inizio), /12/ SisElnE1bis DD/MZ 01/12/ SisElnE1bis DD/MZ Page DD/MZ 11