ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esame del 31/3/2016

Transcript

1 ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esme del 31/3/2016 Ogni rispost corrett +2 punti, ogni rispost sbglit -0,5 punti, ogni rispost in binco 0 punti Minimo 6 punti sulle domnde, minimo 2 punti sui problemi (20 minuti) Cognome Nome Mtr. Dt / / 1).è l tensione in uscit qundo l corrente è Iol ( ) Vol,mx ( )b Voh,mx ( ) Voh, min 2) Se pplico in ingresso un segnle compreso tr Vil e Vih, l uscit si port d un vlore ( ) impredicibile ( )b metstbile ( )c compreso tr Vol e Voh 3) L fmigli logic DTL, rispetto ll RTL... ( ) modific sostnzilmente l rchitettur dello stdio di ingresso ( )b modific sostnzilmente l rchitettur dello stdio di uscit ( )c modific il tipo di trnsistore utilizzto (FET invece di BJT) 4) L metstbilità si può presentre se si violno le condizioni di set-up ( ) in un conttore ( )b in un moltiplictore ( )c in un port logic relizzt in tecnologi LSTTL 5) Un flipflop di tipo D ( ) commut l uscit d ogni impulso in ingresso ( )b h un ritrdo di propgzione d ingresso uscit espresso come Tphl o Tplh ( )c cmpion l ingresso sul fronte di slit del clock 6) Il rumore di quntizzzione di un convertitore A/D N bit port d un rpporto segnle-rumore (SNR) circ pri : ( ) 2 N ( )b 6N ( )c 2N 7) Un dispositivo GAL ( ) riprende l rchitettur bse delle PLE ( )b h l mtrici di OR e di AND intermente progrmmbili ( )c è relizzto in tecnologi EEPROM CMOS 1

2 ELETTRONICA GENERALE, FONDAMENTI DI ELETTRONICA DIGITALE Appello d esme del 31/3/2016 (1h 40 minuti) Vp Un dispositivo con il modello indicto in figur ne pilot 4 uguli. Nel cso in cui Vp=3.3V, Il=1nA, Cpd=20pF e Cin=10pF, e Tphl=Tplh=10ns (@Cl=50pF, Vp=3,3V, T=20 C), si clcoli il FANOUTd residuo, qul è circ l mssim frequenz di funzionmento e il reltivo consumo. Cos cmbi se connetto l pilot ulteriori 6 dispositivi uguli? Cos cmbi se connetto l pilot ulteriori 40 dispositivi (tot. 50) uguli? Iil In Iih Cin Gnd Rip Rig Funzione logic NOT(F) Rop Cpd Rog Ioh F(In) Iol Si illustrino le funzionlità e il comportmento del dispositivo disegnto lto, evidenzindo eventuli configurzioni non mmesse (2 punti) A X B Y 1) Si definisc il moltiplictore 4 bit illustrndo le possibilità di connessione per l relizzzione di moltiplictori byte. Si sviluppi il progrmm in linguggio booleno per un GAL22V10 considerndo prole 2 bit 3) e il progrmm VHDL 2

3 3

4 SOLUZIONI, Appello di Elettronic Generle, FED, 31/3/2016 1).è l tensione in uscit qundo l corrente è Iol ( ) Vol,mx ( )b Voh,mx ( ) Voh, min 2) Se pplico in ingresso un segnle compreso tr Vil e Vih, l uscit si port d un vlore ( ) impredicibile ( )b metstbile ( )c compreso tr Vol e Voh 3) L fmigli logic DTL, rispetto ll RTL... ( ) modific sostnzilmente l rchitettur dello stdio di ingresso ( )b modific sostnzilmente l rchitettur dello stdio di uscit ( )c modific il tipo di trnsistore utilizzto (FET invece di BJT) 4) L metstbilità si può presentre se si violno le condizioni di set-up ( ) in un conttore ( )b in un moltiplictore ( )c in un port logic relizzt in tecnologi LSTTL 5) Un flipflop di tipo D ( ) commut l uscit d ogni impulso in ingresso ( )b h un ritrdo di propgzione d ingresso uscit espresso come Tphl o Tplh ( )c cmpion l ingresso sul fronte di slit del clock c 6) Il rumore di quntizzzione di un convertitore A/D N bit port d un rpporto segnle-rumore (SNR) circ pri : ( ) 2 N ( )b 6N ( )c 2N b 7) Un dispositivo GAL ( ) riprende l rchitettur bse delle PLE ( )b h l mtrici di OR e di AND intermente progrmmbili ( )c è relizzto in tecnologi EEPROM CMOS c 4

5 Vp Un dispositivo con il modello indicto in figur ne pilot 4 uguli. Nel cso in cui Vp=3.3V, Il=1nA, Cpd=20pF e Cin=10pF, e Tphl=Tplh=10ns (@Cl=50pF, Vp=3,3V, T=20 C), si clcoli il FANOUTd residuo, qul è circ l mssim frequenz di funzionmento e il reltivo consumo. Cos cmbi se connetto l pilot ulteriori 6 dispositivi uguli? Cos cmbi se connetto l pilot ulteriori 40 dispositivi (tot. 50) uguli? Iil In Iih Cin Gnd Rip Rig Funzione logic NOT(F) Rop Cpd Rog Ioh F(In) Iol Soluzione FANOUTd = Clo/Cin = 5, tuttvi, dto che N=4 dispositivi sono già presenti, il FANOUTd residuo è 1. Dto che il FANOUTd è rispettto, Tphl = Tplh = 10ns e Fmx ~ 1/(Tphl+Tplh) = 50MHz. L dissipzione di potenz è intermente dinmic (dissipzione sttic = 3.3nW) ed è pri Vp 2 f (Cl+Cpd) = Vp 2 f (N Cin+Cpd) = 544,5M(40pF+20pF) = 32,67mW Nel cso di ulteriori 6 dispositivi si viol FANOUTd e si devono riclcolre Tphl e Tplh (non disponendo delle leggi di Trise e Tfll si suppone un contributo l 50%) Tphl=Tplh=5ns+(5ns 100pF/50pF)=15ns d cui Fmx ~ 33MHz L potenz dinmic divent 359,4M(100pF+20pF) = 43,12mW Nel cso di ulteriori 40 crichi (tot. 50 crichi), si vrebbe Tphl=Tplh=5ns+(5ns 500pF/50pF)=55ns >> 10ns ossi i fronti di slit e di disces srebbero così lenti che il dispositivo ricevitore vrebbe il tempo di regire ll zon di incertezz (Vil<Vin<Vih) ssumendo quindi un comportmento in uscit impredicibile. Si illustrino le funzionlità e il comportmento del dispositivo disegnto lto, evidenzindo eventuli configurzioni non mmesse (2 punti) A X B Soluzione Il dispositivo in figur è un trnsceiver e viene utilizzto per interfccire su bus multiutente un dispositivo bidirezionle, come d esempio il bus dti di un memori RAM. Il dispostivo const di due buffer three stte connessi in ntiprllelo e il funzionmento segue l tbell sotto riportt, che evidenzi il comportmento non mmesso crtterizzto d X=Y=1 X Y Flusso dti 0 0 A e B isolti 0 1 Flusso bilitto d B verso A 1 0 Flusso bilitto d A verso B 1 1 Configurzione non mmess Per evitre l bilitzione ccidentle dell configurzione non mmess, i dispositivi reli mettono disposizione dell utente i terminli A, B, En (input), Dir (input), dove X = En&Dir Y = En&!Dir Y 5

6 1) Si definisc il moltiplictore 4 bit illustrndo le possibilità di connessione per l relizzzione di moltiplictori byte. Si sviluppi il progrmm in linguggio booleno per un GAL22V10 considerndo prole 2 bit 3) e il progrmm VHDL Un moltiplictore 4 bit è un dispositivo logic combintori con 8 ingressi (A0, A1, A2, A3, B0, B1, B2, B3) e 8 uscite (C0-C7). Nel cso di moltiplictori byte, per un relizzzione hrdwre servirebbero 4 moltiplictori 4 byte lmeno due sommtori, uno byte (Somm di AlxBh e AhxBl) e uno word (somm del risultto dell somm Somm di AlxBh e AhxBl e dell conctenzione di AhxBh con AlxBl) per cui normlmente si relizz medinte microcodice. L tbell dell verità di un moltiplictore due bit è riportt di seguito Le equzioni risultno essere: C0 = A0&B0 C1 =!A1&A0&B1 + A1&!A0&B0 + A1&!B1&B0 + A0&B1&!B0 C2 = A1&!A0&B1 + A1&B1&!B0 C3 = A1&A0&B1&B0 Il progrmm dell GAL srebbe: nc A1 A0 B1 B0 nc nc nc nc nc nc gnd nc nc nc nc C0 C1 C2 C3 nc nc nc Vdd C0 = A0&B0 C1 =!A1&A0&B1 + A1&!A0&B0 + A1&!B1&B0 + A0&B1&!B0 C2 = A1&!A0&B1 + A1&B1&!B0 C3 = A1&A0&B1&B0 C0.oe = Vdd C1.oe = Vdd C2.oe = Vdd C3.oe = Vdd 2) Un possibile implementzione in linguggio VHDL del moltiplictore due bit è l seguente LIBRARY ieee; USE ieee.std_logic_1164.all; USE work.std_rith.all; ENTITY Mul2 IS PORT ( A, B: IN std_logic_vector (1 DOWNTO 0); C: OUT std_logic_vector (3 DOWNTO 0)); END Mul2; ARCHITECTURE rch_mul2 OF Mul2 IS BEGIN C <= A*B; END rch_mul2; 6