DESCRIZIONE DI UN NUOVO METODO PER IL RECUPERO DEL SINCRONISMO DI CLOCK Ezio Mazzola 1
Indice Introduzione... 3 Stima dell errore di fase del Clock... 3 Nuovo Algoritmo proposto... 6 Correzione dell HANG-UP... 10 Bibliografia... 12 Ezio Mazzola 2
Introduzione La realizzazione di ricevitori con tecnica digitale nell ambito dei sistemi di modulazione QPSK o QAM stanno assumendo, con il passare del tempo sempre piu importanza. Questo e in particolare dovuto all aumento delle possibilita offerte per tali applicazioni dai nuovi sviluppi di circuiti integrati dedicati (in particolare modo per alte bit rate). Questi ricevitori neccessitano di sistemi di recupero del sincronismo di clock. Alcuni di questi algoritmi sono stati peresentati nel corso degli ultimi anni [1]-[4]. La maggioranza di queste soluzioni riportano la determinazione di alcuni tipi di segnale errore di clock, successivamente utilizzati per controllare un oscillatore (VCO o NCO) il quale genera gli impulsi di campionamento. In tutti i casi il principio di acquisizione del clock si basa sull utilizzo di un PLL e come tale caratterizzabile nei suoi elementi essenziali [5]. La soluzione prospettata in questa sede e quella di offrire un nuovo approccio all acquisizione del clock ottenuto da quello basato sul quadratore in banda base [4]. L algoritmo proposto risulta esente da fenomeni di HANG-UP ed e impiegabile per bit-rate superiori rsipetto a quello riportato in [4]. Stima dell errore di fase del Clock Il segnale di banda base trasmetto puo essere espresso nella forma: n n= s ( t ε T ) = a g( t nt ε T) (1) dove gli a n rappresentano i simboli complessi trasmessi con potenza unitaria (cioe ±1, ±j nel caso di modulazione QPSK), g(t) e l impulso di trasmissione, T il tempo di simbolo, n(t) e un rumore gaussiano con densita spettrale bilatera pari a N 0 /2 mentre ε rappresenta l errore di fase del clock in ricezione che deve essere stimato. Il segnale ricevuto viene demodulato tramite un riferimento di portante il quale puo essere affetto da un errore sia di fase θ che di frequenza, in generale si avra : jθ j 2π ft ( s( t ε T ) e + n( t) ) e r( t) = (2) Se supponiamo acquisito correttamente il sincronismo di portante, cioe f(t)= θ=0, la (2) diventa: r ( t) = s( t ε T ) + n( t) (3) questo segnale viene campionato utilizzando una frequenza di campionamento multipla della frequenza di simbolo: T T c = (4) N quindi si avra, applicando la (2), l espressione data dalla (5): Ezio Mazzola 3
kt kt kt j f j kt 2π θ k N k ( t) = r = s ε T e + n e (5) r N N N In figura 1 e riportato uno schema a blocchi dell algoritmo in questione. Figura 1 I campioni del segnale cosi ottenuti vengono successivamente inviati al blocco A Normalmente l operazione eseguita in tale blocco e quella di quadrare i campioni ricevuti, cioe : * kt jθ kt k xk = rk rk = s ε T e + n (6) N N cioe viene eseguito il modulo del segnale ricevuto. Lo spettro del segnale x k contiene la riga alla frequenza di simbolo f s =1/T. Come si vede dalla (6) i campioni non dipendono dall errore di frequenza della portante f. Tale operazione puo essere implementata semplicemente mediante l utilizzo di una ROM. Con l aumentare della Bit-Rate e conseguentemente della velocita di campionamento espressa dalla (5) possono insorgere notevoli problemi tecnologici nel trovare componenti in grado di eseguire l operazione sopracitata nei tempi richiesti. Una prima variante all algoritmo di stima, al fine dell ottenimento della riga a frequenza di simbolo e quella di sostituire l operazione di quadratura dei campioni con l operazione valore assoluto, cioe : x k = r k sgn( r k ) (7) dove con sgn(x) si e indicata la funzione a gradino segno di x, la cui caratteristica e riportata in figura 2. 2 Ezio Mazzola 4
Figura 2 Sostituendo nella (7) l espressione di rk riportata nella (5) si deriva la (8). kt kt kt j f j kt 2π θ k N xk = rk sgn( rk ) = r = s ε T e + n e sgn( rk ) (8) N N N Lo spettro del segnale x k contiene anch esso la frequenza di simbolo anche se dalla (8) si evidenzia come permanga una dipendenza dal termine f. Cio comporta una perdita in termini di rapporto segnale-rumore sull acquisizione del clock, ma per alte Bit-Rate puo rappresentare l unica soluzione possibile in quanto la funzione x sgn(x) puo essere realizzata mediante serie di circuiti combinatori. La riga alla frequenza di simbolo 1/T viene rivelata attraverso una trasformata discreta di Fourier X m = ( m 1) LN + k= mln 1 x k e k j 2π N dove LN rappresenta il numero totale di campioni sul quale calcolare la DFT. Inoltre la stima dell errore di fase del Clock e ricavabile dalla (10): 1 ε m = arg[ X m ] (10) 2π In figura 3 sono riportati due casi, il secondo dei quali il segnale di campionamento, e quindi il clock e affetto fa un errore di fase θ, mentre nel primo caso tale errore e nullo, cioe siamo in condizioni di perfetta sincronizzazione. La figura evidenzia inoltre la posizione del clock rispetto al simbolo. (9) Ezio Mazzola 5
Figura 3 Nuovo Algoritmo proposto L idea principale sulla quale si basa il nuovo modello di stimatore e quella di utilizzare una frequenza di campionamento doppia rispetto alla frequenza di simbolo, vale a dire N=2 cioe ogni stima e calcolo verranno realizzate utilizzando due campioni per simbolo. L effetto distorcente sui campioni di banda base puo essere ottenuta attraverso l uso del quadratore o, come gia detto precedentemente utilizzando un raddrizzatore. I campioni cosi ottenuti verranno considerati, nei passi successivi, come un sottoinsieme del caso completo in cui N=4 e precisamente verranno considerati come i campioni x k con k dispari (vedi figura 3) e che pertanto contribuiscono, attraverso l applicazione della (9) a fornire la stima della componente in quadraturadel vettore errore la quale puo essere retroazionata, previo un opportuno filtraggio, sul VCO come mostrato in figura 4. Ezio Mazzola 6
Figura 4 Dalla figura 4 si evidenzia anche come la stima venga effettuata contemporaneamente sui campioni di due successivi simboli: x 1 ed x 3 per il simbolo j -esimo x 5 ed x 7 per il simbolo (j+1) -esimo La caratteristica ampiezza-errore di fase del clock della funzione stimata X m e illustrata in figura 5, a seconda che si usi la funzione quadratore o raddrizzatore in banda base. Figura 5 L applicazione della (9) porta alla (12): X m = X 1 + X 2 X 3 + X 4 (12) Uno schema che illustra in modo dettagliato l algoritmo proposto e riportato nella figura 6. Ezio Mazzola 7
Figura 6 Come in ogni sistema a PLL puo, anche in questo caso insorgere il fenomeno dell Hang-Up. Vediamo come possiamo ovviare a tale situazione ricavando una informazione di falso aggancio. Ipotiziamo di essere in fase di acquisizione e di disporre di un preambolo atto allo scopo, composto da un certo numero di simboli, L applicazione della (12) sui campioni distorti fornisce una tensione di errore nulla al VCO per θ=kπ (k=0, 1,...) come del resto si vede anche in figura 5, ma quando l errore e di tale entita i campioni all uscita dei convertitori Analogico-Digitale hanno segno alternato, mentre con errore nullo il segno e lo stesso. La figura 7 mette in evidenza tutto quanto detto. Ezio Mazzola 8
Figura 7 Questa condizione permane per tutto il burst trasmesso, infatti all inizio il tutto e sostenuto dal preambolo, che supponiamo per comodita contenente una modulazione di tipo BPSK con seguenze 0-π e nel seguito saranno gli stessi dati a mantenere la sincronizzazione. Come si vede in figura 6 i campioni del segnale in banda base vengono inviati a dei registri, le cui uscite sono prelevate dal blocco chiamato HANG-UP DETECTOR. Vediamo piu nel dettaglio le funzioni di tale blocco cominciando col darne una rappresentazione schematica in figura 8. Ezio Mazzola 9
Figura 8 Come si vede il rilevamento della condizione di HANG-UP e possibile usando il bit piu significativo tra quelli rappresentanti i campioni. Questo segnale viene poi opportunamente mediato tramite il circuito composto da uno shift-register lungo N simboli e dai due sommatori mostrati nella figura 8. Correzione dell HANG-UP I metodi utilizzati per la risoluzione dell ambiguita sull aggancio di fase sono sostanzialmente due: A. L informazione disponibile ricavata dall HANG-UP DETECTOR viene utilizzata per forzare il VCO a spostarsi dalla condizione fasulla tramite, ad esempio, la sovrapposizione alla tensione di controllo di un opportuno impulso. Questo procedimento tende pero ad allungare i tempi di acquisizione, come sara dimostrato nel successivo paragrafo. B. Utilizzando il valore del segnale provveniente dall HANG-UP DETECTOR si cerca, attraverso una interpolazione sui campioni disponibile di costruire il segnale corretto, inoltre si provvede in caso di rivelazione dell Hang-Up ad invertire la fase del clock stesso. Questo metodo consente di ottenere una piu alta velocita di acquisizione. In figura 6 tale circuito e rappresentato dal blocco chiamato DATA CORRECTOR di cui e riportato uno schema a blocchi piu dettagliato nella successiva figura 9. Ezio Mazzola 10
Figura 9 Nel punto B si e parlato di interpolazione sui dati al fine di determinare quello corretto, anche se non detto tale interpolazione e comunque neccessaria anche adottando lo schema descritto in A. Infatti se si osserva la figura 7 si vede come in fase di acquisizione non sia disponibile in alcun modo il campione centrale del simbolo, a meno di non ricampionare ulteriormente il segnale in banda base usando il clock recuperato. La soluzione proposta in questa sede e pero di utilizzare i campioni esistenti e di operare la sopracitata interpolazione, la quale si riduce semplicemente a sommare tra loro i campioni relativi al simbolo. Cosi otterremo il campione j -esimo attraverso la seguente operazione: X j = x j0 + x j1 (13) Come si vede in figura 7, in caso di Hang-Up l operazione descritta dalla (13) porta ad avere come risultato il simbolo sbagliato analogamente a quanto succede pel caso analogico. Disponendo comunque dell informazione relativa al falso aggancio e sufficiente sommare tra loro i campioni opportuni per ottenere il simbolo corretto, oltre a cio deve essere comunque invertita la fase del clock. Ezio Mazzola 11
Bibliografia [1] K.H.Mueller and M. Muller, Timing Recovery in Digital Synchrounus Data Receivers, IEEE Trans. Communic., vol. COM-14, pp. 516-530, May 1976. [2] O.Agazzi, C.P.J.Tzeng, D.G.Messerschmitt and D.A.Hodges, Timing Recovery in Digital Subscriber Loops, IEEE Trans. Communic., vol. COM-33, pp.558-569, June 1985 [3] F.M.Gardner, A BPSK/QPSK Timing-Error Detector for Sampled Receivers, IEEE Trans. Communic., vol. COM-34, pp.423-429, May 1986 [4] M.Oerder, H.Meyr, Digital Filter and Square Timing Recovery, IEEE Trans. Communic., vol. COM-36, pp.605-612, May 1988 [5] A.D Ambrosio, Technical Note on Clock Phase Noise for the 33 Mbit/s TDMA Demodulator, OBP Phase B ESA Program, DOC. N. 6421/STI/04 Issue 001, December 1992 Ezio Mazzola 12