Verifica di Sistemi 1.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 3. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop c. La commutazione dell uscita d. La memorizzazione del dato 4. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 5. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 6. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1.
7. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=1. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=1, R=0, S=0 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 12. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp=0. 13. Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 14.Si consideri un Flip Flop di tipo JK con JK=11 in modo permanente (J collegato a Vcc e K collegato anch esso a Vcc): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 11 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock
Verifica di Sistemi 1. Il latch SR a porte NAND non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 2. Si consideri un Flip Flop di tipo D: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso D c. Ad ogni colpo di clock il valore memorizzato viene complementato se sull ingresso D è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 3. Si consideri un Flip Flop di tipo T: quale delle seguenti affermazioni è vera? a. Ad ogni colpo di clock il valore memorizzato viene complementato b. Ad ogni colpo di clock viene memorizzato il valore presente sull ingresso T c. Ad ogni colpo di clock il valore memorizzato viene complementato, se sull ingresso T è presente il valore 1, lasciato inalterato altrimenti d. Ad ogni colpo di clock viene testato il valore degli ingressi S ed R: se questi valgono entrambi 1 viene memorizzato il valore 1 4. Assegnato un Latch SR a porte NOR, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento degli ingressi S ed R. Si supponga inizialmente Qp=1. 5. Assegnato un Flip Flop di tipo D, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso D e del segnale di clock. Si supponga inizialmente Qp=0. 6. Per trasformare un Flip Flop JK in un Flip Flop T è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare J al preset d. Non è possibile tale trasformazione 7. Il segnale di clock è un comando di sincronismo per: a. Il reset del Flip Flop b. Il set del Flip Flop
c. La commutazione dell uscita d. La memorizzazione del dato 8.Un FF D è ha l ingresso collegato a Q; inizialmente l uscita Q=0. Come cambia Q al variare del clock? 9.Agli ingressi di un Latch SR vengono applicati in successione i seguenti livelli: S=0, R=1, S=1 e R=0. L uscita Q assume il livello? a. Q = 0 b. Q = 1 c. Q = indeterminato d. Q = stato precedente 10. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0 11. Assegnato un Flip Flop di tipo T, tracciare il diagramma temporale delle uscite Q e Q negato conoscendo l andamento dell ingresso T e del segnale di clock. Si supponga inizialmente Qp=1. 12.Si consideri un Flip Flop di tipo JK con JK=00 in modo permanente (J collegato a GND e K collegato anch esso a GND): quale delle seguenti affermazioni è vera? a. L uscita Q rimane bloccata a 1 b. L uscita Q rimane bloccata a 0 c. La configurazione 00 non è ammessa d. Il FF JK cambia di stato ad ogni impulso di clock 13. Per trasformare un Flip Flop JK in un Flip Flop D è necessario: a. Collegare J con k b. Collegare J con k tramite una NOT c. Collegare K al clear d. Non è possibile tale trasformazione 14.Qual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano direttamente le uscite c. Il latch ha le uscite sincrone d. Il latch commuta sul fronte di salita del segnale clock
1) Dopo aver trasformato i numeri decimali 187 e 156 in binario, porre 2) Sia il segnale 1000111 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 183 e 126 in binario, porre 2) Sia il segnale 1100010 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 166 e 196 in binario, porre 2) Sia il segnale 1100011 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 128 e 136 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 188 e 136 in binario, porre 2) Sia il segnale 1000100 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 163 e 186 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 136 e 186 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 158 e 179 in binario, porre 2) Sia il segnale 1101111 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 142 e 173 in binario, porre 2) Sia il segnale 1100111 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 184 e 129 in binario, porre 2) Sia il segnale 1100000 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 164 e 136 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 111 in binario, porre 2) Sia il segnale 1111011 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale 1010100 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 133 e 191 in binario, porre 2) Sia il segnale 1101001 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 122 e 190 in binario, porre 2) Sia il segnale 1001011 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 128 e 199 in binario, porre 2) Sia il segnale 1101001 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 116 e 160 in binario, porre 2) Sia il segnale 1001011 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 185 e 119 in binario, porre 2) Sia il segnale 1101001 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 112 e 160 in binario, porre 2) Sia il segnale 1100101 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 144 e 193 in binario, porre 2) Sia il segnale 1100100 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 155 e 106 in binario, porre 2) Sia il segnale 1101010 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 115 e 194 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 196 e 116 in binario, porre 2) Sia il segnale 1010100 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 103 e 177 in binario, porre 2) Sia il segnale 1101001 l ingresso dei un flip flop D e successivamente
1) Dopo aver trasformato i numeri decimali 172 e 188 in binario, porre 2) Sia il segnale 1010111 l ingresso dei un flip flop D e successivamente 1) Dopo aver trasformato i numeri decimali 106 e 196 in binario, porre 2) Sia il segnale 1101011 l ingresso dei un flip flop D e successivamente