Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI

Documenti analoghi
Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni D

Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni F

Sommatori: Full Adder. Adder. Architetture aritmetiche. Ripple Carry. Sommatori: Ripple Carry [2] Ripple Carry. Ripple Carry

Aritmetica e architetture

Architetture aritmetiche. Corso di Organizzazione dei Calcolatori Mariagiovanna Sami

commutazione induttiva (carico induttivo); commutazione capacitiva (carico capacitivo).

Fondamenti di Informatica/8 Gianni CONTE LIVELLO RTL

5: Strato fisico: limitazione di banda, formula di Nyquist; caratterizzazione del canale in frequenza

ELETTRONICA dei SISTEMI DIGITALI Universita di Bologna, sede di Cesena. Fabio Campi

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO LA A.A Esame Scritto del 10/12/2004 Soluzione (sommaria) degli esercizi

Lezione 2 Codifica della informazione

IL RUMORE NEGLI AMPLIFICATORI

La rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri

Rappresentazione dei numeri PH. 3.1, 3.2, 3.3

Rappresentazione dei numeri

Esercizi sulle reti elettriche in corrente continua (parte 2)

PROGETTO E VERIFICA DI UN LIMITATORE DI GUADAGNO DI PRECISIONE

IL RUMORE NEGLI AMPLIFICATORI

RICHIAMI SULLA RAPPRESENTAZIONE IN COMPLEMENTO A 2

Esercitazione 4a: CONVERTITORE D/A CON RETE A SCALA

Risposta in frequenza

Il procedimento può essere pensato come una ricerca in un insieme ordinato, il peso incognito può essere cercato con il metodo della ricerca binaria.

ELETTROTECNICA ED ELETTRONICA (C.I.) Modulo di Elettronica. Lezione 4. a.a

Trigger di Schmitt. e +V t

Sistemi elettronici di bordo

FUNZIONAMENTO IN REGIME ALTERNATO SINUSOIDALE

Corsi di Laurea in Ingegneria Elettrica, Elettronica ed Informatica, Ingegneria Biomedica

Misure dirette utilizzate per il calcolo della misura indiretta X:

La sincronizzazione. (Libro) Trasmissione dell Informazione

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 17 Luglio Attenzione:

Teoremi dei circuiti

Teoremi dei circuiti

Cosa è la risposta in frequenza di un circuito? circuito al variare della frequenza

Amplificatori operazionali

Lezione n. 10. Legge di Raoult Legge di Henry Soluzioni ideali Deviazioni dall idealit. idealità Convenzioni per le soluzioni reali

Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI. Analisi Sistemistica di soluzioni analogiche/digitali

10 BQ. Ipotesi per il progetto della polarizzazione. 10 h. 10 h VCC R C R 1 I 1 I C I B. npn I E I 2 R 2 CC CEQ E VCC RC ICQ VCEQ VE

Amplificatori operazionali

x(t) x[n] x q [n] x q [n] Campionamento Quantizzazione Codifica

Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI. D3- Filtro a media mobile, Filtro FIR:

La retroazione negli amplificatori

Introduzione e modellistica dei sistemi

Architettura degli Elaboratori

Esercitazione 12 ottobre 2011 Trasformazioni circuitali. v 3. v 1. Per entrambi i casi, i valori delle grandezze sono riportati in Tab. I.

Ingegneria Elettrica Politecnico di Torino. Luca Carlone. ControlliAutomaticiI LEZIONE III

Bipoli resistivi. (versione del ) Bipoli resistivi

Circuiti elettrici in regime stazionario

Introduzione a MATLAB

Lezione n. 7. Legge di Raoult Legge di Henry Soluzioni ideali Deviazioni dall idealit. idealità. Antonino Polimeno 1

I generatori dipendenti o pilotati e gli amplificatori operazionali

Reti neurali feedforward

Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica CODIFICA BINARIA DELL INFORMAZIONE

3 = 3 Ω. quindi se v g = 24 V, i = 1,89 A Dobbiamo studiare tre circuiti; in tutti e tre i casi si ottiene un partitore di corrente.

Questo è il secondo di una serie di articoli, di

V n. =, e se esiste, il lim An

PROCEDURA INFORMATIZZATA PER LA COMPENSAZIONE DELLE RETI DI LIVELLAZIONE. (Metodo delle Osservazioni Indirette) - 1 -

Sistemi di Acquisizione Dati Prof. Alessandro Pesatori

Architettura degli Elaboratori

Circuiti elettrici in regime stazionario

Il dimensionamento dei sistemi di fabbricazione

Analisi ammortizzata. Illustriamo il metodo con due esempi. operazioni su di una pila Sia P una pila di interi con le solite operazioni:

La taratura degli strumenti di misura

B - ESERCIZI: IP e TCP:

Stabilità dei Sistemi Dinamici. Stabilità Semplice. Stabilità Asintotica. Stabilità: concetto intuitivo che può essere formalizzato in molti modi

Modelli di variabili casuali

Componenti resistivi

D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI

Principi di ingegneria elettrica. Lezione 6 a. Analisi delle reti resistive

Misure su sistemi trifasi

Metodi e Modelli per l Ottimizzazione Combinatoria Progetto: Metodo di soluzione basato su generazione di colonne

Le operazioni che vogliamo realizzare sono. Supporremo che una tabella T abbia i seguenti attributi: 1. Table(T): costruisce una tabella vuota T.

Componenti resistivi

PONTE DELLA MUSICA - ROMA Analisi modale operazionale

PROBLEMA DI SCELTA FRA DUE REGIMI DI

Diodi. (versione del ) Diodo ideale

{ 1, 2,..., n} Elementi di teoria dei giochi. Giovanni Di Bartolomeo Università degli Studi di Teramo

Macchine. 5 Esercitazione 5

Soluzioni per lo scarico dati da tachigrafo innovativi e facili da usare.

Prova scritta di Elettronica I 26 giugno 2001

SERIE STORICHE, TREND, MEDIE MOBILI, REGRESSIONE Andrea Prevete

Autronica LEZIONE N 4

3) Entropie condizionate, entropie congiunte ed informazione mutua

Modelli descrittivi, statistica e simulazione

Prof. Luigi Puccinelli IMPIANTI E SISTEMI AEROSPAZIALI CALCOLATORI DI BORDO

Prova scritta

CORSO DI FISICA TECNICA 2 AA 2013/14 ACUSTICA. Lezione n 2:

INDICE. Matrici e Determinanti. Scaricabile su: TEORIA. Definizione e tipologia di matrici. Operazioni tra matrici

Il modello del Relay Variabile è implementato attraverso Simulink di Matlab. Esso è composto da 3 Blocchi: Relay, Controllo Relay, Frequency Meter.

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI. D1- Sommatore :

Circuiti elettrici in regime stazionario

Fig Schema a blocchi di un PMSM isotropo con ingressi ed uscite del controllo digitale.

Corso di Architetture Digitali. Trattamento di segnali analogici Campionamento e quantizzazione Cenni di elettronica analogica Convertitori A/D e D/A

Integrazione numerica dell equazione del moto per un sistema lineare viscoso a un grado di libertà. Prof. Adolfo Santini - Dinamica delle Strutture 1

Serie CDS. Alta densità, connessioni a molla CONNETTORI MULTIPOLARI CDS CN

3. Esercitazioni di Teoria delle code

Transcript:

Ingegnera dell Informazone Modulo SISTEMI ELETTONICI D SISTEMI DI ELABOAZIONE DIGITALE DEI SEGNALI D-» Conclusone della D» Comnatore Dgtale:. Defnzone delle caratterstche funzonal d un locco d elaorazone dgtale. Defnzone delle specfche del comnatore -Jan- - Oettv d questa lezone (D)» Conclusone precedente modulo: - Elaorazone Dgtale - Converttore ; - Fltro d rcostruzone» Progetto d un comnatore lneare dgtale: - Defnzone delle specfche; - Schema a locch delle soluzon possl - Prolem d rappresentazone: troncamento, saturazone; - Struttura del sommatore; - Struttura del moltplcatore dgtale; - Utlzzo regstr d temporzzazone; -Jan- - pdseln

ELABOAZIONE DIGITALE de SEGNALI FILTO ANTI- SAMPLE & A/D ALIASING HOLD ELAB. CONDIZIONAMENTO SEGNALI FILTO DI LATCH DIGITALE ICOST. -Jan- - 3 ELABOAZIONE DIGITALE I Questo locco deve garantre che dat della sequenza n ngresso sano elaorat n un tempo NON superore all ntervallo tra dat successv. In altr termn s deve avere un dato valdo n uscta ogn /fs TsELABOAZIONE DIGITALE de SEGNALI Ts Elaorazone comnatora Dn- Dn- Dn- Dn-3 - - - -3 ELAB. DIGIT. Tel Ts t -Jan- - 4 pdseln

ELABOAZIONE DIGITALE II Il locco d elaorazone puo lavorare n modo comnatoro, a patto d garantre un dato valdo ogn Ts (questo e soltamente possle quando l elaorazone non rsulta troppo pesante); alternatvamente l elaorazone puo essere suddvsa n pu fas n cascata, utlzzando element d memora ntermed. Dato che l elaorazone deve svolgers ogn Ts, soltamente locch d elaorazone dgtale lavorano n modo sncrono rspetto al segnale fsfck (frequenza d clock o d orologo) -Jan- - 5 ELABOAZIONE DIGITALE III Ts Dn Elaorazone comnatora Dn- Dn- Dn- Dn-3 Tel - - - -3 fsfck Ts Dn Elaorazone sequenzale (temporzzata) Dn- Dn- Dn- Dn-3 Tel*Ts - - - LATENZA -Jan- - 6 pdseln 3

ELABOAZIONE DIGITALE IV Nel caso nel quale la funzone dgtale da esegure su dat sa partcolarmente complessa, puo rsultare convenente utlzzare come locco dgtale un mcroprocessore o un processore per l elaorazone dgtale de segnal DSP (Dgtal Sgnal Processor). Dn Instructons DSP L utlzzo d un DSP puo ntrodurre una latenza assa pu elevata rspetto a soluzon HW dedcate C -Jan- - 7 LATCH Questo locco deve garantre che l dato n uscta dal locco d elaorazone dgtale venga regstrato e mantenuto stale per un ntero perodo Ts n modo da poter effettuare la conversone. fs Ts Dn- Dn- Dn- Dn-3 LATCH L Tel - - - -3 L - - - -3 -Jan- - 8 pdseln 4

CONVETITOE Funzonalmente effettua l operazone complementare rspetto al converttore A/D. In questo caso la sequenza d dat n ngresso vene trasformata n una sequenza d tenson corrspondent. Supponendo una rappresentazone n modulo del dato, la funzone realzzata dal DAC e del tpo : V out Dove sono t della paraola da convertre con valor,. -Jan- - 9 CONVETITOE esempo s vuole che la parola : Vout ( (.5 (per 6.4) 8V (ms..ls) corrspond a a 8V 3 ) ( 4 3 ) 8 3 ).8.6.4 3. 4. 4.8 5.6 6.4 7. -Jan- - pdseln 5

pdseln 6 -Jan- - V 8) (per.5 ) 8 4 ( ) ( ) ( a V corrspond a (ms..ls) : parola la che vuole s 3 3 3 Vout 3 4 5 6 7 8 9 CONVETITOE esempo -Jan- - V 8) (per.5 ) 8 4 ( ) ( ) ( a V corrspond a (ms..ls) : parola la che vuole s 3 3 3 Vout 3 4 5 6 7 8 9 CONVETITOE esempo

CONVETITOE esemp s vuoleche la parola : Vout ( ) 6 64 ( (ms..ls) corrsponda a V 64.8 5 3 4 5 6 7 )...3.4.5.6.7.8.9 -Jan- - 3 CONVETITOE Una realzzazone mmedata d converttore e quello a resstenze pesate: V SW SW 4 SW 8 SW F 3 - Vout 3 V F 3 Vout V F 4 8 3 -Jan- - 4 pdseln 7

FILTO d ICOSTUZIONE La sequenza d tenson all uscta del rchede un fltraggo d tpo passa-asso per rcostrure un segnale analogco d tpo contnuo. Spesso prma d fltrare l segnale n uscta dal DAC vene nserto un crcuto d sample & hold per rdurre l effetto de gltch che s orgnano nel processo d conversone. FILTO DI ICOST. S&H -Jan- - 5 COMBINATOE DIGITALE: SPECIFICHE S realzz un comnatore lneare con le seguent caratterstche: Funzone: Vout5*Vn3*Vn Dnamca n ngresso Vn[-5V,5V], Vn[-V,V] Banda de segnal n ngresso khz Converttore A/D su t n C, Input ange [-V,V], tempo d conversone µs -Jan- - 6 pdseln 8

V V SOLUZIONE : COMBINATOE DIGITALE V A/D V A/D D D fshz Vout -Jan- - 7 COMBINATOE DIGITALE Utlzzo crcut d condzonamento analogc per realzzare la moltplcazone per coeffcent che garantscano l rapporto 5/3 rchesto per gl ngress l adattamento alla dnamca d ngresso dell A/D. -Jan- - 8 pdseln 9

COMBINATOE DIGITALE Per garantre l rapporto 5/3 rchesto per gl ngress l adattamento alla dnamca d ngresso dell A/D. V A*V V A*V S vuole che V 5**V V 3**V Scelgo A, sfruttando l fatto la dnamca d V concde con quella dell A/D /3 Qund A5/3.66 Le dnamche sono: per V.66*58.3V per V V -Jan- - 9 COMBINATOE DIGITALE La anda de segnal n ngresso khz rchede una frequenza d camponamento d almeno khz alla quale corrsponde un tempo d conversone d 5µs compatle con le caratterstche del converttore utlzzato. Il perodo 5µs dventa qund l ntervallo nel quale esegure l operazone d somma dgtale de due dat rappresentat su t n C. -Jan- - pdseln

COMBINATOE DIGITALE Vn Vn *5/3 * A/D A/D D D fshz Vout -Jan- - SOMMATOE DIGITALE D D Il sommatore s trova n ngresso due dat su k t con k e deve produrre n uscta un nuovo dato sgnfcatvo su k t: D -Jan- - D pdseln

SOMMATOE DIGITALE portare la dnamca d uscta a t () puo essere effettuato n HW n dvers mod: D D? toglere l ms errore ntollerale saturare al massmo d t ancora errore grande toglere l ls errore tollerale -Jan- - 3 SOMMATOE DIGITALE porto a t: orgnale tolgo ms saturo tolgo ls 3 3 3 4 4 4 5 5 5 6 6 6 3 7 7 7 3 8 7 4 9 7 4 7 5 3 7 5 4 7 6 3 5 7 6 4 6 7 7 5 7 7 7 -Jan- - 4 pdseln

SOMMATOE DIGITALE L elemento ase per realzzare un sommatore e l FA: cout a FA c sout ^k a ^k FULL-ADDE sout cout ^k ^k ^k dec. *^k *^k *^k *^k *^k *^k *^k 3*^k c -Jan- - 5 SOMMATOE DIGITALE 3 a3 a a a -Jan- - 6 s4 FA FA FA FA s3 s s s LSB Ad esempo un sommatore d due dat A e B su 4 t puo essere realzzato mettendo n catena 4 Full Adder. Questa struttura vene detta a rpple carry ovvero l rporto vene propagato al FA successvo. Caratterstche: strutturalmente molto semplce l rtardo complessvo puo essere molto elevato nel caso d un numero d t n ngresso elevato. pdseln 3

SOMMATOE DIGITALE FA FA FA S prova a sommare (5 5 3) Elmnando l ls : (553, 3/5) FA LSB -Jan- - 7 COMBINATOE DIGITALE SOLUZIONE : Utlzzo crcut d condzonamento solo per adattare Vn,Vn alla dnamca d ngresso de converttor A/D. Per questo motvo s utlzza per Vn un fattore e per Vn un fattore : n questo modo le dnamche n ngresso a converttor dventano per Vn e per Vn [-,] I coeffcent della comnazone sono realzzat dgtalmente utlzzando due moltplcator con 5/ e 3 -Jan- - 8 pdseln 4

COMBINATOE DIGITALE Vn Vn * * A/D A/D S S D D fshz -Jan- - 9 COMBINATOE DIGITALE L operazone d moltplcazone dgtale rchede l utlzzo d un locco HW che, pres l moltplcando su t (n C) e l moltplcatore su L t (n C), produca n uscta un nuovo dato ancora su t. S L (L)-? Nel caso d un moltplcatore HW, questo produce un rsultato con la massma precsone su (L) - t n C anche n questo caso sogna rportare l uscta su t. -Jan- - 3 pdseln 5

COMBINATOE DIGITALE Struttura d un moltplcatore parallelo per operand A, B su 4 t con rappresentazone n modulo: a3 a a a 3 a3 a a a a3 a a a a3 a a a a33 a3 a3 a3 6 5 4 3 p6 p5 p4 p3 p p p -Jan- - 3 COMBINATOE DIGITALE a3 a a a MOLTIPLICATOE PAALLELO 3?????? -Jan- - 3 pdseln 6

COMBINATOE DIGITALE Anche n questa soluzone del comnatore dgtale l ntervallo entro l quale devono essere esegute le operazon d prodotto e d somma e d 5 µs che non presenta alcun prolema rspetto alle tecnologe attualmente dsponl: rtard per le qual sono d almeno 3 ordn d grandezza nferor. In generale nelle strutture HW convene non porre n cascata dretta locch compless qual moltplcator e sommator, ma nterporre element d memora (regstr) sncronzzat su fs. -Jan- - 33 COMBINATOE DIGITALE S S D D fs S S D D fs fs fs fs -Jan- - 34 pdseln 7

COMBINATOE DIGITALE Da un punto d vsta sstemstco l utlzzo d due canal ndpendent per Vn e Vn rsulta costoso ( S&H, ADC...) e ngustfcato dal punto d vsta delle specfche d tmng dato che l converttore presenta un tempo d conversone d µs e vene utlzzato a 5 µs. E possle mmagnare d avere un unco canale d acquszone condvso tra due ngress Vn Vn. Se l meccansmo d condvsone e a dvsone d tempo s ndca TDM Tme Dvson Multplexng -Jan- - 35 COMBINATOE DIGITALE Vn* Vn * MUX ANALOGICO A/D *fs4hz I regstr e memorzzeranno l uscta del converttore ogn Ts/ ma solo ccl par e solo dspar *fs S S *fs D D fs fs fs -Jan- - 36 pdseln 8