PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012

Documenti analoghi
SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI

Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 2 Luglio 2004

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009

PROVA SCRITTA DEL MODULO DI

Esercizi di Calcolatori Elettronici

PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013

PRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 18 Giugno 2009

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

PROVA SCRITTA DEL MODULO DI. 17 giugno 2015 NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA:

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006

PROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:

PRIMA PROVA INTERMEDIA DEL MODULO DI

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PRIMA PROVA INTERMEDIA DEL MODULO DI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

PROVA SCRITTA DEL MODULO E DEL CORSO DI. 9 giugno 2016

PROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA:

0/0 1/0 S0 S1 0/0 0/0

PROVA SCRITTA DEL MODULO DI. 16 gennaio 2017

PRIMA PROVA INTERMEDIA DEL MODULO DI. 23 aprile 2015 NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 24 Settembre 2009

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 2002

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 14 Febbraio 2007

PROVA SCRITTA DEL MODULO DI. 13 giugno 2017 NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI

Bus di sistema. Struttura della memoria centrale. Bus di sistema. TUTORATO DIFONDAMENTI DIINFORMATICA

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004

PROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 20 Febbraio 2014

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 27 Febbraio 2003

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Febbraio 2006

PROVA SCRITTA DEL CORSO DI. Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 17 Luglio 2014

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

0/0 1/0 1/0 0/0 0/1 1/0 1/0

PROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014

PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 26 Settembre 2012

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Febbraio 2002

PRIMA SCRITTA DEL MODULO DI

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

x y z F x y z F

PROVA SCRITTA DEL MODULO DI. 18 Settembre 2018

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

NOME: COGNOME: MATRICOLA:

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 2003

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Gennaio 2002

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:

PROVA SCRITTA DEL MODULO DI

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

Introduzione alle memorie cache. Sommario

Esercitazione su Gerarchie di Memoria

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007

Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti

Esercizio. Si consideri una cache con 64 blocchi di 16 byte ciascuno. A quale numero di blocco corrisponde l indirizzo 1200 espresso in byte?

Soluzione Esercizio 1

Lezioni 5 e 6i. Esercizi Cache

Elementi di Informatica e Programmazione Allievi Ingegneria Informatica, Elettronica e delle Telecomunicazioni, Automazione Industriale

Esercitazione E3 File System

PROVA SCRITTA DEL MODULO DI. 13 gennaio 2016 NOME: COGNOME: MATRICOLA: CFU:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 17 Gennaio Attenzione:

Sintesi Calcolatori Elettronici

Esercitazione su Gerarchie di Memoria

Architettura dei sistemi di elaborazione: La memoria (parte 2)

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:

Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 5 giugno 2009, fila 1

Esercitazione di Calcolatori Elettronici Prof. Fabio Roli. Corso di Laurea in Ingegneria Elettronica. Esercitazione 3 (Capitolo 4) Set di istruzioni

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello dell 11 Settembre Attenzione:

La gerarchia di Memoria

Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 24 luglio 2009

Esercitazioni di Reti Logiche. Lezione 5

Corso di Laurea in Ingegneria Elettronica

Prestazioni & Co: CPU, Memoria, I/O

Esercitazioni di Fondamenti di Informatica - Lez. 1 - Soluzioni

SECONDA PROVA INTERMEDIA DEL MODULO DI. 5 Giugno 2014

Introduzione alle gerarchie di memoria

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1

Rappresentazione dell informazione

Transcript:

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012 NOME: COGNOME: MATRICOLA: CDS: ESERCIZIO 1 (10 punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso 0 1 2 3 (altrimenti, Z=0). Si assuma che la rete sequenziale riceva in ingresso due bit XY, per rappresentare appunto i quattro valori possibili in ingresso: 0 (XY=00), 1 (XY=01), 2 (XY=10), 3 (XY=11). 1. (7 punti) Disegnare il diagramma degli stati, codificare gli stati e scrivere la tabella di flusso. Si scriva inoltre la tabella delle transizioni usando flip-flop di tipo T. 2. (3 punti) Calcolare le forme minime per le variabili di eccitazione dei flip-flop e per l uscita Z. ESERCIZIO 2 (9 punti) Si consideri una memoria primaria costituita da 1024 parole e una memoria cache costituita da 64 parole, con blocchi di 8 parole. Il metodo di indirizzamento della cache sia quello set associativo a 2 vie (con insiemi da 2 blocchi ciascuno). 1. (2 punti) Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache. 2. (5 punti) Si consideri la seguente lista di chiamate a parole (indirizzi espressi in decimale): 0,1,2,3,, 1023 (ovvero, tutte le parole da 0 a 1023 incluse) Si indichi il contenuto della cache, ovvero quali byte occupano i relativi blocchi di cache, dopo l ultima chiamata, considerando la FIFO come strategia di rimpiazzamento dei blocchi. Si calcoli inoltre l hit ratio della cache corrispondente alla lista di chiamate data. 3. (2 punti) Quale informazione deve essere memorizzata in cache, oltre al valore delle parole nei singoli blocchi? Per quale motivo? ESERCIZIO 3 (5 punti) I trasferimenti di parole a/dalla memoria di un calcolatore sono codificate utilizzando il codice di Hamming. Si consideri la stringa di 8 bit 10000001 (il bit meno significativo è a sinistra). Spiegando bene ogni passo del ragionamento: 1. (1 punto) calcolare il minimo numero di bit di controllo necessari per la codifica della stringa; 2. (2 punti) codificare la stringa data; 3. (2 punti) imporre un errore nel terzo bit della stringa di informazione data e spiegare come l errore viene rivelato e corretto per mezzo della codifica di Hamming. ESERCIZIO 4 (5 punti) Un disco presenta le seguenti caratteristiche: 7200 giri/min, 100 settori per traccia, tempo di spostamento fra tracce 2 ms, 32 B per settore. 1. (4 punti) Calcolare il tempo medio di lettura di un file da 1024 KB dal disco, nell ipotesi che la testina si trovi sul primo settore all istante iniziale e che i settori del blocco siano situati a due a due (in modo non contiguo) su tracce diverse, mediamente distanti 2 tracce; 2. (1 punti) Dire su quale, tra tempo di latenza, posizionamento e lettura, impatterebbe un eventuale incremento della velocità di rotazione del disco. ESERCIZIO 5 (4 punti) Sia data una macchina ad un indirizzo (con registro ACCUMULATORE) e la configurazione di memoria in tabella. Si spieghi come varia lo stato della memoria dopo l esecuzione delle seguenti istruzioni: LOAD 500 ADD 250 STORE 100 nei casi di (1) indirizzamento diretto, (2) indirizzamento indiretto. Indirizzo Contenuto 100 400 250 100 300 500 400 250 500 100

ESERCIZIO 1 Diagramma degli stati (il valore degli ingressi XY è espresso in decimale: 0, 1, 2, 3) Tabella di flusso e codifica degli stati (avendo 4 possibili stati, uso 2 bit, A e B) Stato Stato successivo (A B ) / uscita (Z) attuale XY=0 (00) XY=1 (01) XY=2 (10) XY=3 (11) S0 (AB=00) S1 / 0 S0 / 0 S0 / 0 S0 / 0 S1 (AB=01) S1 / 0 S2 / 0 S0 / 0 S0 / 0 S2 (AB=10) S1 / 0 S0 / 0 S3 / 0 S0 / 0 S3 (AB=11) S1 / 0 S0 / 0 S0 / 0 S0 / 1 Tabella di eccitazione del flip flop T e tabella delle transizioni T Q(t) Q(t+τ) 0 0 0 1 1 0 1 0 1 0 1 1 A B X Y A Ta B Tb Z 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 1 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 1 1 0 0 0 1 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 1

Mappe di Karnaugh T a = AB + AX + AY + BXY T b = BXY + BY + BX + AXY Z = ABXY L implicante AXY in Tb può essere sostituito con un implicante differente, corrispondente a AB Y.

ESERCIZIO 2 1. Con 1024 parole, ogni indirizzo è formato da 10 bit così suddivisi, rispettivamente per la memoria primaria e la cache set-associativa: < Block frame 7 bit > < Offset 3 bit > < TAG 5 bit > <S.I. 2 bit> < Offset 3 bit > 2. BF = Int(x/8); SI=mod(BF/4) x 0-7 8-15 16-23 24-31 32-39 40-47 48-55 56-63 64-71 72-79 1016-1023 BF 0 1 2 3 4 5 6 7 8 9 127 S.I. 0 1 2 3 0 1 2 3 0 1 3 S0 0 8 120 4 124 S1 1 9 121 5 125 S2 2 122 6 126 S3 3 123 7 127 Dalle prime chiamate si nota come vengano riempiti in sequenza i vari insiemi e blocchi di cache. Per determinare lo stato finale bisogna quindi considerare l allocazione degli ultimi 8 blockframe 120-127 (e delle corrispondenti parole 960-1023) S0 S1 S2 S3 960-967 968-975 976-983 984-991 992-999 1000-1007 1008-1015 1016-1023 Per ogni set di 8 chiamate consecutive (es., 0-7, 8-15, etc) si verificano un miss e 7 hit. In totale avremo 1024/8 = 128 gruppi di 8 chiamate consecutive, per cui il numero totale di hit sarà 128*7=896. Il corrispondente hit rate sarà 896/1024 = 87.5% 3. Nella cache è necessario memorizzare anche il TAG corrispondente ad ogni blocco, per verificare se il blocco di primaria contenente la parola richiesta è già presente in cache (in questo caso, in uno dei due blocchi nell insieme identificato dal campo S.I.), oppure no. Infatti, il TAG è il numero minimo di bit da controllare per qualificare i blocchi copiati in cache (non è necessario confrontare tutto il BF perché il S.I. è sicuramente equivalente).

ESERCIZIO 3 1) Deve essere rispettata la condizione: 2 K! N + K + 1 (1), dove K è il numero di bit di controllo inseriti. Essendo N=8, il numero minimo di bit di controllo richiesto è 4. 2) Nella codifica di Hamming, la sequenza in ingresso presenta la seguente struttura: c0 c1 b0 c2 b1 b2 b3 c3 b4 b5 b6 b7 1 0 0 0 0 0 0 1 Dove c0 c3 sono i quattro bit costituenti il vettore di controllo, e b0 b7 gli otto bit trasmessi. Tali bit si ottengono con le seguenti operazioni c0 = b0 b1 b3 b4 b6 = 1 0 0 0 0 = 1 c1 = b0 b2 b3 b5 b6 = 1 0 0 0 0 = 1 c2 = b1 b2 b3 b7 = 0 0 0 1 = 1 c3 = b4 b5 b6 b7 = 0 0 0 1 = 1 La stringa codificata è 111100010001. 3) Nell ipotesi di un errore sul terzo bit della stringa iniziale, la stringa ricevuta risulta: 111101010001. Per rivelare questo errore, bisogna ricalcolare i bit di controllo: c 0 = b0 b1 b3 b4 b6 = 1 c 1 = b0 b2 b3 b5 b6 = 0 c 2 = b1 b2 b3 b7 = 0 c 3 = b4 b5 b6 b7 = 1 Il passo successivo è calcolare il vettore di errore dato dalla differenza dei vettori di controllo c e c (ricordiamo che somma e differenza tra bit producono lo stesso risultato): e0 = c0 c 0 = 0 e1 = c1 c 1 = 1 e2 = c2 c 2 = 1 e3 = c3 c 3 = 0 Poiché il vettore risultante 0110 non è nullo, vi è un errore nella stringa di 12 bit e precisamente nella posizione indicata dal vettore di errore tradotto in notazione decimale. Il bit sbagliato nella stringa codificata è quindi il sesto (b2), che può quindi essere corretto.

ESERCIZIO 4 Trot = 60/7200 s = 8.33 ms Tlat = Trot / 2 = 4.17 ms Tpos = Tsp * 2 = 4 ms Tlett = Trot / 100 = 0.08 ms Il file da 1024 KB è posizionato su 1024 KB / (32 B/sett) = 32*1024 = 32768 settori 1. Una volta letti i primi 2 settori, con un tempo 2 Tlett + Tlat (dove Tlat è necessario a trovare il secondo settore da leggere), restano 32766 settori ancora da leggere. La testina si sposta nella traccia successiva contenente i settori da leggere (Tpos), cerca il primo settore (Tlat), lo legge (Tlett), cerca il settore successivo nella stessa traccia (Tlat) e lo legge (Tlett). Questa procedura va ripetuta 32766 /2 volte (visto che leggo 2 settori per volta). Quindi: T = 2 Tlett + Tlat + 16383 (Tpos + 2 Tlat + 2 Tlett) = 32768 Tlett + 16383 Tpos + 32767 Tlat = 2621,44 + 65532 + 136638,39 ms = 204791,83 ms = 204,8 s 2. Una variazione del tempo di rotazione del disco impatta sul tempo di latenza e sul tempo di lettura del singolo settore.

ESERCIZIO 5 (1) indirizzamento diretto LOAD 500 carica 100 nell accumulatore ADD 250 somma 100 nell accumulatore (ACC=200) STORE 100 salva il valore 200 alla locazione di memoria di indirizzo 100 (2) indirizzamento indiretto LOAD 500 carica 400 nell accumulatore ADD 250 somma 400 nell accumulatore (ACC=800) STORE 100 salva ii valore 800 alla locazione di memoria di indirizzo 400