Sintesi di una rete combinatoria

Documenti analoghi
Metodo di Quine e MC-Cluskey 2/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro

Algebra di Boole: mappe di Karnaugh e funzioni NAND e NOR

Minimizzazione di funzioni booleane:

Corso di Calcolatori Elettronici I

Metodo di Quine- McCluskey

Calcolatori Elettronici

Costruzione di. circuiti combinatori

Maurizio Palesi. Maurizio Palesi 1

Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche

Ottimizzazione delle reti combinatorie

Algebra di Boole: minimizzazione di funzioni booleane

Sintesi di Reti Combinatorie

Sintesi di reti combinatorie

Algebra di Boole: mappe di Karnaugh

Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli

Metodo di Quine-McCluskey. Algoritmo. Sommario. Sommario. M. Favalli

Minimizzazione del costo di reti livelli a 2 livelli tramite mappe di Karnaugh. Mappe di Karnaugh. Sommario. Sommario. M. Favalli

Algebra di Boole. Tavole di verità. Fondamenti di Informatica Algebra di Boole. Si basa su tre operazioni logiche: AND (*) OR (+) NOT (!

Le mappe di Karnaugh

Il livello logico digitale

Richiami di Algebra di Commutazione

Esercitazioni di Reti Logiche. Lezione 3

Mappe di Karnaugh G. MARSELLA UNIVERSITÀ DEL SALENTO

I circuiti digitali: dalle funzioni logiche ai circuiti

Corso E Docente: Siniscalchi. Algebra di Boole

Reti Combinatorie: sintesi

Sintesi di Reti Combinatorie Ottimizzazione di Reti Combinatorie a Due Livelli: Metodo di Karnaugh. Mariagiovanna Sami a.a.

Esercitazioni di Reti Logiche

Sistemi Combinatori & Mappe di Karnaugh

La descrizione algebrica delle reti combinatorie

Algebra di Commutazione

Algebra di commutazione

Algebra & Circuiti Elettronici. Algebra booleana e circuiti logici. Blocco logico. Tabelle di Verità e Algebra Booleana

Dalla tabella alla funzione canonica

Il livello logico digitale

Algebra di Boole. Modulo 2. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)

FUNZIONI BOOLEANE. Vero Falso

Algebra di Boole e circuiti logici

Architettura degli Elaboratori

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Calcolatori Elettronici

Esercizi. 1. Algebra booleana

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Caratteristiche Area/Ritardo

Tecniche di Progettazione Digitale. Reti combinatorie: Le mappe di Karnaugh

Esercizi Logica Digitale,Circuiti e Bus

Funzioni booleane. Vitoantonio Bevilacqua.

Algebra di Boole X Y Z V. Algebra di Boole

Esercitazioni di Architettura degli Elaboratori - I (Espressioni Booleane / Circuiti Logici)

Algebra di Boole Algebra di Boole

Reti Logiche. Le reti logiche sono gli elementi architettonici di base dei calcolatori, e di tutti gli apparati per elaborazioni digitali.

Corso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)

Logica combinatoria. La logica digitale

I circuiti digitali: dalle funzioni logiche ai circuiti

17/10/16. Espressioni Booleane

L'algebra di Boole e la minimizzazione di funzioni booleane Introduzione

Algebra di Boole Cenni all Algebra di Boole

PORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.

Algebra di Boole Cenni all Algebra di Boole. Algebra Booleana: definizione

Cenni alle reti logiche. Luigi Palopoli

Esercitazioni di Reti Logiche. Lezione 4

Sintesi di Reti Combinatorie

Matematica Computazionale Lezione 4: Algebra di Commutazione e Reti Logiche

Appunti dal corso di Tecnologia dei Sistemi di Controllo Algebra booleana

Esercizi di Algebra di Boole (con Appendice)

Esercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.

4.3 Esempio metodo del simplesso

Sintesi di reti logiche multilivello. Sommario. Motivazioni. Sommario. M. Favalli

CAPITOLO 12 CIRCUITI LOGICI

Prova d esame di Reti Logiche T 10 Giugno 2016

Algebra di Boole Elementi di Informatica - Algebra di Boole 1 A. Valenzano

Grafi e Funzioni di Costo ESERCIZI

Fondamenti di Informatica

I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)

QUADRATO MAGICO DI ORDINE PARI (n=4)

Funzioni e Reti Logiche. Architettura degli Elaboratori I

Minimizzazione di Reti Logiche Combinatorie Multi-livello

Algebra di Boole e circuiti dalle funzioni logiche ai circuiti digitali

Domande di Reti Logiche compito del 29/1/2016

Capitolo 5 Reti combinatorie. 5.2 Reti di costo minimo 5.1. Il problema della sintesi

Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q

Calcolo numerico e programmazione Elementi di logica

Minimizzazione di Reti Logiche Combinatorie Multi-livello. livello

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI

Sintesi di Espressioni Booleane

Algebra di Boole. Le reti logiche

A.A. 2003/2004 Esercizi di Reti Logiche A

Reti Logiche A Esame del 24 febbraio 2006

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Lezione 5. Sommario. La logica booleana. I principi della logica booleana Gli operatori logici

Utilizzo I mintermini si usano quando si considererà la funzione di uscita Q come Somma di Prodotti (S. P.) ossia OR di AND.

Minimizzazione di Reti Logiche Combinatorie Multi-livello

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

II Edizione Capitolo 4: Ottimizzazione delle reti combinatorie

I Indice. Prefazione. Capitolo 1 Introduzione 1

Algebra di Boole. Le operazioni base sono AND ( ), OR ( + ), NOT ( )

Minimizzazione a più livelli di reti combinatorie Cristina Silvano

Transcript:

Mappe di Karnaugh Sintesi di una rete combinatoria Offrono uno strumento per esprimere una funzione booleana f: {0,1}n {0,1} in una forma SP o PS minima. Invece della tabella di definizione si impiegano delle mappe che ad una adiacenza logica (configurazioni che differiscono per un solo bit) fanno corrispondere una adiacenza geometrica. X1 X2 n =2 n = 4 X3 X4 X1 X2 a a b b a a b b n = 3 X2 X3 X1 b c b c n = 5 Caselle contrassegnate con la stessa lettera sono adiacenti

Rappresentazione di una funzione Per rappresentare una funzione con una mappa si scrive 1 in tutte le celle corrispondenti alle configurazioni in cui la f vale 1. b a f=ab 1 Ogni funzione rappresentabile con un prodotto di k variabili dirette o negate avra 1 in un insieme di 2n-k celle che formano un rettangolo sulla mappa. f 2 = a b c + a b c = b c f= a b c + a b c = a c f 1 = a b c + a b c = a c L insieme delle caselle contrassegnate con 1 si dice sottocubo relativo ad f; le caselle con 1 vengono dette vertici del sottocubo. In modo duale ogni funzione rappresentabile con una OR di variabili dirette o negate avra 0 in un insieme di celle che formano un rettangolo sulla mappa.

Implicanti ed implicati Una funzione prodotto p si dice implicante di una funzione f se f=1 (almeno) in tutti i vertici del sottocubo relativo ad f. p implica f p' implica f p = a b d p = a b d Sia p 1, p 2,, p h un insieme di implicanti di f. Se f vale 1 in tutti e soli i vertici dei sottocubi relativi ai p i, allora f si puo esprimere come: f = p 1 + p 2 + + p h Ogni forma SP per f e una somma di implicanti per f. Ricordiamo che la prima forma canonica per una funzione f è l OR di tutti i mintermini pi per le configurazioni i dove f=1. Ogni mintermine relativo ad una configurazione i dove f=1 è implicante di f.

Sia p f. Diciamo che p è un implicante primo di f se non esiste un altro implicante p f tale che p p. p p p copre p Per ogni funzione f esiste almeno un insieme Q di implicanti primi tale che f si puo esprimere come somma degli elementi di Q: f = p Q p Un insieme di implicanti primi puo contenere delle ridondanze. R e un insieme irridondante di implicanti primi di f se f = p R p ma per ogni T R: f p T p

Forme prime irridondanti e forme minime Se R e un insieme irridondante di implicanti primi di f, allora la forma p R p si dice forma SP prima irridondante per f. Ogni funzione f puo essere espressa in forma SP (somma di prodotti) prima (i prodotti sono implicanti primi) irridondante (nessun prodotto può essere scartato). Sia Nb il numero di blocchi logici (di tipo AND, OR, NAND, NOR) utilizzati in una rete a due livelli ed Nm il numero di morsetti di ingresso a tali blocchi. Definizione Una forma SP minima per f è una forma che minimizza il valore di Nb, e a parita di Nb il valore di Nm. Ogni forma SP minima di una funzione f è una forma SP prima irridondante per f.

La ricerca della forma SP minima si divide in due fasi. Fase A. Si determinano tutti gli implicanti primi per f. Fase B. Si seleziona un insieme irridondante di implicanti primi la cui somma copra f ed il cui costo complessivo sia minimo Un implicante primo p f si dice implicante primo essenziale di f se esiste almeno un vertice del sottocubo relativo a p, che non appartiene al sottocubo di alcun altro implicante primo di f. In ogni forma SP prima irridondante appaiono tutti gli implicanti primi essenziali di f. z 1 = b c d z 2 = a c d z 3 = b c d z 4 = a c z 7 = a b d z 6 = a b c z 5 = a b d z 1 S 1 = z 1 + z 3 + z 5 + z 6 + z 7 N b = 6 S 2 = z 2 + z 4 + z 5 + z 6 N b = 5

Metodo di Quine-McCluskey Il metodo di Quine-McCluskey, applicato a forme SP, permette di determinare in una prima fase (fasa A) tutti gli implicanti primi di una funzione, e nella seconda fase (fase B) le forme minime. Esempio (n=4) f = p 0 + p 2 + p 4 + p 6 + p 7 + p 9 + p 11 + p 15 (prima forma canonica per f ) 0 0 0 0 0 2 0 0 1 0 Le configurazioni in cui f vale 1 4 0 1 0 0 vengono ordinate in classi 6 0 1 1 0 a secondo del peso, cioè 9 1 0 0 1 del numero di 1 presenti nella 7 0 1 1 1 configurazione. 11 1 0 1 1 15 1 1 1 1 Ogni configurazione di una classe viene confrontata con tutte quelle della classe successiva; le coppie di configurazioni che differiscono per un bit vengono fuse. 0/2 0 0-0 0/4 0-0 0 è una applicazione ripetuta 2/6 0-1 0 della proprietà: 4/6 0 1-0 6/7 0 1 1 - a b + a b = a 9/11 1 0-1 7/15-1 1 1 11/15 1-1 1

0/2 0 0-0 * 0/2/4/6 0 - - 0 0/4 0-0 0 * 0/4/2/6 0 - - 0 2/6 0-1 0 * 4/6 0 1-0 * 6/7 0 1 1-9/11 1 0-1 Le configurazioni che non sono 7/15-1 1 1 state usate per al fusione sono 11/15 1-1 1 tutti gli implicanti primi 0 - - 0 a d 0 1 1 - a b c 1 0-1 a b d - 1 1 1 b c d 1-1 1 a c d Fine prima fase A Fase B: selezione degli implicanti primi Viene prima costruita una tabella di copertura le cui righe rappresentano gli implicanti primi, le colonne le configurazioni in cui f vale 1. 0 2 4 6 7 9 11 15 a d X X X X a b c X X a b d X X b c d X X a c d X X

0 2 4 6 7 9 11 15 a d X X X X a b c X X a b d X X b c d X X a c d X X L insieme degli implicanti primi deve coprire f, cioè ogni colonna deve contenere almeno una X (c e un implicante che copre quella configurazione). Una riga si dice riga essenziale se è l unica che possiede una X in una certa colonna. (Nell esempio: a d e a b d sono righe essenziali). Una riga r domina una riga s se l insieme delle colonne contrassegnate con X su r contiene quello su s (r copre s ). (Nell esempio non ci sono righe dominanti perche stiamo partendo da un insieme di implicanti primi). La fase B procede applicando finchè è possibile le due regole: - dominanza - essenzialità

Regola della dominanza: se r domina s allora la riga s viene eliminata dalla tabella. Regola dell essenzialità: se p è un implicante essenziale allora - la riga p viene eliminata dalla tabella; - l implicante p viene memorizzato; - tutte le colonne contrassegnate con X sulla riga p vengono cancellate. 0 2 4 6 7 9 11 15 a d X X X X a b c X X a b d X X b c d X X a c d X X a b c X 7 9 11 15 a b d è essenziale a b d X X b c d X X a c d X X

7 15 a b c X b c d X X bcd domina sia a b c che a c d a c d X Fine fase B. Gli implicanti memorizzati ( a d, a b d, b c d ) sono essenziali e coprono tutti gli 1 di f. NOTA. Non sempre il procedimento termina con successo, ci sono situazioni cicliche in cui nessuna regola è applicabile pur non avendo raggiunto una situazione di minimalità. Si può in questo caso applicare una ricerca esaustiva scegliendo, in tutti i modi possibili, un implicante come se fosse essenziale e confrontando poi i risultati per determinare la soluzione minima.