NTODZE... NTEFCC TNSSTO NPN - ELÈ... NTEFCC TNSSTO NPN - DODO LED...3 Dimensionamento del circuito:...3 NTEFCC TNSSTO NPN - DODO LED...4 NTEFCC 3 TNSSTO NPN - DODO LED...4 POT O DOD...4 POT ND DOD...5 POT NOT JT (PMO TPO STO N MTO C-MOS)...6 POT NOT JT (SECDO TPO STO N MTO TTL)...7 POT NND JT ( DTL)...8 ibliografia...8 Semiconduttori, Diodi Transistori (parte ) prof. Cleto zzani PS Moretto rescia ev. 998
ntroduzione n questo fascicoletto vengono studiati alcuni circuiti transistorizzati fra i più comuni. Lo scopo è quello di presentare il principio di funzionamento dei circuiti e in alcuni casi semplici presentare i criteri su cui è basata la progettazione degli stessi. Per familiarizzare con l uso di JT esaminiamo alcuni circuiti; in alcuni casi ci limiteremo a descriverli; in altri casi faremo una analisi del funzionamento; in altri casi presenteremo le formule di progetto o di sintesi. nterfaccia transistor NPN - relè Descriviamo le modalità di funzionamento del circuito di figura. Con interruttore S aperto la intensità di corrente attraverso è nulla; di conseguenza b=0 quindi c=0 (Transistor interdetto e relè K diseccitato). Con interruttore S chiuso, sarà percorsa da corrente; la base del JT sarà percorsa da corrente tale per cui il JT dovrà risultare saturo; così comportandosi infatti, Vce sarà approssimativamente nulla (V CEST = 0,3V 0V) e quindi il relè risulterà eccitato. Dimensionamento del circuito: n condizione di saturazione la tensione ai capi del carico (relè K) risulta data dalla relazione V V V CC CEsat CC per cui la corrente di collettore potrà essere ritenuta coincidente con quella del relè pari a 50 m. Nota c è possibile calcolare b usando la relazione : C 50m = = = m h 50 FE min è posta in parallelo alla giunzione E del JT; essa svolge la funzione di mantenere a potenziale rigorosamente nullo la ase del JT quando l interruttore S risulta aperto; solitamente viene dimensionata in modo da assorbire in condizioni di transistore saturo, una corrente pari ad una frazione di b (% al 0%) per cui risulta : VE = = 5% = 50µ = + =, 05m = 0, 6V K 50µ = pplicando la KVL ( principio di Kirchhoff alla maglia di ingresso) risulta: V = VCC VE =, 4V V = da cui è immediato dedurre : +V S D N4004 C37 b Figura K ELE' V 50m hfe=50 (min)
= V 4V =,, 05m = 0857 Ω valori commerciali attorno al valore teorico ora calcolato sono : 8K, 0K, K. Scegliendo il valore K non si ha la sicurezza della perfetta saturazione del JT; scegliendo 0K il circuito funzionerà correttamente solo se il valore reale di coincide con quello nominale (codice dei colori); scegliendo 8,K la corrente di base b risulterà leggermente superiore al valore calcolato assicurando così la saturazione del JT con un margine di sicurezza. l diodo D connesso in parallelo al relè elimina le sovratensioni di origine induttiva (avvolgimento del relè) che nascono quando il JT si interdice; sovratensioni che distruggerebbero irrimediabilmente il JT. D risulta polarizzato inversamente quando il relè è eccitato; si polarizza direttamente quando il relè si diseccita (JT da a ) e rimane polarizzato direttamente fino allo smaltimento completo dell energia magnetica immagazzinata nell avvolgimento del relè. W = M L nterfaccia transistor NPN - diodo LED +V Nel circuito di fig., con interruttore S aperto la intensità di corrente 3 attraverso è nulla; di conseguenza b=0 quindi c=0 (Transistor S LED interdetto e LED spento). Con interruttore S chiuso, sarà percorsa da corrente; la base del JT sarà percorsa da corrente tale per cui il JT dovrà risultare saturo; così comportandosi infatti, Vce sarà approssimativamente nulla e quindi il LED risulterà polarizzato direttamente. b C37 hfe=50 (min) Figura Dimensionamento del circuito: Scriviamo la KVL alla maglia di uscita; risulta : V = + V + V CC 3 C CEsat DL assumendo per il LED i seguenti dati V =, 4 DL V m DL = 0 risulta: 3 V V V = CC CEsat DL C 0, 3V = KΩ 0m Procedendo come nel caso precedente otteniamo i seguenti risultati: C 0m = = = 0, m h 50 FE min VE = = 5% = 0µ 3
= + = 0µ +V V, 4V = = = 54, 9KΩ valore commerciale 47K 0µ 3 LED b C37 nterfaccia transistor NPN - diodo LED S Nel circuito di fig. 3, con interruttore S aperto la resistenza è percorsa dalla corrente che in parte passa attraverso ed in parte scorre nella base del JT; portandolo in saturazione; così comportandosi infatti, Vce sarà approssimativamente nulla e quindi il LED risulterà polarizzato direttamente. Con interruttore S chiuso, la corrente che passa in viene dirottata a massa dal contatto ponendo Vbe=0 ciò comporta b=0 e di conseguenza il JT è interdetto ed il LED spento. Figura 3 +V nterfaccia 3 transistor NPN - diodo LED Con interruttore S aperto la resistenza non è percorsa dalla S C37 3 corrente quindi b=0 il JT è interdetto; il LED risulta acceso; con S chiuso, circola corrente in, circola in base al JT che dovrà essere saturo e quindi il LED risulta spento in quanto non percorso da corrente che ovviamente preferisce passare Figura 4 LED attraverso il transistore saturo. Porta O a diodi n figura 5 è riportata una porta O a diodi ; si tratta di una porta composta da soli elementi passivi (resistori e diodi a semiconduttore). Descriviamo il suo funzionamento con una tabella; in essa figurano nell ordine le tensioni applicate agli ingressi e (che nel nostro esempio possono assumere solo due valori 0V: livello 0 o livello basso e V: livello o livello alto); lo stato dei diodi ( se polarizzato direttamente, se polarizzato inversamente) e la tensione che appare ai morsetti di uscita (fra uscita e massa) ai capi della resistenza. Va Vb D D Figura 5 4
Dall esame della tabella si nota che, in un solo caso l uscita è pari a 0V: quando Va=Vb=0V; in tutti gli altri casi =.4V (V-0,6V). Costruiamoci ora una tabella in cui al posto dei valori di tensione ci siano i livelli logici corrispondenti tenendo presente che diremo che un ingresso o una uscita si trova a livello basso quando la tensione di quell ingresso o di quell uscita assume valore approssimativamente attorno a 0V; analogamente diremo che un ingresso o una uscita si trova a livello alto quando la tensione di quell ingresso o di quell uscita assume valore approssimativamente attorno a V. La tabella di figura viene chiamata tabella di verità della porta O. L ultima riga della tabella mette in evidenza che lasciare gli ingressi liberi, ossia non collegati né a livello 0 né a livello equivale da un punto di vista logico a collegarli a livello logico 0. Nella tabella di verità di una porta logica l ultima riga non viene mai riportata. Porta ND a diodi n figura 6 è riportata una porta ND a diodi ; si tratta di una porta composta da soli elementi passivi (resistori e diodi a semiconduttore). Descriviamo il suo funzionamento con una tabella; in essa figurano nell ordine le tensioni applicate agli ingressi e (che nel nostro esempio possono assumere solo due valori 0V: livello 0 o livello basso e V: livello o livello alto); lo stato dei diodi ( se polarizzato direttamente, se polarizzato inversamente) e la tensione che appare ai morsetti di uscita (fra uscita e massa). Dall esame della tabella si nota che, in un solo caso l uscita è pari a V: quando Va=Vb=V; in tutti gli altri casi =0,6V. Costruiamoci ora una tabella in cui al posto dei valori di tensione ci siano i livelli logici corrispondenti tenendo Va Vb D D 0 V 0 V 0 V 0 V V,4 V V 0 V,4 V V V,4 V Libero Libero 0 V 0 0 0 0 0 Libero Libero 0 presente che diremo che un ingresso o una uscita si trova a livello basso quando la tensione di quell ingresso o di quell uscita assume valore approssimativamente attorno a 0V; analogamente diremo che un ingresso o una uscita si trova a livello alto quando la tensione di quell ingresso o di Va Vb D D VCC Figura 6 Va Vb D D 0 V 0 V 0,6 V 0 V V 0,6 V V 0 V 0,6 V V V V Libero Libero V Cleto zzani 5
quell uscita assume valore approssimativamente attorno a V. La tabella di figura viene chiamata tabella di verità della porta ND. L ultima riga della tabella mette in evidenza che lasciare gli ingressi liberi, ossia non collegati né a livello 0 né a livello equivale da un punto di vista logico a collegarli a livello logico. Nella tabella di verità di una porta logica l ultima riga non viene mai riportata. 0 0 0 0 0 0 0 Libero Libero Porta NOT a JT (primo tipo usato in ambito C-MOS) n figura 7 è riportata una porta NOT a JT; si tratta di una porta composta sia da elementi passivi (resistori) sia da elementi attivi JT. Descriviamo il suo funzionamento con una tabella; in essa figurano nell ordine la tensione applicata all ingresso (che nel nostro esempio può assumere solo due valori 0V: livello 0 o livello basso e V: livello o livello alto); lo stato del JT ( se saturo, se interdetto) e la tensione che appare ai morsetti di uscita (fra collettore ed emettitore del JT). Se applico una Va pari a 0V la corrente di base b risulta nulla, il transistore risulta interdetto c è perciò nulla e con essa la caduta di tensione ai capi di 3. La tensione prelevata in uscita è pari a V. Se applico in entrata una Va pari a V, circola corrente in base che dovrà assumere valori tali da fare saturare il JT pertanto in tal caso si avrà in uscita la V CEST pari a 0,3V. Costruiamoci ora una tabella in cui al posto dei valori di tensione ci siano i livelli logici corrispondenti procedendo in modo analogo alle tabelle delle porte O e ND. La tabella di figura viene chiamata tabella della verità della funzione logica NOT. L ultima riga della tabella mette in evidenza che lasciare l ingresso libero nel circuito di fig. 7, ossia non collegarlo né a livello 0 né a livello equivale da un punto di vista logico a collegarlo a livello logico 0. Vcc Va b Figura 7 3 C37 Va JT 0 V V V 0,3V Libero V JT 0 0 Libero Cleto zzani 6
Porta NOT a JT (secondo tipo usato in ambito TTL) n figura 8 è riportata una porta NOT a JT; si tratta di una porta composta sia da elementi passivi (resistori e diodi) sia da elementi attivi (JT). Descriviamo il suo funzionamento con una tabella; in essa figurano nell ordine la tensione applicata all ingresso (che nel nostro esempio può assumere solo due valori 0V: livello 0 o livello basso e V: livello o livello alto); lo stato dei diodi D e D ( se polarizzato direttamente, se polarizzato inversamente), lo stato del JT ( se saturo, se interdetto) e la tensione che appare ai morsetti di uscita (fra collettore ed emettitore del JT). Se applico una Va pari a 0V D conduce, D non può condurre in quanto la tensione ai capi di D (0,6V) risulta insufficiente a far condurre contemporaneamente D e la giunzione E del JT (servirebbe infatti almeno una c.d.t pari a,v), pertanto b risulta nulla, il transistore risulta interdetto c è nulla e con essa la caduta di tensione ai capi di 3. La tensione prelevata in uscita è pari a V. Se applico in entrata una Va pari a V, D risulta interdetto pertanto D e la giunzione E del JT sono percorsi da corrente; circola perciò corrente in base che dovrà assumere valori tali da fare saturare il JT pertanto in tal caso si avrà in uscita la V CEST pari a 0,3V. La resistenza connessa fra ed E del JT mantiene la base a potenziale di emettitore garantendo la sicura interdizione del JT quando D risulta interdetto; ciò impedisce che sorgenti di disturbo prossime alla base del JT possano provocare la conduzione del JT quando esso deve rimanere interdetto. l valore di si sceglie imponendo che la asssuma un valore compreso fra il 5% e il 0% di b quando la giunzione base emettitore risulta polarizzata direttamente. Costruiamoci ora una tabella in cui al posto dei valori di tensione ci siano i livelli logici corrispondenti procedendo in modo analogo alle tabelle delle porte O e ND. La tabella di figura viene chiamata tabella della verità della funzione logica NOT. L ultima riga della tabella mette in evidenza che lasciare l ingresso libero nel circuito di fig. 8, ossia non collegarlo né a livello 0 né a livello equivale da un punto di vista logico a collegarlo a livello logico. +V D Va D D JT 0V V V 0,3V Libero 0,3V b D Figura 8 3 C37 JT 0 0 Libero 0 Cleto zzani 7
Porta NND a JT ( DTL) n figura 9 è riportata una porta NND a JT in tecnologia DTL +V 3 (Diode Transistor Logic / Logica a Diodi e Transistori); si tratta di una porta composta sia da elementi passivi (resistori e diodi) sia da D D D3 elementi attivi (JT). Descriviamo il suo funzionamento con una tabella; in essa figurano nell ordine la tensione applicata agli ingressi b C37 e (che nel nostro esempio può assumere solo due valori 0V: livello 0 o livello basso e V: livello o livello alto); lo stato dei diodi D, D e D3 ( se polarizzato direttamente, se Figura 9 polarizzato inversamente), lo stato del JT ( se saturo, se interdetto) e lo stato del LED in serie al circuito di collettore Va 0V 0V Vb 0V V D D D3 JT V V ( se acceso, se spento). V 0V V Esaminiamo di questa tabella la riga n. : se applico una Va pari a 0V e una Vb pari a V, D conduce, D non conduce, D3 V Libero V Libero 0,3V 0,3V non può condurre in quanto la tensione ai capi di D (0,6V) risulta insufficiente a far condurre contemporaneamente D3 e la giunzione E del JT (servirebbe infatti almeno una c.d.t pari a,v), pertanto b risulta nulla, il transistore risulta interdetto c è nulla e la tensione di 0 0 0 0 uscita vale V. Esaminiamo ora la riga n. 4 : se applico ad entrambi gli ingressi una V pari a V, D e D risultano interdetti, D3 e la 0 Libero Libero 0 giunzione E del JT sono polarizzati direttamente; circola perciò corrente in base che dovrà assumere valori tali da fare saturare il JT pertanto in tal caso si avrà in uscita la V CEST pari a 0,3V. Costruiamoci ora una tabella in cui al posto dei valori di tensione ci siano i livelli logici corrispondenti procedendo in modo analogo alle tabelle delle porte O e ND. La tabella di figura viene chiamata tabella della verità della funzione logica NND. L ultima riga della tabella mette in evidenza che lasciare l ingresso libero nel circuito di fig. 9, ossia non collegarlo né a livello 0 né a livello equivale da un punto di vista logico a collegarlo a livello logico. ibliografia Giometti Frascari Elettrotecnica Elettronica e Telecomunicazioni vol. e per PS - Calderini ologna Giometti Frascari Elettronica nalogica - Calderini ologna Cleto zzani 8