Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni D

Transcript

1 Ingegneria dell Informazione Modulo SISTEMI ELETTONICI D SISTEMI DI ELABOAZIONE DIGITALE DEI SEGNALI - Sommatore Digitale:» Definizione delle caratteristiche funzionali di un blocco di elaborazione digitale» Definizione delle specifiche del sommatore 7-Jan-2 - Obiettivi del gruppo di lezioni D Soluzioni analogiche/digitali: analisi sistemistica Caratteristiche funzionali di sistemi di elaborazione del segnale analogici e digitali Struttura di un sistema elaborazione digitale del segnale Architettura di sistemi di elaborazione digitale del segnale Blocchi funzionali e loro organizzazione in uno schema di elaborazione digitale Esempio di riferimento:» Progetto di filtri numerici e analisi delle prestazioni. 7-Jan-2-2 Obiettivi di questa lezione () Analisi del blocco di Elaborazione Digitale: Architetture di elaborazione:» ete logica combinatoria e sequenziale,» egistri di temporizzazione;» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline Conversione D/A;» Convertitore D/A,» Filtro di ricostruzione; Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale, 7-Jan-2-3 Page

2 Catena completa A - D - A A LIMITATOE AMPLIFICATOE FILTO Il convertitore D/A fornisce in uscita una sequenza di gradini, di ampiezza corrispondente ai campioni numerici presentati al suo ingresso. SAMPLE/HOLD A/D D ELABOAZIONE DIGITALE CONVETITOE D/A La sequenza di gradini ha uno spettro multiplo (analogo al segnale dopo il S/H). Lo spettro principale deve essere estratto con un filtro passa-basso (di ricostruzione). FILTO DI ICOSTUZIONE A 7-Jan-2-4 Elaborazione digitale - a I dati della sequenza in ingresso non devono accumularsi all interno del blocco di elaborazione: Deve essere generato un dato valido in uscita ogni Ts=/Fs: Fs è il throughput (quantità di dati forniti/sec) del sistema. Il risultato dell elaborazione di Din-j compare in uscita con un ritardo Tel (tempo di elborazine o latenza); Tel può essere > o < di Ts; Ts e Tel sono due parametri diversi. Ts Din- Din- Din-2 Din-3 Tel ELABOAZIONE DIGITALE Ts 7-Jan-2-5 Elaborazione digitale - b Il blocco di elaborazione digitale puo lavorare in modo puramente combinatorio a patto di garantire un dato valido ogni Ts» solitamente possibile quando l elaborazione non risulta troppo pesante. può suddividere l elaborazione in piu fasi in cascata utilizzando elementi di memoria intermedi» permette di aumentare la complessità mettendo in cascata più moduli. Dato che l elaborazione deve svolgersi ogni Ts solitamente i blocchi di elaborazione digitale lavorano in modo sincrono rispetto al segnale CLK, con frequenza Fs = Fck» segnale di cadenza, di clock, di orologio. 7-Jan-2-6 Page 2

3 Elaborazione combinatoria Nella catena non sono presenti elementi di memoria o di risincronizzazione (registri, latch) Il tempo di elaborazione Tel dipende solo dal ritardo Tp dei circuiti logici presenti nel modulo:»tel = Tp Detta anche elaborazione asincrona Ts Din Elaborazione combinatoria (ritardo Tp) Din- Din- Din-2 Din-3 Tel Jan-2-7 egistri e latch Specifica funzionale: Un EGISTO o LATCH legge il dato di ingresso Di in corrispondenza del segnale di clock CK, e lo mantiene stabile all uscita Do fino al clock successivo. Il latch garantisce che il dato di ingresso alla logica combinatoria rimanga stabile per il tempo Ts, durante il quale può essere svolto il calcolo delle uscite. CK Di Ts Ts Di- Di- Di-2 Di Do Do- Do- Do-2 Do LATCH CK 7-Jan-2-8 Elaborazione sincrona Nella catena sono inseriti registri o latch (), con funzione di risincronizzazione Il tempo di elaborazione Tel dipende dal periodo Ts del segnale di sincronizzazione:» Tel = Ts; deve essere Ts > Tp Din Elaborazione sincrona Elaborazione combinatoria (ritardo Tp) Ts Din- Din- Din-2 Din-3 Tel Fs=Fck 7-Jan-2-9 Page 3

4 Elaborazione pipeline Nella catena sono presenti elementi di risincronizzazione (registri o latch) in sequenza. Il ritardo Tel (tempo di latenza) è un multiplo di Ts» Tel = K Ts; Ts > Tp Viene generato un nuovo dato ogni Ts Elaborazione pipeline Ts Din- Din- Din-2 Din-3 Din F Tp F2 Tp Tel (latenza) - - Fck 7-Jan-2 - Elaborazione a programma I blocchi F e F2 della struttura pipeline possono essere compattati: Un unico blocco combinatorio (Unità di elaborazione, Arithmentic Logic Unit, ALU) opera sequenzialmente sui dati:» il tipo di operazione eseguire è comandato dalle istruzioni Elaborazione a programma» la sequenza di istruzioni forma il programma» Il ritardo Tel è ancora un multiplo di Ts Vantaggi:» meno HW Difetto»lento Din Programma.. istruzione.... CK ALU 7-Jan-2 - Uso di DSP e microprocessori Nel caso nel quale la funzione digitale da eseguire sui dati sia particolarmente complessa puo risultare conveniente utilizzare come blocco digitale un microprocessore o un processore per l elaborazione digitale dei segnali (Digital Signal Processor - DSP). Din Istruzioni DSP CK L utilizzo di un DSP può introdurre una latenza assai più elevata rispetto a soluzioni HW dedicate 7-Jan-2 - Page 4

5 Obiettivi di questa lezione () Analisi del blocco di Elaborazione Digitale: Architetture di elaborazione:» ete logica combinatoria e sequenziale,» egistri di temporizzazione;» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline Conversione D/A;» Convertitore D/A,» Filtro di ricostruzione; Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale, 7-Jan-2-3 CONVETITOE D/A Funzionalmente effettua l operazione complementare rispetto al convertitore A/D. La sequenza di dati in ingresso viene trasformata in una sequenza di tensioni corrispondenti. Per una rappresentazione in modulo del dato, la funzione realizzata dal DAC e del tipo : V = K 2 b out i i i I bi sono i bit della parola da convertire con valori,. 7-Jan-2-4 Esempio: convertitore D/A a 4 bit S V (lezione C5) Ciascun ingresso Vi vale /Vr a seconda dello stato di Si. Gli interruttori Si sono comandati dai bit Bi S2 S3 S4 V V 2 V 3 V f _ + A.O. Vu posizione MSB LSB bit B4 B3 B2 B peso Jan-2-5 Page 5

6 Esercizio: analisi convertitore D/A S V = 8 k, 3 = 2 k, f = 5 k Vr = 3 V 2 = 4 k 4 = k S2 S3 S4 V 2 V 3 V f _ Vu Vu(Bi) =? V + A.O. 7-Jan-2-6 Analisi convertitore D/A - b S V D: A: =? D: A: =? D: A: =? S2 S3 S4 V V 2 V 3 V f _ + A.O. Vu Quanto vale LSB? Quale fondo scala (Vu per )? 7-Jan-2-7 Filtro di ricostruzione - a La sequenza di tensioni all uscita del D/A è una serie di gradini per ricostruire un segnale analogico di tipo continuo è necessario un filtro di tipo passa-basso (di ricostruzione)» Prima del filtro di ricostruzione può essere inserito un S/H per ridurre l effetto dei disturbi transitori (glitch) che si possono originare nel processo di conversione D/A. D/A S&H CONVETITOE DIGITALE/ANALOGICO FILTO PASSA- BASSO DI ICOSTUZIONE 7-Jan-2-8 Page 6

7 Filtro di ricostruzione - b Il filtro di ricostruzione può correggere la distorsione spettrale dovuta al mantenimento. Dopo il filtro può essere necessario un amplificatore (adattamento del segnale al carico). Operazione duale al signal conditioning 7-Jan-2-9 Obiettivi di questa lezione () Analisi del blocco di Elaborazione Digitale: Architetture di elaborazione:» ete logica combinatoria e sequenziale,» egistri di temporizzazione,» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline Conversione D/A;» Convertitore D/A,» Filtro di ricostruzione; Progetto di un combinatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale, 7-Jan-2-2 Combinatore digitale Il combinatore deve realizzare l operazione: Vout = A * Vin + A2 * Vin2 le operazioni richieste sono:»filtro» moltiplicatore» sommatore Nel seguito: analisi delle soluzioni di progetto per il sommatore digitale» questa lezione, con specifiche generalizzate analisi delle soluzioni di progetto per il moltiplicatore» lezione D3 esempio di progetto per il filtro» lezione D4 7-Jan-2-2 Page 7

8 Sistema di riferimento - c Sottomoduli funzionali amplificatore/limitatore di ampiezza» protegge da sovratensioni tutta la catena» adatta il livello del segnale agli stadi successivi filtro» limita la banda del segnale,» evita sovrapposizione degli spettri moltiplicatore» genera i battimenti somma e differenza sommatore» combinazione i segnali di ingresso traslati in unico segnale 7-Jan-2-22 Sommatore: specifiche Si deve realizzare un sommatore con le seguenti caratteristiche: Funzione: Vout = 5 * Vin + 3 * Vin2 Dinamica in ingresso» Vin = [- V, + V], Vin2 = [-2 V, +2 V] Banda dei segnali in ingresso khz Errore <,3 % (per il digitale riferito alla sola quantizzazione) Caratteristiche del convertitore A/D disponibile bit in C2, Input ange [-V,+V], tempo di conversione µs 7-Jan-2-23 Combinatore digitale - SOLUZIONE : Funzione da realizzare e limiti:» Vout = 5 * Vin + 3 * Vin2; Vin < V, Vin2 < 2 V. Utilizzare i circuiti di condizionamento (amplificatore) per realizzare la moltiplicazione per pesi tali da garantire sia il rapporto 5/3 per Vin/Vin2, che l adattamento alla dinamica d ingresso del convertitore A/D ( V max). I coefficienti da usare sono:» /2 = 5 per Vin2, 5 * 5/3 = 8,33 per Vin La funzione viene realizzata come:» Vout = 8,33 * Vin + 5 * Vin2 7-Jan-2-24 Page 8

9 Combinatore digitale - struttura Vin *8,3 Vin2 *5 A/D A/D Fs = 2 khz D/A 7-Jan-2-25 Combinatore digitale: timing Parametri di temporizzazione La banda dei segnali in ingresso khz richiede una frequenza di campionamento di almeno 2 khz, a cui corrisponde Ts= 5µs.» In pratica si lavora sempre sopra il limite di Nyquist, per allentare le specifiche dei filtri anti-aliasing.» In questo esempio è opportuno campionare ad almeno 3 khz. Il periodo 5µs è l intervallo nel quale eseguire l operazione di somma digitale dei due dati rappresentati su bit in C2. Se ciascun canale ha un convertitore A/D indipendente, il tempo di conversione Tc deve essere inferiore a 5 µs. Se lo stesso convertitore A/D è utilizzato per i due canali, il tempo di conversione Tc deve essere inferiore a 25 µs. 7-Jan-2-26 Sommatore digitale: fondo scala - a Il sommatore si trova in ingresso due dati su k bit con k= e deve produrre in uscita un nuovo dato significativo su k bit. In realtà il risultato ha 3 bit: K K+ K 7-Jan-2-27 Page 9

10 Sommatore digitale: fondo scala - b iportare la dinamica di uscita a bit (K) puo essere effettuato in HW in diversi modi: K K+? K K trascurando il bit K+ (MSB) saturando su K bit trascurando il bit (troncare LSB) arrotondando e troncando gli LSB (nel caso di troncamento di piu bit) 7-Jan-2-28 SOMMATOE DIGITALE Do Facendo un analogia con la somma analogica dei due segnali raprresentati digitalmente si ha: k+ bit k bit LSB saturando max pos. K bit max neg. K bit max pos. K bit max neg. K bit max pos. (K +)bit max pos. K bit max neg. K bit max neg. (K +) bit 7-Jan-2-29 Sommatore dig.: saturazione Trascurare il bit k+ (MSB o segno) produce un errore max pari all intera dinamica su k bit; Saturare al massimo positivo (... ) e al massimo negativo (... ) produce un comportamento molto simile a quello analogico con un errore limitato (max = metà dinamica); Troncare l LSB offre i migliori vantaggi in termini di rappresentabilita del segnale in quanto attua uno scalamento omogeneo di un fattore 2 (questo comportamento puo essere ancora migliorato effettuando un arrotondamento prima del troncamento). 7-Jan-2-3 Page

11 Sommatore digitale L elemento base per realizzare un sommatore e il FA: 3 bit 2^k 2^k, 2^(k+) FULL-ADDE cout ci ai bi sout coout dec. bi ai FA ci sout 2^k 2^k 2^k 2^k 2^k+ *2^k *2^k *2^k 2*2^k *2^k 2*2^k 2*2^k 3*2^k 7-Jan-2-3 Sommatore ripple carry - a b3 a3 s4 FA s3 Un sommatore di due dati A e B su 4 bit puo essere realizzato mettendo in catena 4 Full Adder. b2 a2 FA s2 Questa struttura viene detta a ripple carry ovvero il riporto viene propagato al FA successivo. b a b a FA FA s s Caratteristiche: strutturalmente molto semplice il ritardo complessivo puo essere molto elevato nel caso di un numero di bit in ingresso elevato. LSB 7-Jan-2-32 Sommatore ripple carry - b Il ritardo e proporzionale alla posizione nella catena dei riporti e il risultato e valido quando s4 diventa stabile S4 S3 S2 S S B A t 7-Jan-2-33 Page

12 Combinatore digitale - 2 SOLUZIONE 2: Funzione da realizzare e limiti:» Vout = 5 * Vin + 3 * Vin2; Vin < V, Vin2 < 2 V. Utilizzare i circuiti di condizionamento (amplificatori) solo per adattare Vin e Vin2 alla dinamica dei convertitori A/D (V).» i coefficienti da usare sono:» / = per Vin, /2 = 5 per Vin2 ealizzare digitalmente i pesi della somma utilizzando due moltiplicatori (digitali) con» K = 5/ =,5 e K2 = 3/5 =,6. La funzione è così realizzata come:» Vout = ( * Vin) *,5 + (5 * Vin2) *,6 7-Jan-2-34 Combinatore digitale: struttura 2 Vin *2 Vin2 * Fs = 2 khz S A/D S2 A/D K K2 D/A 7-Jan-2-35 Moltiplicatore digitale - a L operazione di moltiplicazione digitale richiede l utilizzo di un blocco HW che dati il moltiplicando su K bit (in C2) e il moltiplicatore L bit (in C2) produca in uscita un nuovo dato ancora su K bit. Nel caso di un moltiplicatore HW, L questo produce un K (K+L)- risultato con la K massima precisione su? (K+L) - bit in C2 S K anche in questo caso bisogna riportare l uscita su K bit. 7-Jan-2-36 Page

13 Moltiplicatore digitale : algoritmo Struttura di un moltiplicatore parallelo per operandi A, B su 4 bit con rappresentazione in modulo: a3 a2 a a b3 b2 b b a3b a2b ab ab a3b a2b ab ab a3b2 a2b2 ab2 ab2 a3b3 a2b3 ab3 ab p6 p5 p4 p3 p2 p p 7-Jan-2-37 Moltiplicatore digitale: struttura a3 a2 a a b MOLTIPLICATOE PAALLELO b b2 b3?????? 7-Jan-2-38 Moltiplicatore digitale - d Anche in questa soluzione del sommatore digitale l intervallo entro il quale devono essere eseguite le operazioni di prodotto e di somma e di 5 µs che non presenta alcun problema rispetto alle tecnologie attualmente disponibili: i ritardi per le quali sono di almeno 3 ordini di grandezza inferiori. In generale nelle strutture HW conviene non porre in cascata diretta blocchi complessi quali moltiplicatori e sommatori, ma interporre elementi di memoria (registri) sincronizzati su fs. 7-Jan-2-39 Page 3

14 Combinatore digitale S S2 K fs S S2 K fs K2 fs K2 fs fs 7-Jan-2-4 Sommario lezione Analisi del blocco di Elaborazione Digitale: Architetture di elaborazione:» ete logica combinatoria e sequenziale,» egistri di temporizzazione;» Sistema programmabile, Digital Signal Processor (DSP)» Strutture seriali e pipeline Conversione D/A;» Convertitore D/A,» Filtro di ricostruzione; Progetto di un sommatore digitale:» Definizione delle specifiche, analisi delle possibili soluzioni,» Problemi di rappresentazione: troncamento, saturazione,» Sommatore e moltiplicatore digitale 7-Jan-2-4 Prerequisiti lezione D3 Lezione D3 - Filtro a media mobile Prerequisiti»» iferimenti sul testo»» 7-Jan-2-42 Page 4