Page 1. Elettronica delle telecomunicazioni 2003 DDC 1. Politecnico di Torino Facoltà dell Informazione. Contenuti del Gruppo B

Transcript

1 Modulo Politecnico di Torino Facoltà dell Informazione Elettronica delle telecomunicazioni Anelli ad aggancio di fase (PLL) B5 - Sintetizzatori, DDS, 4046» sintetizzatori a interi» sintetizzatori frazionari» sintesi digitale diretta (DDS)» PLL integrato tipo 4046 Contenuti del Gruppo B Principio di funzionamento del PLL Schema a blocchi, ordine, parametri, errore di fase, Circuiti per PLL, circuiti a pompa di carica VCO e rumore di fase Applicazioni Demodulatori AM, FM, FSK, PSK Sintetizzatori interi e frazionari, sintesi digitale diretta (DDS) data recovery e sincronizzazione clock Laboratorio 3 e 4: Campi di cattura e mantenimento, sintetizzatore frazionario DDC DDC Sintetizzatore di frequenza Ingresso: frequenza di riferimento Fr Divisore modulo N tra VCO (frequenza Fu) e DF Fi = Fr; Fu/N = Fo; Fu = N Fr Divisore modulo N su ingresso Fi = Fr/M; Fu/N = Fr/M; Fu = N/M Fr Risoluzione in frequenza Per elevata risoluzione alti M e N» basse Fi e Fo, polo di F(s) a frequenza bassa (1/10 Fi)» risposta lenta DDC DDC Sintetizzatore di frequenza Sintetizzatori frazionari Rapporto tra interi Per avere un piccolo passo di variazione per Fo: alti rapporti di divisione frequenze basse (pari allo step) sul DF filtro F(s) con bassa frequenza di taglio risposta al transitorio (variazioni di Fo) lenta Sintetizzatori frazionari: Variazione periodica di uno dei rapporti di divisione tra N e N+1 La frequenza media dipende dal duty cycle della variazione la FM residua determina rumore di fase e spurie» è possibile correggerle perchè la FM è nota DDC DDC Page DDC 1

2 Esempio di sintetizzatore frazionario Esempio Per realizzare P canali da Con sinterizzatore a interi frequenza di riferimento = Fi e Fo =» Banda di F(s) =.» Tempo di risposta all 1 % Con sintetizzatore frazionario frequenza di riferimento = Fi e Fo =» Banda di F(s) =.» Tempo di risposta all 1 % a DDC DDC Sintesi digitale diretta Direct Digital Synthesis: DDS viene generata una tabella con i campioni del segnale» ROM, RAM riempita con algoritmi HW o SW, la tabella viene esplorata ciclicamente il segnale analogico è ottenuto con conversione D/A per variare la frequenza si può cambiare» la cadenza di scansione» il passo di scansione Applicabile a qualunque forma d onda tecnica delle wavetable Permette di generare direttamente segnali modulati DDC DDC Schema a blocchi di DDS Modulazioni Inseribili direttamente in forma numerica AM moltiplicare i campioni in uscita (shift se per potenze di 2) FM variare il passo di scansione PM sommare una costante durante la scansione DDC DDC Page DDC 2

3 Riduzione della tabella DAC nonlineare Sfruttare le simmetrie esempio: sinusoide» semiperiodi» quarti di periodo Calcolare i campioni per valori di fase intermedi con interpolazione La funzione sen(x) può essere realizzata dal DAC Approssimazione a segmenti Viene eliminata la ROM; l indirizzo generato dall accumulatore di fase va direttamente al DAC Purezza spettrale in uscita legata alla risoluzione in ampiezza» num bit in uscita (ROM, DAC)» N bit, risoluzione 1/2N, 20 N log 2 = 6 N db DDC DDC DDS commerciale (AD7008) DDC DDC PLL integrato tipo 4046 Caratteristiche particolari CD4046 serie 4000 CMOS (1970) frequenza massima K MHz due Demodulatori di Fase 74HC4046 serie 74HC (1990) frequenza massima K 10 MHz tre Demodulatori di Fase PLL per segnali digitali e analogici realizzato con tecnologie digitali accetta in ingresso segnali Analogici oppure Digitali Scelta del DF più adatto a segnali/applicazione XOR, FF, PFD + pompa di carica (guadagno ) Filtro esterno scelta R-C, R-R-C,... Anello apribile inserimento di divisori permette di realizzare sintetizzatori DDC DDC Page DDC 3

4 Schema a blocchi Circuito di ingresso Possibilità di inserire divisori tra VCO e DF Scelta tra diversi demodulatori di fase Segnali A trasformati in D si perde informazione!! Comparatore con soglia a Vdd/2 (circa) inverter con reazione Vi = Vo punto di funzionamento a cavallo della soglia Componenti del VCO Filtro di anello esterno Ingresso con accoppiamento capacitivo (esterno) DDC DDC XOR segnali con DC 50% aggancio con θe = π/2 DF a XOR segnali con duty cycle 50 % (o quasi) Circuito sequenziale asincrono PFD uscita 3-S (pompa di carica), guadagno di anello infinito aggancio con θe = 0 Flip Flop trasforma le transizioni in impulsi aggancio con θe = π/2 Vc è una tensione continua con ondulazione DDC DDC DF a PFD guadagno infinito (pompa di carica) DF a Flip Flop (usa le transizioni) guadagno finito Vc è una tensione continua con ondulazione DDC DDC Page DDC 4

5 VCO del 4046 Parametri dl VCO Componenti esterni: R1, R2, C R2 Circuito I-C V = I t /C» tempo di carica inversamente proporzionale alla corrente F = K I» frequenza proporzionale alla corrente I = I1 + I2 I1 = Vc/R1 variazione di frequenza I2 = Vdd/R2 offset di frequenza (freq iniziale) R DDC DDC Caratteristica f(vc) Sommario lezione B5 Controllo di pendenza con R1 Controllo della frequenza iniziale con R2 f Sintetizzatori principio dei sintetizzatori sintetizzatori a interi sintetizzatori frazionari R2 R1 Sintesi digitale diretta principio del DDS parametri di un DDS Vc struttura del CD 4046 demodulatore a PFD pompa di carica e VCO DDC DDC Prossima lezione (B6) Demodulatori PSK aggancio di segnali modulati in fase Recupero dati/clock trasmissioni seriali veloci Risincronizzazione del clock moltiplicatori di frequenza, sincronizzazione con DLL Esercizi Sincronizzatori e separatori dati/clock moltiplicazione e risincronizzazione del clock DDC Page DDC 5