Modellazione RTL. Modulo 7

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Modellazione RTL. Modulo 7"

Transcript

1 Modellazione RTL Modulo 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB)

2 Register Transfer Level Esistono molti modi per implementare una determinata funzionalità tramite un dispositivo digitale. Fra questi, l approccio adottato nella grande maggioranza dei casi è quello RTL, grazie al fatto che: E il più semplice da realizzare E il maggiormente supportato da tool automatici Dà maggiori garanzie di arrivare ad un risultato funzionante in breve tempo 2

3 Struttura RTL Un dispositivo modellato in termini RTL è un oggetto che implementa la sua funzionalità memorizzando i dati su registri in istanti di tempo predeterminati (in corrispondenza dei colpi di clock) e trasferendo tali dati da registro a registro eventualmente elaborandoli e trasformandoli in maniera opportuna secondo una sequenza particolare Gli elementi di memorizzazione sono dunque solo i registri ed i dati vengono elaborati attraverso blocchi di logica combinatoria interposti fra un registro e l altro. Da qui il nome Register Transfer Level 3

4 Inputs Outputs Struttura RTL REG Logica combinatoria REG Logica combinatoria REG REG Logica combinatoria REG clock 4

5 Circuiti sincroni Un dispositivo modellato in RTL è un dispositivo sincrono, ossia che memorizza i dati in corrispondenza dei fronti di un segnale di sincronia detto CLOCK Gli elementi di memoria dei registri sono dunque realizzati per mezzo di flip-flop e NON di latch (che hanno il problema della trasparenza) Durante il periodo del clock le uscite dei registri vengono elaborate e trasformate dalla logica combinatoria fino a presentarsi in ingresso al registro successivo dove verranno memorizzati al prossimo colpo di clock 5

6 Esempio: memorizzazione su latch Y=Y+C C[7:0] + EN Y[7:0] Registro costituito da 8 latch D con enable Finché EN=1 il latch è trasparente e la somma e Y continua ad essere aggiornato (Y=Y+C+C+C+ ). Si crea cioè un percorso diretto ad anello fra ingresso ed uscita e non si può essere certi di quante volte verrà fatta la somma 6

7 Esempio: memorizzazione su flip-flop C[7:0] + CLK Y[7:0] Registro costituito da 8 flip-flop D Adesso sappiamo che il nuovo valore verrà memorizzato sul registro solo in corrispondenza del fronte del clock, a prescindere del periodo in cui CLK resta alto o basso e possiamo sapere esattamente quante volte viene fatta la somma contando i colpi di clock 7

8 Struttura di un progetto Il progetto deve essere organizzato con una precisa struttura che ne garantisca il funzionamento In un modello RTL il dispositivo è costituito da: Un insieme di registri (dove vengono memorizzati i dati e gli eventuali risultati parziali) Blocchi di logica combinatoria di elaborazione Logica di controllo che stabilisce in quale modo i dati debbano essere elaborati ed in quale sequenza 8

9 Datapath e controllo L insieme dei registri e della logica combinatoria costituisce il datapath (percorso dei dati), la logica che determina la sequenza delle operazione è chiamata controllo Il datapath esegue le operazioni e memorizza i dati Il controllo pilota opportunamente il datapath perché implementi le operazioni corrette Per sequenziare opportunamente le operazioni, il controllo deve generare dei segnali di controllo diretti verso il datapath e ricevere in ingresso dal datapath eventuali segnali di stato 9

10 Datapath e controllo La generica struttura di un blocco digitale è data quindi dallo schema seguente: Inputs Segnali di stato Datapath (registri e logica combinatoria) Segnali di controllo Outputs Controllo (FSM) 10

11 Esempio: datapath e controllo Proviamo ad identificare il datapath ed il controllo di un sistema per la preparazione di un piatto di spaghetti alla carbonara 11

12 Esempio La preparazione della pasta alla carbonara deve essere fatta rispettando la seguente ricetta: Riempire un pentola di acqua, salarla e portare ad ebollizione Quando l acqua bolle gettare la pasta, passati 8 minuti scolare Nel frattempo tagliare a dadini la pancetta e mettere a scaldare l olio in una padella Quando l olio è caldo gettare la pancetta nella padella In una ciotola versare tuorlo ed albume di un uovo, aggiungere un pizzico di sale, del latte e del parmigiano Sbattere il composto energicamente Quando la pancetta è diventata croccante spegnere il fuoco sotto la padella Unire la pasta cotta al dente alla pancetta ed all uovo sbattuto Aggiungere parmigiano a gusto 12

13 Dati: Esempio Spaghetti, acqua, olio, pancetta, uovo, latte, sale, parmigiano Datapath: Pentola, padella, ciotola, fruste, fornelli, mestolo, orologio Controllo: Cuoco Segnali di controllo: Agire sugli interruttori dei fornelli, sullo sbattitore, dosare gli spaghetti e gli altri ingredienti Segnali di stato: Vapore di ebollizione dell acqua, aspetto della pancetta croccante 13

14 Esempio In questo caso il datapath è costituito da tutti quegli strumenti che sono necessari per trasformare gli ingredienti (pasta, acqua, olio, pancetta, uovo, latte, sale, parmigiano) nel piatto finale Gli ingredienti sono quindi i dati del problema ed il datapath è costituito dall insieme della pentola, la padella, la ciotola, lo sbattitore ed i due fornelli, necessari per trasformare gli ingredienti in una carbonara Il controllo è evidentemente il cuoco che si incarica di applicare le istruzioni della ricetta nell ordine opportuno I segnali di stato che provengono dal datapath dicono al controllo quando è necessario intervenire, ad esempio il vapore che sale dalla pentola avverte che l acqua bolle ed è tempo di gettare la pasta, l aspetto della pancetta avverta che è il momento di spegnere il fuoco sotto la padella I segnali di controllo sono tutte le azioni che il cuoco mette in atto per fare progredire la preparazione al momento e nell ordine giusti 14

15 Esempio Inputs: Acqua, sale, olio, uova, latte, parmigiano, pancetta, spaghetti Segnali di stato Temperatura dell acqua, temperatura dell olio, conteggio timer, colore pancetta Datapath Pentola, padella, ciotola, frusta, scolapasta, fornelli Segnali di controllo Accensione fornello, spegnimento fornello, buttare la pasta, scolare la pasta Outputs: pasta alla carbonara Controllo Cuoco 15

16 Modellazione RTL I passaggi da compiere per modellare correttamente un circuito a partire dalle specifiche che ne descrivono il funzionamento sono dunque: Identificare INGRESSI ed USCITE del modulo Definire i REGISTRI di cui si ha bisogno nel datapath Definire la LOGICA COMBINATORIA richiesta nel datapath Identificare la LOGICA DI CONTROLLO per la gestione della operazioni Inoltre, è sempre necessario definire la STRATEGIA DI RESET. Sappiamo infatti che all accensione di un circuito non è possibile sapere in quale stato esso si trovi perché i registri si inizializzano ad un valore casuale. E dunque necessario portarsi in uno stato noto attraverso un opportuno meccanismo di reset 16

17 Modellazione RTL In pratica il datapath risulta essere costituito da alcuni REGISTRI ed un insieme di blocchi di logica combinatoria come MUX, ADDER, SHIFTER, ALU I segnali di stato che provengono dal datapath sono in genere condizioni logiche (il contenuto di un registro è andato a zero, una somma ha dato overflow, etc.) I segnali di controllo generati dalla macchina a stati sono tipicamente i segnali di abilitazione dei registri (quando il dato è pronto bisogna abilitare il registro perché lo memorizzi al prossimo colpo di clock), i segnali di controllo dei multiplexer, i segnali di selezione delle ALU, etc. 17

18 Esempio contatore: specifica Modellare un contatore programmabile a 8 bit. Il contatore ha i seguenti ingressi: clk, rst : clock e reset, entrambi a singolo bit load, en_count: caricamento della durata del conteggio ed abilitazione al conteggio, entrambi a singolo bit din[7:0]: durata del conteggio (8 bit) Ha un uscita done che identifica la fine del conteggio Il funzionamento è il seguente: Non appena il segnale load va alto (e fino a che resta alto) il contatore viene inizializzato al valore presente su din e l uscita done va bassa. Dopo che load torna basso il contatore, non appena il segnale en_count va alto, inizia a decrementare il valore memorizzato fino a che non arriva a zero. A tal punto porta alta l uscita done e si mette in attesa 18

19 Esempio contatore: modellazione Primo passo della modellazione è l identificazione degli ingressi e delle uscite, nel nostro caso è molto semplice perché la specifica di partenza era così dettagliata da elencare uno per uno ciascun ingresso e ciascuna uscita. In generale questo non è scontato, la specifica può essere più generica ed è compito del progettista capire di quali ingressi e quali uscite ha bisogno Ingressi clock rst din load en_count Uscite done 19

20 Esempio contatore : schema Inputs: din[7:0] load en_count Segnali di stato Datapath Segnali di controllo Outputs: done Controllo 20

21 Esempio contatore: datapath (registri) Per identificare il datapath è necessario individuare registri e logica combinatoria richiesti per implementare la funzionalità. REGISTRI: Servono: un registro per memorizzare il valore di partenza del conteggio ed un registro dove memorizzare il nuovo valore assunto dal conteggio. Questi due registri possono però essere lo stesso registro perché il valore di partenza ci serve solo all inizio e poi non più. Il nuovo valore assunto dal conteggio può quindi essere memorizzato nel registro su cui inizialmente avevamo messo il valore di partenza. COUNT_REG 21

22 Esempio contatore: datapath (logica) LOGICA COMBINATORIA: Decrementatore: serve per decrementare il contenuto del registro Multiplexer: serve per decidere cosa scrivere nel registro (il dato in ingresso oppure l uscita del decrementatore o l uscita stessa del registro) Comparatore: per verificare se il contenuto del registro è nullo 22

23 Esempio contatore: datapath -1 din[7:0] MUX REG ==0? done Segnali di stato Segnali di controllo sel[1:0] clk 23

24 Esempio contatore : schema Inputs: din[7:0] load en_count Segnali di stato: done MUX -1 REG ==0? Segnali di controllo: sel[1:0] Outputs: done Controllo 24

25 Esempio contatore: controllo Il controllo è una macchina a stati che prende in ingresso i segnali load, en_count ed il segnale done per decidere come sequenziare le operazioni: Il controllo deve decidere quale segnale fare andare in ingresso al registro a seconda che il conteggio sia finito (done), oppure che sia necessario caricare un nuovo valore (load) Si tratta ovviamente di una macchina a stati così semplice che la si sarebbe potuta implementare in modo implicito 25

26 Esempio contatore: controllo Se realizziamo la macchina con una struttura Mealy serve un solo stato perché basta guardare gli ingressi per decidere quale sia l azione da compiere: Se LOAD = 1 bisogna memorizzare din sul registro altrimenti Se EN_COUNT = 1 e DONE = 0 bisogna memorizzare sul registro l uscita del decrementatore altrimenti Se DONE = 1 bisogna memorizzare sul registro l uscita del registro stesso 26

27 Esempio contatore: controllo In pratica questo particolare circuito è così semplice da non avere bisogna di un controllo con memoria (una macchina a stati). Il controllo si riduce quindi a semplice logica combinatoria (ottenuta dalla trascrizione verilog del comportamento voluto, espresso nel lucido precedente da if else) Si tratta di un caso particolare, ovviamente, data la semplicità del circuito che si voleva realizzare (in pratica tutta la memoria necessaria è dentro il datapath). Non esistendo la macchina a stati non è neanche necessaria una strategia di reset 27

28 Esempio contatore : schema Inputs: din[7:0] load en_count Segnali di stato: done MUX -1 REG ==0? Segnali di controllo: sel[1:0] Outputs: done Logica Combinatoria 28

29 Input clk, rst : clock e reset go : partenza elaborazione din [3:0] : dati in ingresso Output Esempio: media dout [7:0] : media di 4 ingressi successivi data_valid : dato in uscita valido Funzionamento: Il sistema resta in attesa del segnale go. Non appena go va alto acquisisce sequenze di 4 dati sul bus di ingresso din e ne calcola la media. Quando la media è pronta data_valid va alto. Se go torna basso prima che la media sia pronta si torna in attesa del segnale go interrompendo l elaborazione (data_valid basso). 29

30 Esempio media: modellazione Primo passo della modellazione è l identificazione degli ingressi e delle uscite, nel nostro caso è molto semplice perché la specifica di partenza era così dettagliata da elencare uno per uno ciascun ingresso e ciascuna uscita. In generale questo non è scontato, la specifica può essere più generica ed è compito del progettista capire di quali ingressi e quali uscite ha bisogno Ingressi clock rst din[3:0] go Uscite dout[7:0] data_valid 30

31 Esempio media : schema Datapath Inputs: din[3:0] go Segnali di stato Segnali di controllo Outputs: data_valid dout[7:0] Controllo 31

32 Esempio media: datapath (registri) Per identificare il datapath è necessario individuare registri e logica combinatoria richiesti per implementare la funzionalità. REGISTRI: Servono dei registri dove memorizzare i 4 numeri da sommare ed uno dove memorizzare la loro media. In realtà, però, non è necessario memorizzare i dati ma solo le somme parziali che possono essere memorizzate in un unico registro (i dati in ingresso servono infatti solo al momento del calcolo della somma e poi non più). REG_SUM 32

33 Esempio media: datapath (logica) LOGICA COMBINATORIA: Sommatore: serve per sommare i dati in arrivano Shifter: serve per effettuare la divisione per 4 (dividere per una potenza di 2 equivale a fare uno shift verso destra di tante posizioni quanto è l esponente della potenza; allo stesso modo la moltiplicazione viene effettuata con uno shift verso sinistra) Multiplexer: il primo dato in arrivo non deve essere sommato al contenuto del registro ma memorizzato direttamente nel registro. Il registro stesso ha dunque due possibili ingressi: din oppure l uscita del sommatore. Ogni volta che ci si trova di fronte alla scelta fra due percorsi è necessario un multiplexer Segnali di controllo La presenza del multiplexer richiede un segnale di selezione (sel) che deve essere ovviamente generato dal controllo Segnali di stato In questo caso non abbiamo segnali di stato perché la sequenza delle operazioni non dipende da qualcosa che possa avvenire nel datapath 33

34 Esempio media: datapath din[3:0] 0 MUX REG + 1 Shifter dout[7:0] sel_mux clk 34

35 Esempio media: schema din[3:0] Datapath dout[7:0] Inputs: din[3:0] go Segnali di controllo sel_mux Outputs: data_valid dout[7:0] Controllo 35

36 Esempio media: controllo Il controllo è una macchina a stati che prende in ingresso il segnale go per decidere come sequenziare le operazioni: Il controllo deve decidere quale segnale fare andare in ingresso al registro a seconda che il numero in ingresso sia il primo di una sequenza di quattro oppure uno degli altri tre. Terminata una sequenza di 4 deve rincominciare da capo Si tratta ovviamente di una macchina a stati con almeno 4 stati (uno per ogni numero da sommare) più uno stato di reset. Le uscite della macchina saranno due: data_valid sel_mux Gli ingressi sono clock, reset ed il segnale go 36

37 Esempio media: controllo La macchina può essere implementata facilmente con una struttura di Moore perché le uscite corrispondono agli stati: sappiamo infatti che solo al quarto stato (STEP4) il dato sarà valido (data_valid) e che solo all inizio del primo step (START e STEP4) il dato dovrà entrare direttamente nel registro senza essere sommato al contenuto del registro stesso. go go STEP4 data_valid=1 sel_mux=0 go go STEP3 data_valid=0 sel_mux=1 START data_valid=0 sel_mux=0 go go go go go STEP1 data_valid=0 sel_mux=1 STEP2 data_valid=0 sel_mux=1 go 37

38 Esempio media : schema din[3:0] Datapath dout[7:0] Inputs: din[3:0] go sel_mux Outputs: data_valid dout[7:0] go go go STEP4 data_valid=1 sel_mux=0 START data_valid=0 sel_mux=0 go go STEP1 go data_valid=0 sel_mux=1 go go go STEP3 STEP2 data_valid=0 data_valid=0 sel_mux=1 go sel_mux=1 go data_valid 38

Reti Logiche Combinatorie

Reti Logiche Combinatorie Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica

Dettagli

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo

Dettagli

Livello logico digitale

Livello logico digitale Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S

Dettagli

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e

Dettagli

Reti combinatorie. Reti combinatorie (segue)

Reti combinatorie. Reti combinatorie (segue) Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà

Dettagli

Somma di numeri floating point. Algoritmi di moltiplicazione e divisione per numeri interi

Somma di numeri floating point. Algoritmi di moltiplicazione e divisione per numeri interi Somma di numeri floating point Algoritmi di moltiplicazione e divisione per numeri interi Standard IEEE754 " Standard IEEE754: Singola precisione (32 bit) si riescono a rappresentare numeri 2.0 10 2-38

Dettagli

senza stato una ed una sola

senza stato una ed una sola Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette

Dettagli

Reti sequenziali. Nord

Reti sequenziali. Nord Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella

Dettagli

PSPICE Circuiti sequenziali principali

PSPICE Circuiti sequenziali principali PSPICE Circuiti sequenziali principali Davide Piccolo Riccardo de Asmundis Elaboratori 1 Circuiti Sequenziali Tutti i circuiti visti fino ad ora erano circuiti combinatori, ossia circuiti in cui lo stato

Dettagli

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12 LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 12 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone L approccio controllore-data path. In

Dettagli

I bistabili ed il register file

I bistabili ed il register file I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni

Dettagli

Circuiti sequenziali e latch

Circuiti sequenziali e latch Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni

Dettagli

Convertitori Digitale-Analogico

Convertitori Digitale-Analogico Convertitori Digitale-Analogico Lucidi del Corso di Microelettronica Parte 7 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Convertitori D/A

Dettagli

Registri. Registri semplici

Registri. Registri semplici Registri Registri semplici........................................ 795 Registri a scorrimento................................... 797 Contatori asincroni con flip-flop T........................798 Contatori

Dettagli

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Circuiti sequenziali. Circuiti sequenziali e applicazioni Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori Moltiplicazione e divisione tra numeri interi: algoritmi e circuiti slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Operazioni aritmetiche e logiche Abbiamo visto che le ALU sono in grado

Dettagli

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave

Dettagli

Flip-flop e loro applicazioni

Flip-flop e loro applicazioni Flip-flop e loro applicazioni Reti sequenziali elementari (6) L'elemento bistabile Latch o flip-flop trasparenti Temporizzazione dei flip-flop trasparenti Architettura master-slave Flip-flop non trasparenti

Dettagli

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario

Dettagli

Pag. 2. Somma binaria. Somma binaria. Somma binaria. Altre operazioni aritmetiche. La somma si può fare colonna per colonna

Pag. 2. Somma binaria. Somma binaria. Somma binaria. Altre operazioni aritmetiche. La somma si può fare colonna per colonna 1 Università degli studi di Parma Dipartimento di Ingegneria dell Informazione a.a. 2012/13 Rappresentazione di Numeri Naturali Facoltà di Medicina Veterinaria La Rappresentazione e la Codifica delle informazioni

Dettagli

Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni

Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria

Dettagli

Convertitori D/A. Convertitori Digitale-Analogico. D/A: Misura Prestazioni. D/A Ideale. Caratteristica. Lucidi del Corso di Microelettronica Parte 7

Convertitori D/A. Convertitori Digitale-Analogico. D/A: Misura Prestazioni. D/A Ideale. Caratteristica. Lucidi del Corso di Microelettronica Parte 7 Convertitori D/A Un convertitore D/A prende in ingresso un numero digitale (rappresentato da una stringa di 1 e 0) e lo converte in un valore analogico (tipicamente una tensione) proporzionale tramite

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano

Dettagli

Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25

Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25 Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25 Esercizi svolti Es.. Si progetti in dettaglio il circuito che, dati quattro registri sorgente Si e quattro registri destinazione

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni

Dettagli

Moltiplicazione e Divisione tra numeri relativi

Moltiplicazione e Divisione tra numeri relativi Moltiplicazione e Divisione tra numeri relativi Salvatore Orlando & Marta Simeoni Arch. Elab.A M. Simeoni 1 Moltiplicazione tra numeri interi Oltre ai circuiti per realizzare somme e sottrazioni di interi,

Dettagli

Architetture aritmetiche

Architetture aritmetiche Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in

Dettagli

Introduzione alle macchine a stati (non definitivo)

Introduzione alle macchine a stati (non definitivo) Introduzione alle macchine a stati (non definitivo) - Introduzione Il modo migliore per affrontare un problema di automazione industriale (anche non particolarmente complesso) consiste nel dividerlo in

Dettagli

Circuiti sincroni Circuiti sequenziali: i bistabili

Circuiti sincroni Circuiti sequenziali: i bistabili Architettura degli Elaboratori e delle Reti Lezione 8 Circuiti sincroni Circuiti sequenziali: i bistabili Proff. A. Borghese, F. Pedersini ipartimento di Scienze dell Informazione Università degli Studi

Dettagli

Componenti e connessioni. Capitolo 3

Componenti e connessioni. Capitolo 3 Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura

Dettagli

Esercitazioni di Reti Logiche. Lezione 5

Esercitazioni di Reti Logiche. Lezione 5 Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti

Dettagli

Lezione 7 ALU: Moltiplicazione e divisione

Lezione 7 ALU: Moltiplicazione e divisione Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori

Dettagli

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,

Dettagli

algoritmi Fondamenti di informatica

algoritmi Fondamenti di informatica algoritmi Fondamenti di informatica algoritmo Un algoritmo è un procedimento che risolve un determinato problema attraverso un numero finito di passi elementari - Wikipedia algoritmo Proprietà: Finito

Dettagli

Progettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore

Progettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero

Dettagli

Circuiti sequenziali

Circuiti sequenziali Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti

Dettagli

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND. 1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico

Dettagli

Il processore: unità di elaborazione

Il processore: unità di elaborazione Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero

Dettagli

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa) Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo

Dettagli

Addizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754

Addizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754 Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati

Dettagli

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)

Processore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa) Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock

Dettagli

(competenze digitali) CIRCUITI SEQUENZIALI

(competenze digitali) CIRCUITI SEQUENZIALI LICEO Scientifico LICEO Scientifico Tecnologico LICEO delle Scienze Umane ITIS (Meccanica, Meccatronica e Energia- Elettronica ed Elettrotecnica Informatica e Telecomunicazioni) ITIS Serale (Meccanica,

Dettagli

Aritmetica dei Calcolatori

Aritmetica dei Calcolatori Aritmetica dei Calcolatori Nicu Sebe March 14, 2016 Informatica Nicu Sebe 1 / 34 Operazioni su Bit Bit Scienza della rappresentazione e dell elaborazione dell informazione Abbiamo visto come i computer

Dettagli

Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini

Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità

Dettagli

Microelettronica Corso introduttivo di progettazione di sistemi embedded

Microelettronica Corso introduttivo di progettazione di sistemi embedded Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti

Dettagli

Macchine Sequenziali

Macchine Sequenziali Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili

Dettagli

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output

Dettagli

Università degli Studi di Cassino

Università degli Studi di Cassino di assino orso di alcolatori Elettronici I Elementi di memoria e registri Anno Accademico 27/28 Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario utilizzare

Dettagli

Esercizi Logica Digitale,Circuiti e Bus

Esercizi Logica Digitale,Circuiti e Bus Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:

Dettagli

Topward electronics TPS ALTERA Max EPM7128SLC84-15

Topward electronics TPS ALTERA Max EPM7128SLC84-15 Esercitazione : CONVERTITORE A/D Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max EPM7128SLC84-15 Olympus

Dettagli

Introduzione al VHDL Lezione 3

Introduzione al VHDL Lezione 3 Introduzione al VHDL Lezione 3 Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione Via Comelico 39/41, I-20135 Milano (Italy) Tel.: +39-2-5835-6306 e-mail: silvano@elet.polimi.it

Dettagli

Linguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche

Linguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche 3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni

Dettagli

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max

Dettagli

Circuiti sequenziali

Circuiti sequenziali Circuiti sequenziali Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2015-201.html) Sito

Dettagli

0ROWLSOLFD]LRQHH'LYLVLRQH WUDQXPHULUHODWLYL

0ROWLSOLFD]LRQHH'LYLVLRQH WUDQXPHULUHODWLYL 0ROWLSOLFD]LRQHH'LYLVLRQH WUDQXPHULUHODWLYL Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando 1 0ROWLSOLFD]LRQHWUDQXPHULLQWHUL Oltre ai circuiti per realizzare somme e sottrazioni di interi, è

Dettagli

Lezione 15. L elaboratore Elettronico

Lezione 15. L elaboratore Elettronico Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale Corso di Fondamenti di Informatica Algoritmi ed esecutori

Università degli Studi di Cassino e del Lazio Meridionale Corso di Fondamenti di Informatica Algoritmi ed esecutori Università degli Studi di Cassino e del Lazio Meridionale Corso di Algoritmi ed esecutori Anno Accademico Francesco Tortorella Che cosa si intende per INFORMATICA? Scienza della rappresentazione e dell

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale Corso di Fondamenti di Informatica Algoritmi ed esecutori

Università degli Studi di Cassino e del Lazio Meridionale Corso di Fondamenti di Informatica Algoritmi ed esecutori Università degli Studi di Cassino e del Lazio Meridionale Corso di Algoritmi ed esecutori Anno Accademico Francesco Tortorella Che cosa si intende per INFORMATICA? Scienza della rappresentazione e dell

Dettagli

Unità Aritmetico-Logica

Unità Aritmetico-Logica Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32

Dettagli

ESERCIZI DEL CORSO DI INFORMATICA

ESERCIZI DEL CORSO DI INFORMATICA ESERCIZI DEL CORSO DI INFORMTIC Questa breve raccolta di esercizi vuole mettere in luce alcuni aspetti della prima parte del corso e fornire qualche spunto di riflessione. Il contenuto del materiale seguente

Dettagli

ESAME DI ARCHITETTURA I COMPITO A

ESAME DI ARCHITETTURA I COMPITO A ESAME DI ARCHITETTURA I COMPITO A Esercizio (6 punti) Si consideri l automa di Mealy specificato dalla seguente tabella: S S/ S S S2/ S3/ S2 S2/ S3/ S3 S/ S/ S4 S/ S S5 S2/ S3/ ) Disegnare l automa. 2)

Dettagli

Firmware Division & Floating pointer adder

Firmware Division & Floating pointer adder Firmware Division & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/47

Dettagli

Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker

Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Esercizio 1 Il pendolino Roma/Milano compie il seguente percorso: parte da Roma, arriva a Firenze

Dettagli

Per sistema di acquisizione dati, si deve intendere qualsiasi sistema in grado di rilevare e memorizzare grandezze analogiche e/o digitali.

Per sistema di acquisizione dati, si deve intendere qualsiasi sistema in grado di rilevare e memorizzare grandezze analogiche e/o digitali. Sistema di acquisizione e distribuzione dati Per sistema di acquisizione dati, si deve intendere qualsiasi sistema in grado di rilevare e memorizzare grandezze analogiche e/o digitali. Consiste nell inviare

Dettagli

Circuiti Sequenziali & Somma FP

Circuiti Sequenziali & Somma FP Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due

Dettagli

PSPICE simulazione codificatori e decodificatori, MUX - DEMUX

PSPICE simulazione codificatori e decodificatori, MUX - DEMUX PSPICE simulazione codificatori e decodificatori, MUX - DEMUX Davide Piccolo Elaboratori 1 Per le dispense delle lezioni: http://people.na.infn.it/~piccolo/lezionilaboratorio Elaboratori 2 Il circuito

Dettagli

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

I Bistabili. Maurizio Palesi. Maurizio Palesi 1 I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore

Dettagli

Circuiti per l Elaborazione del Segnale: Capacità Commutate

Circuiti per l Elaborazione del Segnale: Capacità Commutate Circuiti per l Elaborazione del Segnale: Capacità Commutate Lucidi del Corso di Microelettronica Parte 6 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica

Dettagli

MULTIVIBRATORI NE 555

MULTIVIBRATORI NE 555 MULTIVIBRATORI Si dice multivibratore un circuito in grado di generare in uscita una forma d'onda di tipo rettangolare. Vi sono tre tipi di multivibratori. Multivibratore monostabile, multivibratore bistabile,

Dettagli

Circuiti sequenziali e elementi di memoria

Circuiti sequenziali e elementi di memoria Il Livello Logicoigitale I circuiti sequenziali Corso ACSO prof. Cristina SILVANO Politecnico di Milano Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock

Dettagli

2 storage mechanisms positive feedback charge-based

2 storage mechanisms positive feedback charge-based Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based Positive Feedback: Bi-Stability V i V o = V i 2 V o2 V o2

Dettagli

COMPITO A. Esercizio 1 (17 punti)

COMPITO A. Esercizio 1 (17 punti) Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta

Dettagli

Flip-flop, registri, la macchina a stati finiti

Flip-flop, registri, la macchina a stati finiti Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di

Dettagli

Sistemi Web per il turismo - lezione 3 -

Sistemi Web per il turismo - lezione 3 - Sistemi Web per il turismo - lezione 3 - Software Si definisce software il complesso di comandi che fanno eseguire al computer delle operazioni. Il termine si contrappone ad hardware, che invece designa

Dettagli

Logica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino

Logica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori

Dettagli

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Fondamenti di VHDL Sommario VHDL: premessa e introduzione Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches Premessa

Dettagli

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali Elettronica dei Sistemi igitali Registri di memoria CMOS e reti sequenziali Valentino Liberali ipartimento di Tecnologie dell Informazione Università di Milano, 263 Crema e-mail: liberali@dti.unimi.it

Dettagli

Chapter 7 Registers and Register Transfers

Chapter 7 Registers and Register Transfers Logic and Computer Design Fundamentals Chapter 7 Registers and Register Transfers Part 1 Registers, Microoperations and Implementations Charles Kime & Thomas Kaminski 2008 Pearson Education, Inc. (Hyperlinks

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri

Università degli Studi di Cassino e del Lazio Meridionale Corso di Calcolatori Elettronici Elementi di memoria e Registri di assino e del Lazio Meridionale orso di alcolatori Elettronici Elementi di memoria e Registri Anno Accademico Francesco Tortorella Elementi di memoria Nella realizzazione di un sistema digitale è necessario

Dettagli

Esame di INFORMATICA Lezione 4

Esame di INFORMATICA Lezione 4 Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite

Dettagli

Flip flop: tempificazione latch ed edge-triggered

Flip flop: tempificazione latch ed edge-triggered Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità

Dettagli

Esercitazioni di Reti Logiche. Lezione 4

Esercitazioni di Reti Logiche. Lezione 4 Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola

Dettagli

Il livello logico digitale

Il livello logico digitale Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =

Dettagli

Metronomo. Progettare l hardware del metronomo, utilizzando come base dei tempi un modulo generatore di clock a 10 MHz. Fig. 1. Fig. 2.

Metronomo. Progettare l hardware del metronomo, utilizzando come base dei tempi un modulo generatore di clock a 10 MHz. Fig. 1. Fig. 2. Metronomo Un metronomo elettronico (Fig. 1) accetta in ingresso tre cifre decimali codificate in BCD per la programmazione del numero di da 16 a 299, e produce in, come, un treno di 8 impulsi spaziati

Dettagli

Esempio di Tema di Esame

Esempio di Tema di Esame Esempio di Tema di Esame Esercizio 1 Progettare una rete RC ( a livello RTL) che riconosca validi gli indirizzi da 300H a 30FH nel banco DFxxxH ADDR MEMRQ 20 DECODER INDIRIZZI CS Suggerimenti ES 1 Gli

Dettagli

CONVERSIONE DA DECIMALE A BINARIO

CONVERSIONE DA DECIMALE A BINARIO CONVERSIONE DA DECIMALE A BINARIO Il procedimento per convertire in forma binaria un certo numero decimale n consiste nello scrivere, andando da destra verso sinistra, le cifre oppure seguendo delle determinate

Dettagli

Contatori Elettronici frequenzimetri

Contatori Elettronici frequenzimetri Facoltà di Ingegneria Università degli Studi di Firenze Dipartimento di Elettronica e Telecomunicazioni Contatori Elettronici frequenzimetri Ing. Andrea Zanobini Dipartimento di Elettronica e Telecomunicazioni

Dettagli

Contatore avanti-indietro Modulo 4

Contatore avanti-indietro Modulo 4 Contatore avanti-indietro Modulo 4 Un contatore avanti-indietro modulo 4 è un dispositivo a due uscite, che genera su queste la sequenza dei numeri binari da 0 a 4 cioè: 00->01->10->11 Il sistema dispone

Dettagli

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali Moduli logici Moduli logici Interfacciamento di dispositivi logici Parametri statici e dinamici Circuiti logici combinatori Circuiti logici sequenziali Esempi e misure su circuiti digitali Esempi ed esercizi

Dettagli

FSM: Macchine a Stati Finiti

FSM: Macchine a Stati Finiti FSM: Macchine a Stati Finiti Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Automi di Mealy Automi di Moore Esempi Sommario Introduzione Metodo per descrivere macchine di tipo

Dettagli

Cecina con gamberi rossi al lardo aromatico Ricetta x 4 persone Preparazione: 20 con raffreddamento Cottura: 7 minuti

Cecina con gamberi rossi al lardo aromatico Ricetta x 4 persone Preparazione: 20 con raffreddamento Cottura: 7 minuti Cecina con gamberi rossi al lardo aromatico Ricetta x 4 persone Preparazione: 20 con raffreddamento Cottura: 7 minuti Ingredienti: 200 gr di farina di ceci 400 gr di acqua 80 gr di olio 10 gr di sale 8

Dettagli

Elaborazione dell informazione

Elaborazione dell informazione Elaborazione dell informazione Primo esempio Ricominciamo dai numeri (45 + 25) è definita rigorosamente Un primo calcolatore (a) Figura 1.1 Configurazione del pallottoliere (a) prima e (b) dopo l esecuzione

Dettagli

Esercitazioni di Reti Logiche

Esercitazioni di Reti Logiche Esercitazioni di Reti Logiche Sintesi di Reti Sequenziali Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico 2007/2008 Sintesi dei circuiti sequenziali

Dettagli

Unità aritmetica e logica

Unità aritmetica e logica Aritmetica del calcolatore Capitolo 9 Unità aritmetica e logica n Esegue le operazioni aritmetiche e logiche n Ogni altra componente nel calcolatore serve questa unità n Gestisce gli interi n Può gestire

Dettagli

Elementi base per la realizzazione dell unità di calcolo

Elementi base per la realizzazione dell unità di calcolo Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni

Dettagli

Un semplice multivibratore astabile si può realizzare con le porte logiche, come nel seguente circuito:

Un semplice multivibratore astabile si può realizzare con le porte logiche, come nel seguente circuito: Pagina 1 di 8 MULTIVIBRATORI Si dice multivibratore un circuito in grado di generare in uscita una forma d'onda di tipo rettangolare. Vi sono tre tipi di multivibratori. Multivibratore monostabile, multivibratore

Dettagli

Cap. 2 - Rappresentazione in base 2 dei numeri interi

Cap. 2 - Rappresentazione in base 2 dei numeri interi Cap. 2 - Rappresentazione in base 2 dei numeri interi 2.1 I NUMERI INTERI RELATIVI I numeri relativi sono numeri con il segno: essi possono essere quindi positivi e negativi. Si dividono in due categorie:

Dettagli

Sistemi di Elaborazione delle Informazioni

Sistemi di Elaborazione delle Informazioni SCUOLA DI MEDICINA E CHIRURGIA Università degli Studi di Napoli Federico II Corso di Sistemi di Elaborazione delle Informazioni Dott. Francesco Rossi a.a. 2016/2017 1 Programma del corso Informatica di

Dettagli