Test Report delle simulazioni delle

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "Test Report delle simulazioni delle"

Fausta Rosati
8 anni fa
Visualizzazioni

1 Rev. Oggetto: delle simulazioni delle singole IP Le informazioni contenute nel presente sono di proprietà di Skytechnology S.r.l.. Esse sono fornite in via riservata e confidenziale e non possono essere usate per fini produttivi, né comunicate a terzi, o riprodotte senza il consenso scritto di Skytechnology S.r. Pagina 1

2 Approvazione Ruolo Nominativo Data Emesso da: PRHS Andrea Del Re Verificato da: Approvato da: STATO DEL DOCUMENTO Rev. Data Descrizione modifiche Emissione Verifica Approvazione Prima emissione A. Del Re A. Del Re Pagina 2

3 Indice 1 Descrizione del test ETI interface test report Reed-Solomon encoder Multi Channel manager Block Partitioner DSP test report Energy dispersal Convolutional Encoder Time interleaver Puncturing OFDM MOD test report Gap-filler... 8 Pagina 3

.. 6 1.2.1 Energy dispersal... 7 1.2.2 Convolutional Encoder... 7 1.2.3 Time interleaver.

4 1 DESCRIZIONE DEL TEST Il flusso di progetto per la realizzazione e FPGA delle singole IP del sistema DAB/Echo Canceler ha richiesto una fase di simulazione delle singole IP precedente alla implementazione e validazione dell intero sistema. I testbenches (contenuti nel package denominato TB-IPV) sono stati effettuati tramite i tools ModelSim-Altera della Menthor-Graphics, e LabView della National Instruments. Le IP simulate e i relativi sottomoduli sono riportati in tabella 1. IP ETI Interface DSP OFDM MOD Gap_Filler Model Reed-Solomon Encoder Main Service Multiplexer Block Partitioning Energy Dispersal Convolutional Encoder Puncturing Time Interleaving QPSK Frequency Interleaving Differential Modulator Phase Reference Interleaving convoluzionale Encoder Convoluzionale Symbol Interleaving Gap-Filler Echo_canc_sys 1-1. IP e relativi sottomoduli del sistema Pagina 4

I testbenches (contenuti nel package denominato TB-IPV) sono stati effettuati tramite i tools ModelSim-Altera della Menthor-Graphics, e LabView della National Instruments.

5 1.1 ETI interface test report Il testbench della ETI interface IP è stato effettuato simulando i singoli sottomoduli definiti di seguito: Reed-Solomon Encoder Main Service Multiplexer Block Partitioner Reed-Solomon encoder Il file di testbench per il Reed-Solomon encoder è denominato r_s_encoder_testbench.vhd e utilizza i seguenti components: r_s_encoder.vhd Bench_rs_enc_atl.vhd I bitstream d ingresso sono definiti nei seguenti file di testo: rs_encoded_data.txt block_period_stim.txt summary_input.txt Analogamente i risultati della simulazione sono riportati nei seguenti file di testo: decoded.txt summary_output.txt Multi Channel manager La simulazione del Multi Channel manager è stata realizzata in ambiente LabView tramite la seguente VI (Virtual Instrument): scrambler_encoder_interleaver_prova.vi I file d ingresso alla simulazione sono file di testo contenuti nelle seguenti cartelle: file_test_aumento Pagina 5

vhd I bitstream d ingresso sono definiti nei seguenti file di testo: rs_encoded_data.txt block_period_stim.txt summary_input.

6 file_test_diminuzione I risultati sono stati visualizzati direttamente sul pannello della VI, e hanno dato esito positivo Block Partitioner Il file di testbench per il Reed-Solomon encoder è denominato tb_partitionair_struct.vhd e utilizza i seguenti components: GEN_RESET.vhd TB_SYS_GEN.vhd TB_file_WR_EN.vhd OFDM_MOD.vhd DDS_DDR.vhd CONV.vhd DDS_OUT.vhd FIFO_TB_8BIT.vhd PROVA_COS.vhd TB_INIT_FIB_CIF.vhd en_wr.vhd prova_cos_tb.vhd somma_dds.vhd I risultati della simulazione sono riportati sui seguenti file di testo: output_real_ifft.txt output_imm_ifft.txt 1.2 DSP test report Il testbench della DSP IP è stato effettuato simulando i singoli sottomoduli definiti di seguito: Energy Dispersal Convolutional Encoder Time Interleaver Puncturing Pagina 6

vhd OFDM_MOD.vhd DDS_DDR.vhd CONV.vhd DDS_OUT.vhd FIFO_TB_8BIT.vhd PROVA_COS.vhd TB_INIT_FIB_CIF.vhd en_wr.vhd prova_cos_tb.vhd somma_dds.

7 1.2.1 Energy dispersal La simulazione dell Energy Dispersal è stata realizzata in ambiente LabView tramite le seguenti VI (Virtual Instrument): energy_dispersal.vi PRBS.vi Convolutional Encoder La simulazione del Convolutional Encoder è stata realizzata in ambiente LabView tramite le seguenti VI (Virtual Instrument): conv_encoder.vi conv_encoder_fic.vi I file d ingresso alla simulazione sono definiti dal seguente file di testo: log_encoded_data Time interleaver La simulazione del Time Interleaver è stata realizzata in ambiente LabView tramite la Interleaver_simulation.vi che utilizza le seguenti subvi: Address_generator.vi Address_generator_2.vi Address_generator_debugger.vi change_size_gen_addr.vi change_size_gen_addr_2.vi Flip_Flop.vi Memory.vi Shift_register.vi Single_address_generator.vi Size_modifier.vi String2List.vi Pagina 7

3 Time interleaver La simulazione del Time Interleaver è stata realizzata in ambiente LabView tramite la Interleaver_simulation.vi che utilizza le seguenti subvi: Address_generator.

8 String2List_array.vi Puncturing La simulazione del Puncturing è stata realizzata in ambiente LabView tramite la seguente VI: puncturing.vi 1.3 OFDM MOD test report Il testbench della OFDM MOD IP è stato effettuato simulando un unico blocco definito dal di file denominato test_ofdm_mod_sim_struct.vhd. Questo file di testbench da uso dei seguenti components: empty_ofdm_mod.vhd crc_calc.vhd fifo_fic.vhd myfifo.vhd latency_counter.vhd Constants.vhd multi_clock_generator.vhd read_file_vector.vhd 1.4 Gap-filler Il testbench del Gap-filler IP è stato effettuato simulando un unico blocco definito dal di file denominato TB_Gap_Filler.vhd. Questo file di testbench da uso dei seguenti components: Gap_Filler_Top.vhd Gap_Filler_Top_rampa.vhd Pagina 8

vhd read_file_vector.vhd 1.4 Gap-filler Il testbench del Gap-filler IP è stato effettuato simulando un unico blocco definito dal di file denominato TB_Gap_Filler.vhd. Questo file di testbench da uso dei seguenti components: Gap_Filler_Top.

9 PLL_150_200.vhd config_ram.vhd clk_gen.vhd rst_gen.vhd Nios_Reg_Ctrl.vhd Pagina 9

Documenti analoghi

Progetto SINTESI - Dominio Provinciale

Progetto SINTESI - Dominio Provinciale - Dominio Provinciale Tecnologia dei Processi R.T.I. per Pag. 2 di 19 Indice 1 INTRODUZIONE... 3 2 LETTURA DEL FILE... 4 3 IMPORT DEI FILE... 9 4 VERIFICA DELLE BOZZE E LORO INVIO... 12 5 COMUNICAZIONI