Sintesi di reti sequenziali
|
|
- Martina Grosso
- 5 anni fa
- Visualizzazioni
Transcript
1 Sintesi di reti sequenziali Fondamenti di Informatica II Università Magna Graecia di Catanzaro Prof. Mario Cannataro
2 Reti Combinatorie vs Reti Sequenziali Reti Combinatorie: l utilizzo è limitato alla realizzazione di funzioni booleane in cui il valore dei segnali in uscita al tempo t è in funzione del valore dei segnali di ingresso al tempo t-r per l elaborazione dei segnali. Il ritardo r non influenza il funzionamento logico della rete. Le Reti Combinatorie non hanno necessità di avere una memoria. Reti Sequenziali: sono le reti logiche che esplicano tale funzione di memoria, infatti il valore dei segnali in uscita della rete dipendono da tutti i valori dei segnali di ingresso da t=0 al tempo t-r dove r è sempre il ritardo della rete. Sintesi di reti sequenziali 2
3 Concetto di memoria Per memoria si intende la capacità di tenere traccia dell evoluzione passata (ovvero degli ingressi precedenti) nella determinazione dell uscita al tempo t. La storia passata viene riassunta in una variabile detta stato. La rete può ricordarsi un numero finito di eventi, quindi dovrà ripartire le sequenze di ingresso in un numero finito di classi, e memorizzerà la stessa informazione per tutte le sequenze di una classe. Sintesi di reti sequenziali 3
4 Rete sequenziale In sostanza le reti sequenziali sono formate da reti combinatorie in cui alcune uscite sono riportate per feedback (anelli di reazione, o semplicemente anelli) in ingresso. Sintesi di reti sequenziali 4
5 Segnali a livelli e ad impulsi Sintesi di reti sequenziali 5
6 Funzionamento a livelli o ad impulsi Parleremo, in accordo con la terminologia elettronica, di due famiglie di segnali: Segnali a livelli: questi segnali si mantengono costanti per un tempo sufficientemente lungo, fino a quando non si verifica una modifica del valore logico. Segnali ad Impulsi: questi segnali rappresentano i valori logici attraverso dei picchi di breve durata che rappresentano l 1, con assenza di impulso che rappresenta lo 0; Sintesi di reti sequenziali 6
7 Modello generale di rete Rappresentiamo una rete sequenziale attraverso il seguente modello di HUFFMAN. Sintesi di reti sequenziali 7
8 Formalizzazione della rete sequenziale La rete R ha n varibili d ingresso {X1, X2,..., Xn} ed m variabili d uscita {Z1, Z2,, Zm}. Come risulta chiaro in tale modello: - Le uscite della rete sequenziale {Z1, Z2,, Zm} sono funzione sia degli ingressi esterni {X1, X2,..., Xn}, sia dello stato presente {q1, q2,..., qk}, rappresentato negli elementi in memoria; - Lo stato successivo di una rete sequenziale {q1, q2,..., qk } degli elementi di memoria è a sua volta funzione degli ingressi esterni, sia dello stato presente. Quindi abbiamo definito: - stato interno (stato): insieme dei valori {q1, q2,..., qk}; - prossimo stato interno: insieme dei valori {q1, q2,..., qk }. Sintesi di reti sequenziali 8
9 Problemi del modello Il modello presentato nella figura precedente funziona con segnali a livelli che devono variare uno solo per volta. Una rete con k anelli ha al più 2 k stati interni; una rete con un numero nullo di anelli ha 2 0 stati, ed è una rete combinatoria. Una prima classificazione che possiamo fare di queste reti è la seguente: - Reti Asincrone: il loro comportamento è definito in qualsiasi istante (modello presentato in precedenza); - Reti Sincrone: il loro comportamento è definito ad intervalli discreti di tempo. Sintesi di reti sequenziali 9
10 Modello di rete sequenziale sincrona (1/3) Sintesi di reti sequenziali 10
11 Modello di rete sequenziale sincrona (2/3) L uso di un flip-flop Fc (carica il valore di F a ogni impulso c) permette di disaccoppiare i valori sulle variabili d anello dalle variazioni sulle variabili d ingresso. Questo significa che il valore dello stato interno rimane costante per un tempo sufficientemente grande da permettere la variazione degli ingressi. Nella rete per fissare uno stato iniziale delle variabili d anello è possibile inserire un selettore come si può osservare nella figura che segue Sintesi di reti sequenziali 11
12 Modello di rete sequenziale sincrona (3/3) Sintesi di reti sequenziali 12
13 Automa a stati finiti Per rappresentare il comportamento della rete andiamo ad utilizzare l Automa a stati finiti. Un Automa è caratterizzato dai diversi stati in cui si può venire a trovare, dai possibili ingressi, dalle possibili transazioni e dalle possibili uscite. Abbiamo pertanto: - S = {S1, S2,, Sn}, insieme degli stati interni; uno di essi è lo stato iniziale; - X = {X1, X2,, Xm}, insieme degli stati di ingresso, ovvero dei segnali applicati dall esterno; - Z = {Z1, Z2,, Zh}, insieme delle possibili uscite. Sintesi di reti sequenziali 13
14 Diagrammi degli stati Un diagramma degli stati, è un grafo orientato, composto da h nodi, tanti quanti sono i possibili stati; da ognuno di questi nodi partono p archi orientati sui quali è indicato tale configurazione e lo stato di uscita separati dal simbolo /. Sintesi di reti sequenziali 14
15 Tabella di flusso Ad ogni riga corrisponde uno stato interno S i, ad ogni colonna uno stato di ingresso X j. In una casella S i, X j con 1<=i<=h e 1<=j<=p è specificato il prossimo stato interno e lo stato di uscita. Sintesi di reti sequenziali 15
16 Esempio flipper (1/3) Immaginiamo di avere un flipper in cui la pallina rimane sempre in gioco. Tale flipper ha due buche B 1 e B 2 e due lampadine L 1 ed L 2. Una lampadina si accende nel momento in cui si manda la pallina nella buca corrispondente. Se si accendono entrambe le lampadine compare sullo schermo del flipper la scritta WOW Sintesi di reti sequenziali 16
17 Esempio flipper (2/3) Sintesi di reti sequenziali 17
18 Esempio flipper (3/3) Sintesi di reti sequenziali 18
19 Esempio sequenza di tre 1 (1/4) Immaginiamo di avere una rete sequenziale con un morsetto d ingresso X ed un morsetto d uscita Z. Il valore di Z è 1 solo quando in ingresso su X abbiamo ricevuto per almeno tre volte consecutive un 1. Sintesi di reti sequenziali 19
20 Esempio sequenza di tre 1 (2/4) Sintesi di reti sequenziali 20
21 Esempio sequenza di tre 1 (3/4) Sintesi di reti sequenziali 21
22 Esempio sequenza di tre 1 (4/4) Sintesi di reti sequenziali 22
23 Esempio Ascensore (1/6) Un ascensore di un palazzo a due piani accetta la richiesta del piano di destinazione (terra, 1, 2) e restituisce lo spostamento desiderato (su, giù, fermo). Si tratta di un automa in cui S={Pt, 1P, 2P}; I={T, 1, 2} possibilità offerte dalla pulsantiera; U={Su, Giù, Fermo} spostamenti dell ascensore. Sintesi di reti sequenziali 23
24 Esempio Ascensore (2/6) Sintesi di reti sequenziali 24
25 Esempio Ascensore (3/6) S={Pt, 1P, 2P} I={T, 1, 2} U={Su, Giù, Fermo} Tabella di Flusso S I T 1 2 Pt Pt,Fermo 1P,Su 2P,Su 1P Pt,Giù 1P,Fermo 2P,Su 2P Pt,Giù 1P,Giù 2P,Fermo Sintesi di reti sequenziali 25
26 Esempio Ascensore (4/6) Tabella delle Transazioni y1 y2 z1 z ,11 01,00 11, ,01 01,11 11, ,01 01,01 11,11 S={Pt, 1P, 2P}; I={T, 1, 2}; U={Su, Giù, Fermo} S={00, 01, 11}; I={00, 01, 11}; U={00, 01, 11} Sintesi di reti sequenziali 26
27 Esempio Ascensore (5/6) MK per y1 z1 z2 y1 y * * * 10 * * * * MK per y2 z1 z2 y1 y * * * 10 * * * * Sintesi di reti sequenziali 27
28 Esempio Ascensore (6/6) MK per z1 z1 z2 y1 y * * * 10 * * * * MK per z2 z1 z2 y1 y * * * 10 * * * * Sintesi di reti sequenziali 28
29 Riepilogo Sintesi di reti sequenziali 29
30 Sommatore a tre ingressi (1/6) Vogliamo costruire una rete sequenziale che sommi 3 numeri binari positivi di n bit per n qualsiasi in n istanti di tempo elementari. I numeri da sommare vengono presentati contemporaneamente su tre ingressi (X1, X2, X3) a partire dal bit meno significativo. B C D D C C A Rip. 2 1 Rip X X X Sintesi di reti sequenziali 30
31 Sommatore a tre ingressi (2/6) S = {A, B, C, D} = {Stato iniziale, riporto 0, riporto 1, riporto 2}; U = {0, 1}; I={000, (001), (011), 111}. B C D D C C A Rip. 2 1 Rip X X X Sintesi di reti sequenziali 31
32 Sommatore a tre ingressi (2/6) Sintesi di reti sequenziali 32
33 Sommatore a tre ingressi (3/6) Sintesi di reti sequenziali 33
34 Sommatore a tre ingressi (4/6) Primo riporto X1*(Y1+X2)*(Y1+X3)*(Y2+X2+X3) X1*(Y1+X2+X3) Sintesi di reti sequenziali 34
35 Sommatore a tre ingressi (5/6) Secondo riporto X1*(Y1+Y2+X2+X3) X1*(Y1+X2+X3)*(Y1+Y2+X3)*(Y1+Y2+X2) Sintesi di reti sequenziali 35
36 Sommatore a tre ingressi (6/6) Somma X1*(Y1+X2+X3)*(Y1+X2+X3)*(Y1+Y2+X2+X3)*(Y1+Y2+X2+X3)*(Y2+X2+X3)*(Y2+X2+X3) X1*(Y1+X2+X3)*(Y1+X2+X3)*(Y1+Y2+X2+X3)*(Y1+Y2+X2+X3)*(Y2+X2+X3)*(Y2+X2+X3) Sintesi di reti sequenziali 36
37 Minimizzazione della tabella degli stati (1/11) Data la tabella di flusso di una automa A, talvolta è possibile trovare un altro automa B, il cui comportamento è identico ad A, tanto che l uno può essere sostituito all altro. Se B ha meno stati di A, si dice che A può essere ridotto; questo vuol dire che si può avere una minore complessità della rete e quindi è un procedimento che merita attenzione. Sintesi di reti sequenziali 37
38 Minimizzazione della tabella degli stati (2/11) La minimizzazione della tabella degli stati consente di determinare il minimo automa equivalente: - Funzionalmente equivalente - Numero degli stati inferiore Il problema viene risolto in due passi: 1. Eliminazione degli stati non raggiungibili 2. Classificazione degli stati equivalenti o compatibili Sintesi di reti sequenziali 38
39 Minimizzazione della tabella degli stati (3/11) Due stati si dicono indistinguibili se per ogni possibile sequenza di ingressi a loro applicata producono la stessa sequenza di uscita. La relazione di indistinguibilità si indica con S1ΞS2 oppure S1 ~ S2 Questa relazione è: - Riflessiva(infatti ogni automa è indistinguibile da se stesso) - Simmetrica (se Ai Ξ Aj allora Aj Ξ Ai) - Transitiva (ovvero se Ai Ξ Aj e Aj Ξ Ak allora è anche Ai Ξ Ak) Il processo di minimizzazione ripartisce l insieme S degli stati di una automa in sottoinsiemi disgiunti detti classi di uguaglianza. Sintesi di reti sequenziali 39
40 Minimizzazione della tabella degli stati (4/11) Praticamente per valutare se due stati siano indistinguibili si ricorre ad una relazione ricorsiva che ci garantisce solo l esistenza ed unicità di un automa minimo, ma non ci dà strumenti per la determinazione di questo automa. Si può procedere alla partizione utilizzando la tabella di Paul-Unger, la quale comprende n stati e possiede n-1 righe, numerate da S2 ad Sn ed n-1 colonne, numerate da S1 ad Sn-1. Sintesi di reti sequenziali 40
41 Minimizzazione della tabella degli stati (5/11) Tabella di Unger Per la proprietà riflessiva essa è priva della diagonale principale e per quella simmetrica è triangolare. Essa mette in collegamento coppie di stati Sintesi di reti sequenziali 41
42 Minimizzazione della tabella degli stati (6/11) La casella (Si, Sj), viene contrassegnata con una X se Si ed Sj sono distinguibili; altrimenti è riempita con tutte le coppie implicate da Si ed Sj per tutti gli stati di ingresso. In pratica si confrontano le coppie di stati, se presentano uscite diverse in corrispondenza ad ingressi uguali allora si marcano come incompatibili (X). Sintesi di reti sequenziali 42
43 Minimizzazione della tabella degli stati (7/11) Ricerca della tabella minima Sintesi di reti sequenziali 43
44 Minimizzazione della tabella degli stati (8/11) Si costruisce la tabella di Unger, osservando che sono coppie di stati distinguibili le coppie (S1, S4) (S2, S4) (S3, S4) (S4, S5) (S4, S6), cioè hanno uscite diverse. Le X vanno a coprire le coppie di stato che in riferimento allo stesso ingresso hanno uscite diverse Sintesi di reti sequenziali 44
45 Minimizzazione della tabella degli stati (9/11) Poiché la casella (2,4), corrisponde alla coppia di stati (S2, S4), contiene una X, anche la casella (1, 2), contenente all inizio la coppia suddetta, viene contrassegnata con X. Sintesi di reti sequenziali 45
46 Minimizzazione della tabella degli stati (10/11) b) Poichè gli stati S3 ed S5 sono indistinguibili da S1, formano l insieme B1 = {S1, S3, S5}. Lo stato S2, non appartenente a B1, è indistinguibile da S6 con cui forma l insieme B2. Infine lo stato S4 costituisce da solo un terzo insieme B3, e quindi si ha la partizione Π = [{S1, S3, S5}, {S2, S6}, {S4}]. Sintesi di reti sequenziali 46
47 Minimizzazione della tabella degli stati (11/11) Pertanto l automa minimo equivalente avrà 3 stati e sarà del tipo: Sintesi di reti sequenziali 47
Sintesi di reti sequenziali 1/2
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Sintesi di reti sequenziali 1/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
DettagliFondamenti di informatica II 1. Sintesi di reti logiche sequenziali
Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti
DettagliMinimizzazione degli Stati in una Rete Sequenziale Sincrona
Minimizzazione degli Stati in una Rete Sequenziale Sincrona Maurizio Palesi Maurizio Palesi 1 Sintesi di Reti Sequenziali Sincrone Il procedimento generale di sintesi si svolge nei seguenti passi: 1. Realizzazione
DettagliMinimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)
Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS) Problema: Data una tabella di flusso (TdF) contraddistinta da un numero arbitrario N di stati s 1, s 2,, s N, individuare
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali
Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliMacchine sequenziali: minimizzazione degli stati
Corso di Calcolatori Elettronici I Macchine sequenziali: minimizzazione degli stati Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliAnalisi e Sintesi di circuiti sequenziali
Analisi e Sintesi di circuiti sequenziali Definizione Uscite combinatorie Porte logiche combinatorie Uscite di memoria Elementi di memoria Una macchina sequenziale è un sistema nel quale, detto I(t) l'insieme
DettagliSintesi di Reti Combinatorie
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Sintesi di Reti Combinatorie Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro Il
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
DettagliFONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali
FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno
DettagliCorso di Reti Logiche
Corso di Reti Logiche Minimizzazione degli Stati nelle Macchine Sequenziali Dipartimento di Informatica e Sistemistica Università Degli Studi di Napoli Federico II 1 Le Macchine o Automi E necessario individuare
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliSomma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
DettagliReti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori
Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto
DettagliFunzioni, espressioni e schemi logici
Funzioni, espressioni e schemi logici Il modello strutturale delle reti logiche Configurazioni di n bit che codificano i simboli di un insieme I i i n F: I S U u u m Configurazioni di m bit che codificano
DettagliCapitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
DettagliMichele Angelaccio / Berta Buttarazzi. Reti logiche. PARTE SECONDA Reti sequenziali
A09 37 Michele Angelaccio / Berta Buttarazzi Reti logiche PARTE SECONDA Reti sequenziali Copyright MMIV ARACNE EDITRICE S.r.l. www.aracneeditrice.it info@aracneeditrice.it 00173 Roma via Raffaele Garofalo,
DettagliCapitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie
apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliANALISI E PROGETTO DI CIRCUITI SEQUENZIALI
ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica
DettagliModelli per le macchine digitali
Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla
DettagliMinimizzazione degli stati nelle Macchine Sequenziali ing. Alessandro Cilardo
Corso di Calcolatori Elettronici I A.A. 2012-2013 Minimizzazione degli stati nelle Macchine Sequenziali ing. Alessandro Cilardo Accademia Aeronautica di Pozzuoli Corso Pegaso V GArn Elettronici Funzioni
DettagliAUTOMA A STATI FINITI
Gli Automi Un Automa è un dispositivo, o un suo modello in forma di macchina sequenziale, creato per eseguire un particolare compito, che può trovarsi in diverse configurazioni più o meno complesse caratterizzate
DettagliSintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
DettagliFunzioni uscita e stato prossimo
Funzioni uscita e stato prossimo L uscita e lo stato prossimo sono funzioni della sequenza di ingressi applicata a partire da uno stato iniziale : u k = λ(q 0, J k ) q k+1 = δ(q 0, J k ) Macchine complete
DettagliProva d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliCalcolatori Elettronici Lezione 2 Algebra delle reti Logiche
Calcolatori Elettronici Lezione 2 Algebra delle reti Logiche Ing. Gestionale e delle Telecomunicazioni A.A. 27/8 Gabriele Cecchetti Algebra delle reti logiche Sommario: Segnali digitali vs. segnali analogici
DettagliSintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone Il problema dell assegnamento degli stati versione del 9/1/03 Sintesi: Assegnamento degli stati La riduzione del numero
DettagliMATRICI E SISTEMI LINEARI
1 Rappresentazione di dati strutturati MATRICI E SISTEMI LINEARI Gli elementi di una matrice, detti coefficienti, possono essere qualsiasi e non devono necessariamente essere omogenei tra loro; di solito
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliSintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
DettagliMinimizzazione di reti/funzioni logiche con le Mappe di Karnaugh. 12 ottobre 2015
Minimizzazione di reti/funzioni logiche con le Mappe di Karnaugh ottobre 5 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare l
DettagliLe Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi
Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliLe reti sequenziali sincrone memorizzano il proprio stato in dei FF-D
Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei
DettagliReti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015
Reti logiche: analisi, sintesi e minimizzazione Esercitazione Venerdì 9 ottobre 05 Punto della situazione Stiamo studiando le reti logiche costruite a partire dalle porte logiche AND, OR, NOT per progettare
DettagliEsercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
DettagliReti Logiche T. Esercizi reti sequenziali asincrone
Reti Logiche T Esercizi reti sequenziali asincrone ESERCIZIO N. 1 Una rete sequenziale asincrona è caratterizzata da due segnali d ingresso A e C e da un segnale di uscita Z. I segnali d ingresso non possono
DettagliRIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA
RIDUZIONE DEL NUMERO DI STATI DI UN AUTOMA Il numero degli stati di un automa può risultare elevato, perché l insieme stesso degli stati può essere ridondante, in quanto vi possono essere più stati che
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliTutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
DettagliNOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.
NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10
DettagliSintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
Dettaglix y z F x y z F
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali
DettagliUniversità degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate. Architettura degli elaboratori Bistabili e Clock
Università degli tudi dell Insubria Dipartimento di cienze Teoriche e Applicate Architettura degli elaboratori Bistabili e Clock Marco Tarini Dipartimento di cienze Teoriche e Applicate marco.tarini@uninsubria.it
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi
apitolo 6 Reti asincrone 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6.1 Elaborazione asincrona Esigenze Problema - iscriminare e ricordare l ordine temporale con cui due o più
DettagliIl livello logico digitale
Il livello logico digitale prima parte Introduzione Circuiti combinatori (o reti combinatorie) Il valore dell uscita in un determinato istante dipende unicamente dal valore degli ingressi in quello stesso
DettagliIntroduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
DettagliMetodo di Quine e MC-Cluskey 2/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
Fondamenti di Informatica II Ingegneria Informatica e Biomedica I anno, II semestre A.A. 2005/2006 Metodo di Quine e MC-Cluskey 2/2 Prof. Mario Cannataro Università degli Studi Magna Graecia di Catanzaro
DettagliLaboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Laboratorio di Laurea in Ingegneria Civile e Ambientale Algoritmi e Algebra di Boole Stefano Cagnoni Il problema di fondo Descrizione
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliAlcuni Preliminari. Prodotto Cartesiano
Prodotto Cartesiano Dati due insiemi A e B, si definisce il loro prodotto cartesiano A x B come l insieme di tutte le coppie ordinate (a,b) con a A e b B. Es: dati A= {a,b,c} e B={1,2,3} A x B = {(a,1),(b,1),(c,1),(a,2),(b,2),(c,2),(a,3),(b,3),(c,3)
DettagliPrecorsi di matematica
Precorsi di matematica Francesco Dinuzzo 12 settembre 2005 1 Insiemi Il concetto di base nella matematica moderna è l insieme. Un insieme è una collezione di elementi. Gli elementi di un insieme vengono
DettagliCompito A SR=SL=0. Qn-1Qn-2...Q1Q0. SR=1,SL=0 x {0,1} SR=0, SL=1. Q0Qn-1Qn-2...Q1. Q n-2 Q n-3..q 0 x
Compito A Esercizio 1. (6 punti) Si descriva il funzionamento di un registro a caricamento seriale (shift register) con possibilità di slittamento (shift) a destra e a sinistra. Il registro ha quindi,
DettagliCapitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
DettagliProva d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliTutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica
Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori
DettagliSintesi Sequenziale Sincrona. Mariagiovanna Sami Corso di reti Logiche 8 Anno
Sintesi Sequenziale Sincrona Mariagiovanna Sami Corso di reti Logiche 8 Anno 2007-2007- Introduzione Le uscite di un circuito sequenziale in un dato istante di tempo t dipendono: Dalla condizione iniziale
DettagliSintesi di una rete combinatoria
Mappe di Karnaugh Sintesi di una rete combinatoria Offrono uno strumento per esprimere una funzione booleana f: {0,1}n {0,1} in una forma SP o PS minima. Invece della tabella di definizione si impiegano
DettagliOttimizzazione delle reti combinatorie
Ottimizzazione delle reti combinatorie Ottimizzazione delle reti combinatorie L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)
DettagliEsercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.
a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,
DettagliCapitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)
apitolo 6 Reti asincrone 6. Elaborazione asincrona 6.2 Memorie binarie 6.3 nalisi e Sintesi 6. Elaborazione asincrona Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso
DettagliMacchine combinatorie: progettazione. Macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 011-01 Macchine combinatorie: progettazione Lezione 13 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea
DettagliReti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
DettagliReti Logiche: Combinatorie e Sequenziali
Reti Logiche: Combinatorie e Sequenziali Fabrizio Baiardi f.baiardi@unipi.it 1 Livello Elettronico -Hardware In questa parte del corso vedremo come si costruiscono dei componenti elettronici che possono
DettagliCircuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
DettagliAutomi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
DettagliFondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n.
Fonamenti i Informatica B Esercitazione n.3 Fonamenti i Informatica B Esercitazione n.3 Progetto i circuiti sequenziali iagramma egli stati Costruzione elle tabelle Minimizzazione isegno el circuito Esercitazione
DettagliSistemi lineari. a 11 x 1 + a 12 x a 1n x n = b 1 a 21 x 1 + a 22 x a 2n x n = b 2 : : : a m1 x 1 + a m2 x 2 +..
Sistemi lineari: definizioni Sistemi lineari Un equazione nelle n incognite x,, x n della forma c x + + c n x n = b ove c,, c n sono numeri reali (detti coefficienti) e b è un numero reale (detto termine
Dettagli1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
DettagliA.S Classe III H Informatica. Programma didattico finale e indicazioni per il recupero estivo relativi all'insegnamento di Informatica
O. BELLUZZ I - L. DA VINCI Prot.8480/6.3 del 05/07/2017 A.S. 2016-2017 Classe III H Informatica Programma didattico finale e indicazioni per il recupero estivo relativi all'insegnamento di Informatica
DettagliArgomento 13 Sistemi lineari
Sistemi lineari: definizioni Argomento Sistemi lineari Un equazione nelle n incognite x,, x n della forma c x + + c n x n = b ove c,, c n sono numeri reali (detti coefficienti) e b è un numero reale (detto
DettagliProva d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:
Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliEsercitazioni di Reti Logiche. Lezione 5
Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti
DettagliALGORITMI: PROPRIETÀ FONDAMENTALI
ALGORITMI: PROPRIETÀ FONDAMENTALI Non si può risolvere un problema senza prima fissare un insieme di azioni, i di mosse elementari possibili per l'esecutore. Bisogna conoscerne le caratteristiche, le mosse
DettagliAlgoritmi e Complessità
Algoritmi e Complessità Università di Camerino Corso di Laurea in Informatica (tecnologie informatiche) III periodo didattico Docente: Emanuela Merelli Email:emanuela.merelli@unicam.it a.a. 2002-03 e.merelli
DettagliMacchine sequenziali
Corso di Calcolatori Elettronici I A.A. 2010-2011 Macchine sequenziali Lezione 14 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Automa a Stati Finiti (ASF) E una prima astrazione di
DettagliMetodi e Modelli per l Ottimizzazione Combinatoria Problema dell assegnamento e matrici totalmente unimodulari
Metodi e Modelli per l Ottimizzazione Combinatoria Problema dell assegnamento e matrici totalmente unimodulari L. De Giovanni G. Zambelli 1 Problema dell assegnamento Sia dato un grafo non orientato bipartito
DettagliProva d esame di Reti Logiche T 13 Luglio 2016
Prova d esame di Reti Logiche T 13 Luglio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
DettagliAlee in macchine combinatorie
Corso di Calcolatori Elettronici I A.A. 2010-2011 Alee in macchine combinatorie Lezione 12 Università degli Studi di Napoli Federico II Facoltà di Ingegneria Le Alee La presenza di ritardi nei dispositivi
DettagliFondamenti di Informatica. Ipotesi fondamentale. Irrisolubilità. Prof. V.L. Plantamura Informatica e Comunicazione Digitale a.a.
Fondamenti di Informatica Prof. V.L. Plantamura Informatica e Comunicazione Digitale a.a. 2006-2007 Ipotesi fondamentale Tesi di Church Qualunque algoritmo può essere espresso sotto forma di matrice funzionale
DettagliIl Livello Logico-Digitale. I circuiti sequenziali
Il Livello Logico-Digitale I circuiti sequenziali 22 --25 ommario Circuiti sequenziali e elementi di memoria Bistabile asincrono Temporizzazione e clock Bistabili D e sincroni Flip-flop - 2 - Circuiti
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 ASF
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 ASF Sommario Introduzione alle reti sequnziali La definizione di ASF ASF di Mealy e Moore Diagrammi di stato e Tabelle di flusso Automi equivalenti Minimizzazione
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliCognome:, Nome: Matricola:
I Prova Intercorso Fondamenti di Informatica e Programmazione, A.A. 2017/18 Docente: R. Pizzolante Traccia C Cognome:, Nome: Matricola: Spazio riservato alla commissione esaminatrice 1 2 3 4 5 6 7 8 9
DettagliIntroduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
DettagliLaboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale
Dipartimento di Ingegneria dell Informazione Università degli Studi di Parma Laboratorio di Programmazione Laurea in Ingegneria Civile e Ambientale Algebra di Boole Stefano Cagnoni Algebra di Boole L algebra
DettagliMacchine sincrone. In teoria. Solo un modello teorico NON ESISTE NELLA PRATICA
Macchine sincrone In teoria Sono macchine non asincrone (non per ogni variazione dell input si finisce in uno stato stabile) Variazioni dello stato e dell ingresso dovrebbero verificarsi in perfetto sincronismo
Dettagli