Fondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n.

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Fondamenti di Informatica B. Fondamenti di Informatica B. Riepilogo teorico. I passi del progetto. Progetto di circuiti sequenziali. Esercitazione n."

Transcript

1 Fonamenti i Informatica B Esercitazione n.3 Fonamenti i Informatica B Esercitazione n.3 Progetto i circuiti sequenziali iagramma egli stati Costruzione elle tabelle Minimizzazione isegno el circuito Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 2 Riepilogo teorico I passi el progetto CIRCUITI SEQUENIALI: le uscite ipenono non solo agli ingressi, ma anche allo stato interno el sistema. Necessità i ELEMENTI I MEMORIA (FLIPFLOP per lettura, scrittura e memorizzazione i un bit) Problema elle CORSE CRITICHE: si utilizzano flipflop caenzati (le uscite variano in funzione egli ingressi solo in caso i un ato livello o i una ata transizione el segnale i clock) Reti Sequenziali Asincrone vs. Reti Sequenziali Sincrone Scelta i un moello el circuito (a es. Mealy) e egli elementi i memoria (a es. flipflop SR o JK) Costruzione el iagramma egli stati el circuito Trauzione el iagramma egli stati nella tabella elle transizioni el circuito Coifica egli stati iniviuati Costruzione ella tabella i transizione el flipflop scelto, e quini ell intero circuito Minimizzazione logica (attraverso mappe) ella funzione uscita e elle funzioni che eterminano gli ingressi egli elementi i memoria (per il passaggio allo stato successivo) isegno finale el circuito Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 3 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 4

2 Esercizio Progettare un circuito sequenziale che moltiplichi per tre un numero binario N i lunghezza arbitraria. Il numero viene acquisito in moo seriale all ingresso x a partire al bit meno significativo. La cifra che rappresenta 3N eve presentarsi serialmente all uscita z el circuito. Progettare il circuito meiante FFJK e porte logiche. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 5 Esercizio LSB MSB. ingresso t ingresso con ritaro (ovvero bit preceente) riporto somma. ata una sequenza all ingresso la sequenza i uscita consiera il valore presente (peso ) e quello preceente (peso 2) e li somma. Va consierato anche il riporto ella somma preceente. La somma è perciò funzione ell ingresso e i altre ue variabili memorizzate : l ingresso con ritaro e il riporto. L ingresso con ritaro è funzione ell ingresso al passo preceente, mentre il riporto è funzione el riporto, ell ingresso, e ell ingresso con ritaro, tutti al passo preceente. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 6 Esercizio Esercizio Possiamo perciò ire che il riporto e l ingresso con ritaro sono variabili i stato. Proviamo a esprimere gli stati el nostro sistema utilizzano le variabili i stato: riporto e ingresso con ritaro. A: riporto = ingresso con ritaro = B: riporto = ingresso con ritaro = C: riporto = ingresso con ritaro = : riporto = ingresso con ritaro = Avremo perciò 4 ifferenti stati, ciascuno ei quali viene rappresentato nel iagramma i stato con un ovale conraistinto a una lettera. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 7 iventa necessario capire come evolve il sistema a ogni stato per ogni possibile ingresso, in particolare serve conoscere l uscita el sistema e lo stato futuro. A riporto = ingresso ritaro = B riporto = ingresso ritaro = C riporto = ingresso ritaro = riporto = ingresso ritaro = IN OUT FUTURO rip.= in.rit.= A rip.= in.rit.= B rip.= in.rit.= A rip.= in.rit.= rip.= in.rit.= A rip.= in.rit.= rip.= in.rit.= C rip.= in.rit.= Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 8 2

3 Esercizio Esercizio isegnamo il iagramma i stato: ogni cambiamento i stato è inicato con una linea che congiunge ue stati, i ue numeri sovrapposti e separati a una virgola rappresentano rispettivamente ingresso e uscita el sistema, A,,, B C Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 9,,,, Possiamo ricavare la seguente tabella che mostra per ogni possibile stato e ogni possibile ingresso l uscita e stato futuro: A A, B, B A,, C A,, C,, Si nota come il comportamento nello stato B e in quello C siano uguali. Uno i questi stati può perciò essere rimosso. altra parte è inifferente se sia il riporto o l ingresso con ritaro a essere presente. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B Esercizio Esercizio Graficamente è sufficiente rimuovere uno ei ue stati, rimuovere tutte le frecce uscenti a esso e collegare le frecce entranti allo stato analogo., A,, B,,, Per verificare la valiità ella soluzione si può isegnare l evoluzione el circuito.. ingresso ingresso con ritaro (ovvero bit preceente) riporto somma. A B Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 2 3

4 Esercizio Esercizio Ripreniamo la tabella elle transizioni: Ricoriamo il funzionamento el FFJK: J K Ck Q n+ Q n A= B= C=,,,,,, Siccome risulta impossibile coificare gli stati con elle lettere è necessario ientificarli con ei numeri binari. Essenoci 3 stati sono necessari 2 bit. È sufficiente cambiare A con, B con, C con. a questa tabella possiamo ricavare la tabella elle transizioni, cioè la tabella che riporta il valore agli ingressi J e K in funzione ella transizione che si vuole ottenere all uscita ei FFJK Transizione Q n Q n J K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 3 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 4 Esercizio Utilizzano la tabella egli stati e quella elle transizioni possiamo scrivere: F F F+ F+ J K J K,,,,,, Transizione J K Esercizio a questa tabella è possibile ricavare le mappe i Karnaugh F F F+ F+ J K J K FF FF J K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 5 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 6 4

5 Esercizio F F Esercizio Costruiamo le mappe i Karnaugh e cerchiamo la somma i prootti minima (copertura egli ) FF FF FF FF FF J J = F K J K K = J = F + F K = = F + F F J F K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 7 F F J K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 8 Esercizio 2 Esercizio 2 Utilizzano la tabella egli stati e quella elle transizioni possiamo scrivere: Transizione J K S R Se si fossero utilizzati FFSR la tabella elle transizioni sarebbe stata la seguente Transizione,,,,,, S R F F F+ F+ S R S R Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 9 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 2 5

6 Esercizio 2 F F Esercizio 2 alla tabella è possibile ricavare le mappe i Karnaugh e cercare la somma i prootti minima (copertura egli ) FF FF FF FF FF S S = F R S R = R =F S = F F + F Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 2 R = F + F F S F R F S F R Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 22 Se si fossero utilizzati FFT la tabella elle transizioni sarebbe stata la seguente Esercizio 3 Transizione T Esercizio 3 Utilizzano la tabella egli stati e quella elle transizioni possiamo scrivere: F F F+ F+ T T,,,,,, Transizione T Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 23 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 24 6

7 Esercizio 3 F F Esercizio 3 alla tabella è possibile ricavare le mappe i Karnaugh e cercare la somma i prootti minima (copertura egli ) FF FF FF T T = F + F T =F + F + F T = F + F F F T Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 25 F F T Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 26 Esercizio 4 Esercizio 4 Transizione Utilizzano la tabella egli stati e quella elle transizioni possiamo scrivere: Se si fossero utilizzati FF la tabella elle transizioni sarebbe stata la seguente,,, Transizione,,, F F F+ F+ Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 27 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 28 7

8 Esercizio 4 F F Esercizio 4 alla tabella è possibile ricavare le mappe i Karnaugh e cercare la somma i prootti minima (copertura egli ) FF FF FF = F + F = F F + F = F + F F F Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 29 F F Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 3 Esercizio 5 Esercizio 5 Progettare una rete sequenziale sincrona con il compito i verificare l anamento i ue segnali i ingresso,2. Il segnale i uscita avrà valore quano per i ue segnali i ingresso si verifica una elle seguenti evoluzioni: (,,) oppure (,,). L uscita viene mantenuta inalterata fin tanto che permane la configurazione finale (). Per la realizzazione ell automa sono sufficienti tre stati. Progettare il circuito meiante FFJK e porte logiche NAN. In questo caso gli stati sono funzione ell anamento ei segnali i ingresso negli istanti preceenti, in particolare rappresentano lo stato i completamento elle ue sequenze (,,) oppure (,,). A. la sequenza non è ancora iniziata. Si passerà allo stato B quano in ingresso compare. B. il primo elemento ella sequenza è stato riconosciuto. Si passa a C quano o compaiono agli ingressi. C. il secono elemento ella sequenza è stato riconosciuto. L uscita va finalmente a quano compare il terzo elemento ella sequenza. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 3 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 32 8

9 Esercizio 5 Esercizio 5 //,, /, A B C, A B C B, B, B,, A, C, A, A, A, C,, /, A, C, A,, F F Y,,,,,,,,, Transizione J,,, K Y F F F+ F+ J K J K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 33 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 34 Y FF J = Y F + Y F Y FF Esercizio 5 Y FF Y FF Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 35 K = + Y J = Y K = +Y Y FF =F Y F F Y F J F K F F Esercizio 5 J K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 36 9

10 Esercizio 5 Per trasformare in soli NAN: Progettare una rete sequenziale sincrona con il compito i verificare l anamento i ue segnali i ingresso,2. Il segnale i uscita avrà valore quano per i ue segnali i ingresso si verifica una elle seguenti evoluzioni: (,,) oppure (,,). Ogni passo può anche presentarsi più volte consecutivamente. L uscita viene mantenuta inalterata fin tanto che permane la configurazione finale (). Progettare il circuito meiante FFJK e porte logiche. Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 37 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 38,2, //,,,, A B E,,,,,, C,,,,,, La prosecuzione ell esercizio è estremamente complessa ato il numero i stati che evono essere coificati. Aveno 3 stati saranno necessari 3 FLIP FLOP e 3 bit per coificare gli stati. i norma in see i esame non saranno proposti esercizi con 3 FLIP FLOP ma si può risolvere questo esercizio per completezza.,, Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 39 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 4

11 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 4 A, E,, B, C, E, A, B, C A,, A, B, B, B, A, E, E C, A, B A, A, A Sostitueno A =, B =, C =, =, E = otteniamo: Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 42,,,,,,,,,,,,,,,,,,,, Ricorano la tabella elle transizioni el FFJK possiamo ottenere: Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 43 K2 J2 K J K J F2+ F+ F+ Y F2 F F Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 44 K2 J2 K J K J F2+ F+ F+ Y F2 F F

12 FF2 Y FF2 Y FF2 Y FF2 Y F= F= F= F= = YF + Y F J = Y F Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 45 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 46 FF2 Y FF2 Y FF2 Y FF2 Y F= F= F= F= K = + Y J = Y F 2 + Y F 2 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 47 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 48 2

13 FF2 Y FF2 Y FF2 Y FF2 Y F= F= F= F= K = Y + F 2 +Y F 2 J 2 = Y Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 49 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 5 = YF + Y F FF2 Y FF2 Y J = Y F K = + Y J = Y F 2 + Y F 2 F= F= K = Y + F 2 +Y F 2 J 2 = Y K 2 = Possiamo iminuire il numero i porte in questo moo: K 2 = =J + Y F K =J 2 + F 2 +Y F 2 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 5 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 52 3

14 Y F F F2 Esercizio 7 Progettare una rete sequenziale sincrona con un ingresso e un uscita. L uscita assume il valore quano l ingresso ha assunto lo stesso valore per almeno tre intervalli consecutivi. Progettare il circuito utilizzano FLIPFLOP SR. F F J K F 2 F 2 J 2 K 2 F J F K Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 53 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 54 Esercizio 7 Esercizio 7 Ientifico gli stati: Stato A: stato in cui non ho ancora avuto né un né uno. / / Stato B: stato ove ho avuto il primo Stato C: stato ove ho avuto il primo Stato: statoove ho avutoalmenoue / B / StatoE: statoove ho avutoalmenoue A / / / / / C E / Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 55 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 56 4

15 Esercizio 7 Esercizio 7 Si nota che lo stato A non può essere raggiunto alla macchina a stati (ovvero non ha frecce entranti): serve solo per partire. Supponeno che il sistema si trovi già a regime (perciò obbiamo avere per forza avuto almeno uno o un ) è legittimo eliminare lo stato A. / / / B C / / / / E / Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 57 Scriviamo la tabella egli stati e quella elle transizioni el FLIP FLOP SR B C E,,,,,,,, Transizione Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 58 S R Esercizio 7 Esercizio 7 Otteniamo unque la tabella completa e le mappe i Karnaugh F F F+ F+ S R S R FF FF S FF FF R FF alle coperture otteniamo le funzioni FF S FF R S = F + F R = F + F S = R = = F F + F F FF S FF R FF S R Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 59 Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 6 5

16 F F Esercizio 7 F F S R F F S R Esercitazione n.3 Circuiti sequenziali Fonamenti i informatica B 6 6

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali FONDAMENTI DI INFORMATICA Lezione n. 7 Esercizi di progetto di circuiti sequenziali 1 / 17 RIEPILOGO TEORICO CIRCUITI SEQUENZIALI: le uscite dipendono non solo dagli ingressi, ma anche dallo stato interno

Dettagli

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006 SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO Aprile 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) Progettare

Dettagli

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009 PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (11 punti) Progettare una rete sequenziale

Dettagli

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007 SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 9 Aprile 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare

Dettagli

PROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018

PROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018 PROVA SCRITTA DEL MODULO DI CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 7 luglio 28 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Un circuito sequenziale presenta

Dettagli

0/0 1/0 1/0 0/0 0/1 1/0 1/0

0/0 1/0 1/0 0/0 0/1 1/0 1/0 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO Gennaio 2008 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 30 Settembre 23

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014 PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 24 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (a) (5 punti) Si progetti

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA BIOMEDICA CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA E INFORMATICA 7 Febbraio 29 NOME: COGNOME: MATRICOLA: CFU:

Dettagli

NOME: COGNOME: MATRICOLA:

NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI CORSO DI LAUREA IN INGEGNERIA BIOMEDICA CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 4 ottobre 27 NOME: COGNOME: MATRICOLA: ESERCIZIO

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 2003

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 2003 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 23 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI Nota: Gli stuenti che consegnano e

Dettagli

PROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL MODULO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 9 febbraio 205 NOME: COGNOME: MATRICOLA: ESERCIZIO (5-6 CFU: 0 punti; 7 CFU: 8 punti) Progettare una rete sequenziale che presenti

Dettagli

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Ottobre 2 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (9 punti) Progettare una rete

Dettagli

PROVA SCRITTA DEL MODULO DI

PROVA SCRITTA DEL MODULO DI PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA 24 gennaio 29 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (8 punti)

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 24 Febbraio 2 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (6 punti)

Dettagli

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 2007 PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 26 Settembre 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

Dettagli

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali Reti Logiche Prof. B. Buttarazzi A.A. 29/2 Reti Sequenziali Sommario Analisi di Reti Sequenziali Sintesi di Reti Sequenziali Esercizi 3/6/2 Corso di Reti Logiche 29/ 2 Analisi di Reti Sequenziali Passare

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI. 23 aprile 2015 NOME: COGNOME: MATRICOLA: CFU:

PRIMA PROVA INTERMEDIA DEL MODULO DI. 23 aprile 2015 NOME: COGNOME: MATRICOLA: CFU: PRIMA PROVA INTERMEDIA DEL MODULO DI 23 aprile 25 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (0 punti) Sintetizzare una rete sequenziale, otata i un ingresso X e un uscita Z= in corrisponenza ella sequenza

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I 4 Maggio 20 E L E T T R O N I C I MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI IMPORTANTE: Leggere

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Gennaio 2002

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Gennaio 2002 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Gennaio 22 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 0 punti VO:

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 20 Settembre 20 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 9 punti

Dettagli

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA. a Esercizio 1. Sintetizzare un circuito sequenziale sincrono in base alle specifiche temporali riportate nel seguito. Il circuito riceve in input solo il segnale di temporizzazione (CK) e produce tre uscite,

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di

Dettagli

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI 1 Classificazione dei circuiti logici Un circuito è detto combinatorio se le sue uscite (O i ) sono determinate univocamente dagli ingressi (I i ) In pratica

Dettagli

Esercitazione del 26/03/ Soluzioni

Esercitazione del 26/03/ Soluzioni Esercitazione del 26/03/2009 - oluzioni 1. Bistabile asincrono C (detto anche R) C C ~ Tabella delle transizioni o stato prossimo: C * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X Configurazioni

Dettagli

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. NOME e COGNOME (stampatello): Compito A Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo. 0 1 S1 S7/01 S2/11 S2 S2/10 S3/11 S3 S0 S2/01 S4 S0 S5/01 S5 S6/10 S4/11 S6 S5/10

Dettagli

Sintesi di Reti sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere

Dettagli

0/0 1/0 S0 S1 0/0 0/0

0/0 1/0 S0 S1 0/0 0/0 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 3 Luglio 23 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare una rete

Dettagli

Esercizi sulle Reti Sequenziali Sincronizzate

Esercizi sulle Reti Sequenziali Sincronizzate Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,

Dettagli

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali Titolo lezione Fondamenti di informatica II 1 Sintesi di reti logiche sequenziali Reti combinatorie e sequenziali Fondamenti di informatica II 2 Due sono le tipologie di reti logiche che studiamo Reti

Dettagli

Esercitazione del 03/04/ Soluzioni

Esercitazione del 03/04/ Soluzioni Esercitazione del 03/04/2008 - oluzioni 1. Bistabile asincrono (detto anche R) ~ * 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 X 1 1 1 X onfigurazioni vietate:il circuito per queste configurazioni

Dettagli

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori

Reti Sequenziali. Reti Sequenziali. Corso di Architetture degli Elaboratori Reti Sequenziali Reti Sequenziali Corso di Architetture degli Elaboratori Caratteristiche 1 Caratteristiche delle reti sequenziali Reti combinatorie: il valore in uscita è funzione (con il ritardo indotto

Dettagli

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,

Dettagli

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

I Bistabili. Maurizio Palesi. Maurizio Palesi 1 I Bistabili Maurizio Palesi Maurizio Palesi 1 Sistemi digitali Si possono distinguere due classi di sistemi digitali Sistemi combinatori Il valore delle uscite al generico istante t* dipende solo dal valore

Dettagli

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone RETI LOGICHE T Ingegneria Informatica Esercitazione 3 Reti Sequenziali Sincrone Marco Lippi (marco.lippi3@unibo.it) [Lucidi realizzati da Samuele Salti] Esercizio Sintesi RSS Si vuole progettare una rete

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Esercitazione 2 I Flip Flop 1. ual è la differenza tra un latch asincrono e un Flip Flop? a. Il latch è abilitato da un segnale di clock b. Il latch ha gli ingressi asincroni perché questi ultimi controllano

Dettagli

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo.

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. Compito A Esercizio (2 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S / S 2 / S 3 / S 4 / S 5 / Esercizio 2 (5 punti) Progettare un circuito il cui output

Dettagli

ESERCIZIO n.10. H 6cm d 2cm. d d d

ESERCIZIO n.10. H 6cm d 2cm. d d d ESERCZO n.1 Data la sezione riportata in Figura, eterminare: a) gli assi principali centrali i inerzia; b) l ellisse principale centrale i inerzia; c) il nocciolo centrale i inerzia; ) i momenti i inerzia

Dettagli

Sintesi di Reti Sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso

Dettagli

ESERCIZIO n.10. H 6cm d 2cm. d d d

ESERCIZIO n.10. H 6cm d 2cm. d d d Esercizi svolti i geometria elle aree Alibrani U., Fuschi P., Pisano A., Sofi A. ESERCZO n.1 Data la sezione riportata in Figura, eterminare: a) gli assi principali centrali i inerzia; b) l ellisse principale

Dettagli

Esercitazioni di Reti Logiche. Lezione 5

Esercitazioni di Reti Logiche. Lezione 5 Esercitazioni di Reti Logiche Lezione 5 Circuiti Sequenziali Zeynep KIZILTAN zeynep@cs.unibo.it Argomenti Circuiti sequenziali Flip-flop D, JK Analisi dei circuiti sequenziali Progettazione dei circuiti

Dettagli

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati Compito A Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati stato/input x=0 x=1 A B/0 A/0 B C/0 A/0 C B/0 D/1 D B/0 E/0 E B/0 D/1 Esercizio 2. (17 punti) Realizzare

Dettagli

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie apitolo 6 Reti asincrone Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie Reti sequenziali asincrone (comportamento) Elaborazione asincrona - Ogni nuovo ingresso determina: una

Dettagli

I Indice. Prefazione. Capitolo 1 Introduzione 1

I Indice. Prefazione. Capitolo 1 Introduzione 1 I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2

Dettagli

x y z F x y z F

x y z F x y z F Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettronica Sommario Mappe di Karnaugh Analisi e sintesi di reti combinatorie Analisi e sintesi di reti sequenziali

Dettagli

Modelli per le macchine digitali

Modelli per le macchine digitali Reti sequenziali Modelli per le macchine digitali Ingressi Uscite i(t 0 ) i(t n ) MACCHINA DIGITALE u(t 0 ) u(t n ) TEMPO In generale l uscita di una macchina in un certo istante temporale dipenderà dalla

Dettagli

SIA DATO UN SOLENOIDE RETTILINEO DI LUNGHEZZA d, RAGGIO R e COSTITUITO DA N SPIRE.

SIA DATO UN SOLENOIDE RETTILINEO DI LUNGHEZZA d, RAGGIO R e COSTITUITO DA N SPIRE. POBLEMA 11 SIA DATO UN SOLENOIDE ETTILINEO DI LUNGHEZZA, AGGIO e COSTITUITO DA N SPIE. A) DETEMINAE IL CAMPO MAGNETICO PODOTTO LUNGO L ASSE DEL SOLENOIDE. Un solenoie rettilineo è costituito a un filo

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

Si considera un corpo solido a forma di parallelepipedo, di spessore d [m] e facce maggiori con superficie S [m 2 ], tale che sia T 1

Si considera un corpo solido a forma di parallelepipedo, di spessore d [m] e facce maggiori con superficie S [m 2 ], tale che sia T 1 I sistemi termici La resistenza termica Se ue corpi aventi temperature iverse vengono messi a contatto, si ha un passaggio i quantità i calore al corpo a temperatura maggiore verso quello a temperatura

Dettagli

I CONTATORI. Definizioni

I CONTATORI. Definizioni I CONTATORI Definizioni. I contatori sono dispositivi costituiti da uno o più flip-flop collegati fra loro in modo da effettuare il conteggio di impulsi applicati in ingresso. In pratica, i flip-flop,

Dettagli

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore

Dettagli

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: COMPITO A Esercizio 1 (13 punti) Dato il seguente automa: 1/0 q8 1/0 q3 q1 1/0 q4 1/0 q7 1/1 q2 1/1 q6 1/1 1/1 q5 - minimizzare l automa usando la tabella triangolare - disegnare l automa minimo - progettare

Dettagli

Macchine sequenziali

Macchine sequenziali Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di

Dettagli

Livello logico digitale

Livello logico digitale Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S

Dettagli

Esercizi svolti di geometria delle aree Alibrandi U., Fuschi P., Pisano A., Sofi A. ESERCIZIO n.6

Esercizi svolti di geometria delle aree Alibrandi U., Fuschi P., Pisano A., Sofi A. ESERCIZIO n.6 ESERCZO n.6 Data la sezione riportata in Figura, eterminare: a) gli assi principali centrali i inerzia; b) l ellisse principale centrale i inerzia; c) il nocciolo centrale i inerzia. 6cm cm A#6 1 1. Determinazione

Dettagli

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo

Dettagli

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019 UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019 Esercizio 1 Si realizzi un automa di Mealy che controlla il funzionamento

Dettagli

I bistabili ed il register file

I bistabili ed il register file I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni

Dettagli

Circuiti Sequenziali

Circuiti Sequenziali Circuiti Sequenziali 1 Ingresso Circuito combinatorio Uscita Memoria L uscita al tempo t di un circuito sequenziale dipende dagli ingressi al tempo (t) e dall uscita al tempo (t- t ) Circuiti sequenziali

Dettagli

Sintesi di Reti sequenziali Sincrone

Sintesi di Reti sequenziali Sincrone Sintesi di Reti sequenziali Sincrone alcolatori ElettroniciIngegneria Telematica Sintesi di Reti Sequenziali Sincrone na macchina sequenziale è definita dalla quintupla δ, λ) dove: I è l insieme finito

Dettagli

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici RETI SEQUENZIALI : ESERCIZI Massimiliano Giacomin 1 Implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente il suo stato secondo una regola

Dettagli

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche 5EKL-Progetto di Circuiti Digitali Tutore: Federico Quaglio federico.quaglio@polito.it -564 44 (44) Richiami di Reti Logiche Tutoraggio # Sommario Richiami di algebra booleana Mappe di Karnaugh Coperture

Dettagli

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata Corso di Laurea in Ingegneria Elettronica Mappe di Karnaugh Reti Logiche Latch e Flip-Flop Reti Sequenziali Tutorato di Calcolatori

Dettagli

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma

Dettagli

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7 Compito A Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 3 1/1 0/0 S 6 S 7 S 1 S 2 S 4 S 5 0/0 1/1 Esercizio 2 (15 punti) Progettare un

Dettagli

Domande di Reti Logiche compito del 26/06/2018

Domande di Reti Logiche compito del 26/06/2018 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se in un circuito

Dettagli

COMPITO A. Esercizio 1 (17 punti)

COMPITO A. Esercizio 1 (17 punti) Esercizio (7 punti) COMPITO A Si hanno a disposizione due registri sorgente S e S da 6 bit che contengono reali memorizzati in rappresentazione a virgola mobile normalizzata : il primo bit (b ) rappresenta

Dettagli

Conversione AD e DA. Fig Interfacce AD e DA fra sistema analogico e digitale.

Conversione AD e DA. Fig Interfacce AD e DA fra sistema analogico e digitale. Conversione AD e DA - Conversione AD e DA - I segnali igitali Generalità I segnali che nascono alla maggior parte ei fenomeni fisici sono tipicamente variabili con continuità sia nel tempo che nelle ampiezze.

Dettagli

Sintesi Sequenziale Sincrona

Sintesi Sequenziale Sincrona Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati

Dettagli

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,

Dettagli

Domande di Reti Logiche compito del 26/06/2018

Domande di Reti Logiche compito del 26/06/2018 Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Se in un circuito

Dettagli

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Le Alee La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi Si chiamano Alee (o hazard) quei fenomeni per i quali le uscite,

Dettagli

Reti Logiche A Esame del 24 febbraio 2006

Reti Logiche A Esame del 24 febbraio 2006 Politecnico di Milano ipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Esercizio n. a) ata la seguente tabella di copertura: Reti Logiche

Dettagli

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop

Dettagli

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini Appello di Progettazione di Sistemi Digitali 16 Settembre 2013 - Docenti: Proff. Gorla e Massini Esercizio 1 (3 punti): Convertire in base 4 con rappresentazione in virgola fissa il numero decimale 214,1362

Dettagli

8. Muri di sostegno e NTC 2008

8. Muri di sostegno e NTC 2008 8. Muri i sostegno e NTC 008 Normativa (NTC 008, par. 5.3..) Le combinazioni i carico per le azioni sono poste nella forma: F = γ G G + γ G G + γ Q Q + γ Q Q + γ Q3 Q 3 +... Le spinte ella terra e ell

Dettagli

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà: I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Dettagli

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Elementi di memoria Sommario Elementi di memoria LATCH FLIP-FLOP 25/06/2010 Corso di Reti Logiche 2009/10 2 Elementi di memoria I circuiti elettronici

Dettagli

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018 UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018 Esercizio 1 La porta di ingresso di un istituto bancario è controllata

Dettagli

POTENZIALE ELETTRICO. La situazione è schematizzata nella figura seguente:

POTENZIALE ELETTRICO. La situazione è schematizzata nella figura seguente: POTENZILE ELETTRIO 1) Un fascio i elettroni, con velocità iniziale trascurabile, viene accelerato a una ifferenza i potenziale i 5 kv. Trova la velocità finale egli elettroni, trascurano gli effetti relativistici

Dettagli

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Reti Sincrone Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D Le variabili di stato future sono quelle all ingresso dei FF-D mentre le variabili di stato presente sono le uscite dei

Dettagli

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo orso di alcolatori Elettronici I Elementi di memoria ing. Alessandro ilardo orso di Laurea in Ingegneria Biomedica Reti logiche con memoria In molte situazioni è necessario progettare reti logiche sequenziali,

Dettagli

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura) apitolo 6 Reti asincrone 6.1 Struttura, comportamento e corretto impiego 6.2 Memorie binarie 6.3 Analisi e Sintesi 6.1 Struttura, comportamento e corretto impiego ingresso stato presente Reti sequenziali

Dettagli

Circuiti sequenziali

Circuiti sequenziali Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti

Dettagli

Nozioni elementari di calcolo differenziale e integrale

Nozioni elementari di calcolo differenziale e integrale Nozioni elementari i calcolo ifferenziale e integrale DIPARTIMENTO DI FISICA E INFN UNIVERSITÀ DEL SALENTO a.a. 013/014 L. Renna - Dipartimento i Fisica 1 Sommario 1 Funzioni... 3 Derivate... 4 3 Integrali...

Dettagli

Reti sequenziali. Nord

Reti sequenziali. Nord Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella

Dettagli

Appendice B Ripartizione del carico reattivo

Appendice B Ripartizione del carico reattivo 139 Appenice B Ripartizione el carico reattivo B.1 Gruppi elettrogeni in parallelo in isola La istribuzione ella potenza attiva è realizzata con i ripartitori i carico che, interfaccianosi con i regolatori

Dettagli

Intersezione semaforizzata

Intersezione semaforizzata Intersezione semaforizzata Esercizio 8 Determinare il livello i servizio ell intersezione a T mostrata nella figura 8., noti: C (urata el ciclo semaforico) 00 sec (larghezza elle corsie) 3,50 m S 0 (flusso

Dettagli

Sistemi di equazioni dierenziali ordinarie

Sistemi di equazioni dierenziali ordinarie 4 Giugno 2012 - Lab. i Complementi i Matematica e Calcolo Numerico Sistemi i equazioni ierenziali orinarie Inice 1 Cinetica i una reazione con intermeio 1 2 Cinetica i un ciclo catalitico 6 1 Cinetica

Dettagli

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state.

Sequential Logic. 2 storage mechanisms positive feedback charge-based. Inputs. Outputs COMBINATIONAL LOGIC. Current State. Next state. Sequential Logic Inputs Current State COMBINATIONAL LOGIC Registers Outputs Next state CLK 2 storage mechanisms positive feedback charge-based ES-TLC 5/6 - F. ella Corte V o i i 2 2 5 5 V V o o V V 5 V

Dettagli

Meccanica Applicata Alle Macchine. Elementi di Meccanica Teorica ed Applicata

Meccanica Applicata Alle Macchine. Elementi di Meccanica Teorica ed Applicata Meccanica Applicata Alle Macchine (Ingegneria Energetica) Elementi i Meccanica Teorica e Applicata (Scienze per l Ingegneria) Università egli Stui i oma La Sapienza Una traccia egli argomenti el Corso

Dettagli