Macchine a Stati finiti (esercizi) Riconoscitore di stringhe
|
|
- Floriana Grande
- 5 anni fa
- Visualizzazioni
Transcript
1 Macchine a Stati finiti (esercizi) Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano 1/10 Riconoscitore di stringhe La macchina analizza una stringa che viene composta inserendo un carattere alla volta alla destra della stringa precedentemente formata. Quando la parte terminale della stringa contiene i caratteri ABB, la macchina invia un segnale di stringa riconosciuta. La macchina accetta in ingresso un carattere alfabetico alla volta (A-Z + nulla). La macchina è sincronizzata, ed in ogni periodo di tempo accetta al massimo un carattere in ingresso. Se non riceve nulla, la stringa costruita fino a quel momento rimane la stessa. Sintetizzare la macchina come macchina di Huffman. 2/10 1
2 c (0) A (01) B (10) Altro (11) Altro Altro A Altro Altro No (00) A A A AB Altro No (01) AB AB ABA Altro Altro No (10) ABA A A AB Altro Sì (11) = {Altro, A, AB, ABA } = {00, 01, 10, 11} f(,) =? = {, A, B, Altro } = {00, 01, 10, 11} g() =? Y = {No, Sì} = {0, 1} ini = Altro Y 3/10 Y = =! 0! ! 1 1 =! 1 1! 0 +! /10 2
3 Semaforo ntelligente Si vuole realizzare una macchina intelligente che controlli il traffico lungo due direttrici: Nord-Sud ed Est-Ovest, attraverso un semaforo. Si supponga che il semaforo possa essere solamente: verde per la direttrice nord-sud (rosso per la direttrice est-ovest) o rosso per la direttrice nord-sud (verde per la direttrice est-ovest). Alla macchina che controlla il semaforo è associato un sistema di video-sorveglianza che fornisce in ogni intervallo di tempo le seguenti informzioni: non ci sono auto nelle due direzioni, ci sono solo auto in una delle due direzioni, ci sono auto in entrambe le direzioni. l sistema di controllo, non cambia la situazione del semaforo se non passano auto o passano auto solo lungo la direzione in cui il semaforo è verde. l sistema di controllo accende il semaforo nella direzione EO (NS) quando passano auto solo in direzione EO (NS. Quando passano auto in entrambe le direzioni, in un primo periodo di tempo, la macchina che controlla il semaforo non commuta. Se nel periodo di tempo successivo sono presenti auto in entrambe le direzioni, solo allora la macchina che controlla il semaforo commuta. 5/10 No_Auto Auto_NS Auto_EO Auto_Both ViaNS ViaNS ViaNS ViaEO ViaNS VerdeNS ViaNS ViaNS ViaNS ViaEO ViaEO VerdeNS ViaEO ViaEO ViaNS ViaEO ViaEO VerdeEO ViaEO ViaEO ViaNS ViaEO ViaNS VerdeEO Y = {ViaNS, ViaNS, ViaEO, ViaEO } = {00, 01, 10, 11} f(,) =? = {No_Auto, AutoNS, AutoEO, AutoBoth} = {00, 01, 10, 11} g() =? Y = {VerdeNS, VerdeEO} = {0, 1} ini = ViaNS 6/10 3
4 Y = 1 DA QU 0 = 0 1! 0 1 =! 0! 1 1 +! ( 0 1 ) 7/10 Sommatore sequenziale Si vuole realizzare un sommatore controllato da una macchina a stati finiti. l sommatore somma due numeri su N bit, sommando ad ogni istante una coppia dei bit del numero, da destra a sinistra. L uscita, ad ogni istante, rappresenta la somma dei bit presenti all istante precedente più il riporto all istante precedente. l sistema memorizza ad ogni istante la somma dei bit presenti ed il riporto che va all istante successivo. 8/10 4
5 a=b=0 a=0, b=1 a=1, b=0 a=b=1 s s=0 Reston=0 Reston=0 Reston=0 Reston=0 Reston=1 Reston=1 Reston=0 Reston=0 Reston=0 Reston=1 Reston=0 Reston=1 Reston=0 Reston=1 Reston=1 Reston=1 Reston=0 Reston=1 Reston=1 Reston=1 s=0 s=1 s=1 = {/Reston=0, /Reston=0, /Reston=0, /Reston=1} = {00, 01, 10, 11} f(,) =? = {a=b=0, a=1/b=0, a=0/b=1, a=b=1} = {00, 01, 10, 11} g() =? Y = {s=0, s=1} = {0, 1} ini = /Reston=0 9/10 Y = 1 0 = ( 0 1 ) 1 = 1!( 0 1 ) + 0 ( 0 1 ) /10 5
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /27 Sommario Macchine a stati finiti Esempio: sintesi di un
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano /29 Sommario Macchine a stati finiti Esempio: sintesi di un
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /29 Sommario Macchine
Circuiti sequenziali: macchine a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Circuiti sequenziali: macchine a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di Milano
Macchine a Stati finiti. Sommario
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B. /3 Sommario Macchine
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Reti sequenziali. Nord
Reti sequenziali Nord Ovest Est Semaforo a due stati verde/rosso Sud Vogliamo definire un circuito di controllo per produrre due segnali NS ed EO in modo che: Se NS è on allora il semaforo è verde nella
I Componenti di un Sistema Digitale e Progetto Controllore data path
I Componenti di un Sistema Digitale e Progetto Controllore data path Maurizio Palesi Maurizio Palesi 1 Buffer (o Driver) Dispositivo che non ha nessuna funzione logica, se non quella presentare l uscita
Calcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 RETI LOGICHE: RETI SEUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE e RETI SEUENZIALI Le reti combinatorie sono senza retroazione: il segnale di
Macchine Sequenziali
Macchine Sequenziali Corso di Calcolatori Elettronici A 2007/2008 Sito Web:http://prometeo.ing.unibs.it/quarella Prof. G. Quarella prof@quarella.net Limiti delle reti combinatorie Ogni funzione di n variabili
Flip-flop, registri, la macchina a stati finiti
Architettura degli Elaboratori e delle Reti Lezione 9 Flip-flop, registri, la macchina a stati finiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell nformazione Università degli Studi di
Sintesi di circuiti sequenziali
Corso di Lezione 2 Sintesi di circuiti sequenziali Federico Pedersini Laboratorio di Dipartimento di nformatica Università degli Studi di Milano Riferimenti bibliografici: F. Fummi, M. Sami, C. Silvano,
Macchine a Stati finiti
Macchine a Stati finiti Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al Patterson: Sezione B.0 /3 Sommario Macchine
Architetture sincrone e asincrone Sintesi di circuiti sequenziali
Architettura degli Elaboratori e delle Reti Architetture sincrone e asincrone Sintesi di circuiti sequenziali Federico Pedersini ipartimento di Informatica Uniersità degli Studi di Milano L 8 1 Circuiti
Calcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
Esercizi sulle Reti Sequenziali Sincronizzate
Esercizi sulle Reti Sequenziali Sincronizzate Corso di Laurea di Ing. Gestionale e di Ing. delle Telecomunicazioni A.A. 27-28 1. Disegnare il grafo di stato di una RSS di Moore avente tre ingressi A, B,
Sommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
Sommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
Calcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Esempi di automi e codifica degli sta> Modelli fisici re> sincrone Realizzazione di re> sincronizzate I sistemi Funzioni e strudura
Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin
Calcolatori Elettronici A a.a. 2008/2009 RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin 1 Esercizio 1: implementazione di contatori Un contatore è un dispositivo sequenziale che aggiorna periodicamente
Meccanica: Introduzione. Lo Studio del moto degli oggetti
Meccanica: Introduzione Lo Studio del moto degli oggetti 1 Grandezze fisiche n Scalari : esprimibili mediante singoli numeri (es. massa,temperatura, energia, carica elettrica ecc.) n Vettoriali : per essere
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi comportamentale di reti sequenziali sincrone senza processo di ottimizzazione Sintesi comportamentale e architettura generale Diagramma degli stati Tabella degli stati
Laboratorio di Algoritmi e Strutture Dati
Laboratorio di Algoritmi e Strutture Dati Docenti: M Torelli, S Aguzzoli Appello dell 8 gennaio 2009 Progetto Edilizia Consegna entro il 29 gennaio 2009 Il problema In una città in forte espansione si
Esercizi 5 CICLI. Es.5(cicli)
Esercizi 5 CICLI 1 Es.5(cicli) Esercizio 1 Realizzare una funzione che, chiesto all utente un numero intero pari a N, ricavi e stampi a video tutte le terne pitagoriche con i cateti minori o uguali ad
Una CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/3 http:\\homes.dsi.unimi.it\ borghese Sommario I problemi della
Capitolo 4 Reti Sequenziali. Reti Logiche T
Capitolo 4 Reti Sequenziali Reti Logiche T Rete sequenziale Es riconoscitore di sequenza: z=1 se e solo se la sequenza degli ingressi (x0,x1) è nell ordine: (0,0)-(0,1) (1,1) (x0,x1)=(1,1) z=??? Gli ingressi
Variabili e assegnazione
Corso di Laurea Ingegneria Civile Fondamenti di Informatica Variabili e assegnazione Carla Limongelli Marzo 2009 Variabili e assegnazione 1 Contenuti Variabili a ab e assegnazionea e Variabili e aree di
a) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:
ARCHITETTURA DEI CALCOLATORI E SISTEMI OPERATIVI - ESERCIZI DI LOGICA. 30 OTTOBRE 2015 ESERCIZIO N. 1 LOGICA COMBINATORIA Si progetti in prima forma canonica (SoP) una rete combinatoria avente 4 ingressi
I furgoncini di Algoritmia
I furgoncini di Algoritmia Nella città di Algoritmia è stato ideato un sistema intelligente per la consegna delle merci. Il traffico pesante di TIR e vagoni ferroviari provenienti da fuori città viene
Laboratorio di Algoritmi e Strutture Dati
Laboratorio di Algoritmi e Strutture Dati Docenti: M. Torelli, S. Aguzzoli Appello del 4 settembre 2008 Progetto Percorsi colorati Consegna entro il 24 settembre 2008 Il problema L obiettivo è quello di
Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Esercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
Laboratorio di Algoritmi e Strutture Dati
Laboratorio di Algoritmi e Strutture Dati Docenti: M. Goldwurm, S. Aguzzoli Appello del 4 Febbraio 2003 Progetto Itinerari Consegna entro il 28 Febbraio 2003 Il problema Obiettivo del progetto è lo studio
Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94
Test di autovalutazione del 19/5/94 Al fine di rilevare errori di trasmissione, un dato numerico compreso tra 0 e 9 viene trasmesso utilizzando il cosiddetto codice 2 su 5, ossia trasmettendo 5 bit nei
Fondamenti Teorici. Antonio Pescapè e Marcello Esposito Parte Prima v1.0
Fondamenti Teorici Antonio Pescapè e Marcello Esposito Parte Prima v1.0 Agenda Presentazione del Corso Concetto di Elaborazione Concetto di Algoritmo Concetto di Esecutore Concetto di Automa Esempi di
Foto n. 2: facciata Nord
ALLEGATO FOTOGRAFICO Foto n. 1: accesso da via Stili Foto n. 2: facciata Nord Foto n. 3: facciate Sud e Ovest Foto n. 4: facciata Sud Foto n. 5: facciata Sud Foto n. 6: facciata Sud e portico abusivo Foto
Prova d esame di Reti Logiche T 10 Giugno 2016
Prova d esame di Reti Logiche T 10 Giugno 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice,
Circuiti Sequenziali & Somma FP
Circuiti Sequenziali & Somma FP Circuiti Sequenziali : Esercizio 1 Esercizio 1: progettare una rete sequenziale per il controllo di un motore elettrico. La rete riceve in input i segnali relativi a due
CORPO 11: Area Verde - giardino (fg.16, mapp. 76)
CORPO 11: Area Verde - giardino (fg.16, mapp. 76) Fotografia n 1 Vista primo ingresso al civico 45 di Via San Francesco d Assisi. Fotografia n 2 Vista della recinzione su Via San Francesco d Assisi. Fotografia
Macchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
Automi a stati finiti
1. Automi a stati finiti: introduzione Automi a stati finiti Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio
Sintesi di Reti Sequenziali Sincrone
Sintesi di Reti Sequenziali Sincrone Maurizio Palesi Maurizio Palesi 1 Macchina Sequenziale Una macchina sequenziale è definita dalla quintupla (I,U,S,δ,λ ) dove: I è l insieme finito dei simboli d ingresso
un insieme finito di segnali d uscita U (nell ascensore U={stare fermo, salire, scendere})
Automi Il termine automa viene usato nel linguaggio corrente per indicare un dispositivo in grado di svolgere un attività senza l intervento dell uomo. Nella quotidianità siamo letteralmente circondati
Nome: Cognome: Matr.: Fila: Posto:
Nome: Cognome: Matr.: Fila: Posto: Parte C C/Esercizio 1 (4 punti) Scrivere una funzione match con due puntatori a stringa come parametri. Il primo è il testo che si vuole riconoscere, il secondo è il
1. Automi a stati finiti: introduzione
1. Automi a stati finiti: introduzione Supponiamo di avere un sistema che si può trovare in uno stato appartenente ad un insieme finito di stati possibili. Ex: Immaginiamo un incrocio tra due strade regolate
Automi e Macchine. Computabilità. Progetto Nazionale Lauree Scientifiche Licei Fracastoro e Messedaglia Verona, novembre/dicembre 2012.
Automi e Macchine Computabilità Progetto Nazionale Lauree Scientifiche Licei Fracastoro e Messedaglia Verona, novembre/dicembre 2012 Computabilità AA 2012/13 Ugo Solitro Sommario Introduzione Automi a
Esercizi. Logica Digitale. Alessandro A. Nacci ACSO 2014/2014
Esercizi Logica Digitale Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 204/204 2 Esercizio - Prima Parte Si vuole realizzare un circuito combinatorio a quattro ingressi ( a, b, c, d ) e un uscita
Sintesi Sequenziale Sincrona
Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone di Macchine Senza Processo di Ottimizzate a Livello Comportamentale Sintesi comportamentale e architettura generale Diagramma
Codifica binaria: - numeri interi relativi -
Codifica binaria: - numeri interi relativi - Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Tipologie di codici Per la rappresentazione di: caratteri
Calcolatori Elettronici Gli Automi
Calcolatori Elettronici Gli Automi Prof. Emiliano Casalicchio Agenda Automi fini: Metodi e modelli di descrizione Sintesi (Cenni) Ridondanza ed equivalenza (cenni) Modelli fisici re: sincrone Realizzazione
Analisi e Sintesi di circuiti sequenziali
Analisi e Sintesi di circuiti sequenziali Definizione Uscite combinatorie Porte logiche combinatorie Uscite di memoria Elementi di memoria Una macchina sequenziale è un sistema nel quale, detto I(t) l'insieme
Dalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
PRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016
PRIMA PROVA INTERMEDIA DEL MODULO DI 22 aprile 2016 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Progettare un riconoscitore
Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9
LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9 Prof. Rosario Cerbone rosario.cerbone@libero.it a.a. 2005-2006 http://digilander.libero.it/rosario.cerbone Sintesi di Reti Sequenziali Sincrone In
Moltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
Reti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
Reti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
LabVIEW - generalità
LabVIEW - generalità Laboratory Virtual Instrument Engineering Workbench (1987) Ambiente di sviluppo per applicazioni orientate a - acquisizione dati; - gestione strumenti di misura; - analisi ed elaborazione
Lezione 9: Puntatori a funzioni. Tipi enumerativi e orientati ai bit
Lezione 9: Puntatori a funzioni. Tipi enumerativi e orientati ai bit Vittorio Scarano Laboratorio di Informatica I Corso di Laurea in Informatica Università degli Studi di Salerno Struttura della lezione
Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone
Capitolo 3 Modelli Macchine combinatorie Macchine sequenziali asincrone sincrone Il modello del blocco o scatola nera i I: alfabeto di ingresso u U: alfabeto di uscita ingresso dei dati i F u uscita dei
Rappresentazione dei numeri. Rappresentazione di insiemi numerici mediante insiemi finiti di stringhe di bit Problemi:
Argomenti trattati Rappresentazione dei numeri Calcoli in binario Rappresentazione di numeri naturali Rappresentazione di numeri relativi Rappresentazione di numeri reali (Virgola mobile) Rappresentazione
Reti Logiche A Prova di giovedì 3 febbraio 2005
olitecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof.ssa Cristiana Bolchini prof. Fabrizio Ferrandi Reti Logiche A rova di giovedì febbraio 005 Matricola Cognome Nome
Circuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano A.A. 23-24 /27 Sommario Circuiti sequenziali Latch asincroni
SIMULATORE DI SEMAFORO INTELLIGENTE DL 2121RM. Laboratorio di Automazione
SIMULATORE DI SEMAFORO INTELLIGENTE DL 2121RM Laboratorio di Automazione DL 2121RM Descrizione del modulo DL 2121RM Il modulo DL 2121RM è un unità didattica che simula un impianto semaforico. Il modulo
Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker
Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker Esercizio 1 Il pendolino Roma/Milano compie il seguente percorso: parte da Roma, arriva a Firenze
MODULO 1. Prof. Onofrio Greco. Prof. Greco Onofrio
ECDL MODULO 1 Prof. Onofrio Greco Modulo 1 Concetti di base dell ICT Modulo 2 Uso del Computer e Gestione dei File Modulo 3 - Elaborazione testi Modulo 4 Foglio Elettronico Modulo 5 Uso delle Basi di Dati
Architettura degli elaboratori - II Le architetture multi-ciclo
Architettura degli elaboratori - II Le architetture multi-ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano 1/41 Sommario Principi ispiratori
Sintesi di Reti sequenziali Sincrone
Sintesi di Reti sequenziali Sincrone Sintesi di Reti Sequenziali Sincrone Una macchina sequenziale è definita dalla quintupla I è l insieme finito dei simboli d ingresso U è l insieme finito dei simboli
Componenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
ESERCIZI SUGLI AUTOMI A STATI FINITI
ESERCIZI SUGLI AUTOMI A STATI FINITI Disegnare il diagramma e scrivere la tabella delle transizioni di stato degli automi sequenziali a stati finiti che rappresentano il comportamento dei seguenti sistemi
Capitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona
Capitolo 3 Modelli 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona Il modello del blocco o scatola nera Alfabeto d ingresso Alfabeto d uscita
AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
Le memorie Cache. Sommario
Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario Circuito di lettura
Informatica B Prof. Di Nitto, Morzenti Prova del 18 novembre 2004 Cognome e Nome... Numero Matricola... (in stampatello)
Informatica B Prof. Di Nitto, Morzenti Prova del 18 novembre 2004 Cognome e Nome... Numero Matricola... (in stampatello) Risolvere i seguenti esercizi, scrivendo le risposte ed eventuali tracce di soluzione
Parte 1: tipi primitivi e istruzioni C
Parte 1: tipi primitivi e istruzioni C Esercizio 1 Scrivere un programma che stampa la somma di una sequenza di N numeri inseriti dall utente. Esercizio 2 Scrivere un programma che stampa la somma di una
Contenuti Riepilogo Termogrammi
Impianto Fotovoltaico Indagine Termografica su impianto fotovoltaico - Sede M.A.E. Analisi Termografica Sito 01 Indagine Termografica impianto fotovoltaico Zona industriale Fresilia - 86059 Frosolone (IS)
Stall on load e Hazard sul controllo. Sommario
Stall on load e Hazard sul controllo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: 4.7, 4.8 1/31 Sommario
Informatica 3. Informatica 3. LEZIONE 21: Ricerca su liste e tecniche di hashing. Lezione 21 - Modulo 1. Introduzione (1) Introduzione (2) Ricerca:
Informatica 3 Informatica 3 LEZIONE 21: Ricerca su liste e tecniche di hashing Modulo 1: Algoritmi sequenziali e basati su liste Modulo 2: Hashing Lezione 21 - Modulo 1 Algoritmi sequenziali e basati su
Introduzione - Modello. Introduzione - progetto e strumenti
intesi equenziale incrona intesi Comportamentale di reti equenziali incrone di Macchine enza Processo di Ottimizzate a Livello Comportamentale Introduzione intesi comportamentale e architettura generale
62/8=,21,'(*/,(6(5&,=,
62/8=,2,'(*/,(6(5&,=, $5&+,7(7785$'(*/,(/$%25$725,DD ±$5*2(7,35(5(48,6,7, SUHUHTXLVLWL: 5$335(6(7$=,2('(//(,)25$=,2,. convertire 25493 a binario (6 bit) e ad esadecimale; bisogna dividere per due considerando
Architettura della CPU multi-ciclo
Architettura della CPU multi-ciclo Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it
DOCUMENTAZIONE FOTOGRAFICA
LUIGI DELEHAYE g e o m e t r a DOCUMENTAZIONE FOTOGRAFICA relativa agli uffici e posti auto siti nel Comune di Genova, in via Scarsellini 119 I Gemelli di San Benigno Torre B e piastra TRIBUNALE CIVILE
LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
Componenti per l aritmetica binaria
Componenti per l aritmetica binaria M. Favalli Engineering Department in Ferrara (ENDIF) Reti logiche 1 / 29 Sommario 1 Introduzione 2 Sommatori binari 3 Applicazioni di n-bit adder 4 Sommatore CLA (ENDIF)
SEMAFORO per MODELLISMO NEW MINIATURE TRAFFIC LIGHT
New Miniature Traffic Light Semaforo a LED per Modellismo (05/2017) SEMAFORO per MODELLISMO NEW MINIATURE TRAFFIC LIGHT Realizzazione di un Semaforo per Modellismo a LED con il Microcontrollore Microchip
Macchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
Linguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica
Tutorato di Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica Progettare un riconoscitore
L unità di controllo di CPU multi-ciclo. Sommario
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezione C3 1/24
Rappresentazione dei numeri interi in un calcolatore
Corso di Calcolatori Elettronici I A.A. 2012-2013 Rappresentazione dei numeri interi in un calcolatore Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica
Reti Logiche Compito d esame del 22/3/97
Compito d esame del 22/3/97 Si progetti una FSM semplice per gestire il controllo di una bussola di ingresso ad una banca. La FSM deve gestire il blocco e lo sblocco delle due porte tramite due segnali
Circuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
Una CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezioni 5.5 e 5.6 1/30 http:\\homes.dsi.unimi.it\
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO
Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO Strumenti utilizzati Strumento Marca e modello Caratteristiche Alimentatore Scheda ALTERA Fotocamera digitale Topward electronics TPS- 4000 ALTERA Max
Modello di sistema di comunicazione
Corso di Laurea a Distanza in Ingegneria Elettrica Corso di Comunicazioni Elettriche Teoria dell informazione A.A. 2006-07 Alberto Perotti DELEN-DAUIN Modello di sistema di comunicazione Il modello di
Reti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
Esercizi di riepilogo (Fondamenti di Informatica 1 Walter Didimo)
Esercizi di riepilogo (Fondamenti di Informatica 1 Walter Didimo) Selezione di prove di esame al calcolatore Esercizio 1 (esame del 13/01/2006) La classe Matrice definisce oggetti che rappresentano matrici
I flip-flop ed il register file. Sommario
I flip-flop ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezioni C.9 e C.11 1/35