SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

Documenti analoghi
SisElnF2 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E2 Circuti sequenziali

Page 1. SisElnF2 1/7/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

SisElnF2 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F2 Circuti sequenziali

SisElnE2bis 1/10/2003. E - LUCIDI COMPLEMENTARI SEDE DI IVREA - AA E2 - Elementi di memoria e Flip-Flop

Page 1. SisElnE2bis 1/7/ DDC/MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

SISTEMI ELETTRONICI. SisElnE2 20/03/ DDC/MZ 1. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni E. Modulo

» Derivazione della porta-base sequenziale (memoria di 1 bit, FlipFlop SR ) a partire dai blocchi base combinatori

Page 1. SisElnF3 1/10/2003 MZ 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

SisElnF3 1/10/2003. E CIRCUITI COMBINATORI E SEQUENZIALI E3 Circuti sequenziali complessi

SisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori

I circuiti sequenziali

Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori. Circuiti Combinatori

Circuiti Combinatori. Circuiti Combinatori. Circuiti Sequenziali. Circuiti Sequenziali

SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E. Circuiti combinatori. Circuiti sequenziali.

Ingegneria dell Informazione SISTEMI ELETTRONICI

Page 1. SisElnE1bis 1/10/ DDC 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni E

Calcolatori Elettronici Reti Sequenziali Asincrone

AB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.

Corso di Calcolatori Elettronici I Flip-flop

Prima prova intercorso. Lezione 10 Logica Digitale (4) Dove siamo nel corso. Un quadro della situazione

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

Elettronica dei Sistemi Digitali Registri di memoria CMOS e reti sequenziali

Q1 D. CK Qn CK Q1. E3x - Presentazione della lezione E3

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

Campionamento e memoria. Sommario. Sommario. M. Favalli

Il Livello Logico-Digitale. I circuiti sequenziali

Calcolatori Elettronici Lezione 4 Reti Sequenziali Asincrone

Livello logico digitale

Page 1. ElapB3 21/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Lezione B3: circuiti sequenziali. Ingegneria dell Informazione

Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:

Esercitazione del 26/03/ Soluzioni

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

2. Un motore sincrono da 100 hp, 440 V, cos = 0.8 ant, ha una resistenza di armatura di 0.22 ed una

Macchine Sequenziali

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Circuiti sequenziali e latch

Flip-flop e loro applicazioni

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Elementi di memoria

Elettronica Sistemi Digitali 09. Flip-Flop

I bistabili ed il register file

PSPICE Circuiti sequenziali principali

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Università degli Studi di Cassino

Funzioni, espressioni e schemi logici

I CONTATORI. Definizioni

Moduli logici. Interfacciamento di dispositivi logici. Parametri statici e dinamici. Circuiti logici combinatori Circuiti logici sequenziali

Flip flop: tempificazione latch ed edge-triggered

Circuiti sequenziali. Gli elementi di memoria: i bistabili I registri. Circuiti sequenziali e bistabili. Bistabili: : classificazione

SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori

(competenze digitali) CIRCUITI SEQUENZIALI

Elementi di memoria. Ing. Ivan Blunno 21 aprile 2005

ELETTRONICA APPLICATA E MISURE

SisElnE1bis 01/12/ /12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ. 01/12/ SisElnE1bis DDC/MZ.

Esercitazione del 03/04/ Soluzioni

CORSO DI LAUREA: Ingegneria Informatica e dell Automazione

Corso di Calcolatori Elettronici I Elementi di memoria ing. Alessandro Cilardo

CORSO DI LAUREA IN SCIENZE BIOLOGICHE Prova scritta di FISICA 26 Gennaio 2010

Calcolatori Elettronici

I Bistabili. Maurizio Palesi. Maurizio Palesi 1

Circuiti Sequenziali

Circuiti sequenziali

Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali

Calcolatori Elettronici B a.a. 2004/2005

Lezione mecc n.13 pag 1

Un quadro della situazione. Lezione 9 Logica Digitale (3) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

I flip-flop ed il register file. Sommario

I Indice. Prefazione. Capitolo 1 Introduzione 1

Circuiti sincroni circuiti sequenziali:bistabili e latch

Circuiti sequenziali. Circuiti sequenziali e applicazioni

Gli elementi di memoria: i bistabili I registri. Mariagiovanna Sami Corso di reti Logiche 8 Anno

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

05EKL-Progetto di Circuiti Digitali

Memorie e dispositivi sequenziali

SCHEDA PROGRAMMA SVOLTO CLASSE III A ELETTROTECNICA, ELETTRONICA, AUTOMAZIONE

Clock. Corso di Architettura degli Elaboratori. Architetture degli Elaboratori. Circuiti combinatori e sequenziali.

Ministero dell Istruzione, dell Università e della Ricerca Ufficio Scolastico Regionale per la Sardegna

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Verifica di Sistemi. 2. Il latch SR a porte NOR non accetta la condizione: a. S=0, R=0 b. S=1, R=1 c. S=0, R=1 d. S=1, R=0

PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15

Laboratorio di Elettronica: Dispositivi elettronici e circuiti

Contatore asincrono esadecimale

Le Alee. La presenza di ritardi nei dispositivi utilizzati può avere l effetto di modificare il comportamento delle uscite in alcuni casi

Misure e Sistemi Microelettronici (MSM) Sistemi

Sommario. Modellizzazione Sintassi Classi di Oggetti Tipi di Dati e Operatori Package e Librerie Processi Esempi di codice VHDL VHDL Testbenches

Tecniche di Progettazione Digitale Elementi di memoria CMOS e reti sequenziali p. 2

LATCH E FLIP-FLOP PREMESSA

x y z F x y z F

Calcolatori Elettronici A a.a. 2008/2009

Seconda esercitazione

Reti logiche (2) Circuiti sequenziali

Reti logiche (2) Circuiti sequenziali

Unità 4: L architettura fisica del computer moderno

Y(s) X(s) Per errore statico si intende lo scostamento, a regime, della variabile controllata Y(s) dal valore desiderato.

Flip-flop Macchine sequenziali

Transcript:

iselnf2 17/12/2002 Ingegneria dell Informazione Modulo ITEMI EETTONICI E CICUITI COMBINATOI E EUENZIAI E2 Circuti sequenziali» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali base» Flip-Flop, egistri, contatotori» Macchine a stati finiti 17/12/2002-1 iselne2 - MZ Obiettivi del gruppo di lezioni E Circuiti combinatori» Cosa sono e come si realizzano semplici circuiti combinatori» Analisi del comportamento dei circuiti combinatori con il modello resistenza-interruttore» Derivazione di semplici funzioni logiche Circuiti sequenziali» Come si realizza un circuito digitale con memoria» Esempi di flip-flop e registri» Comportamento dinamico dei flip-flop» Esempi di circuiti sequenziali: registri, contatori, shift» Analisi di macchine a stati finiti (FM) Trend tecnologico e famiglie logiche» Evoluzione della tecnologia e famiglie logiche 17/12/2002-2 iselne2 - MZ Page 1 MZ 1

iselnf2 17/12/2002 Obiettivi di questa lezione (E2)» Derivazione del flip-flop a partire dai blocchi base combinatori» Analisi dei ritardi del e temporizzazione» Derivazione di flip-flop sensibili al fronte» Flip-flop di tipo D: funzionamento, ritardi e segnali asincroni» iferimenti allo Jaeger: 9.2 (inizio), 9.8 17/12/2002-3 iselne2 - MZ CICUITI EUENZIAI TUTTI I CICUITI COMBINATOI FONICONO UN UCITA CE È FUNZIONE OO DEGI INGEI APPICATI A ITANTE t OUT (t) = f( IN1(t), IN2(t),...,INm(t)) PE POTE MEMOIZZAE INFOMAZIONE NE TEMPO I DEVONO COTUIE CICUITI IN GADO DI ICODAE UN INGOO BIT I CICUITI IN CUI E UCITE ONO FUNZIONI NON OO DEGI INGEI MA ANCE DEA TOIA PECEDENTE I CIAMANO CICUITI EUENZIAI OUT (t) = f( IN1(t), IN2(t),...,INm(t), OUT ( t - τ ) ) 17/12/2002-4 iselne2 - MZ Page 2 MZ 2

iselnf2 17/12/2002 CICUITI EUENZIAI - I CICUITI IN GADO DI MEMOIZZAE UN BIT FUTTANO A EAZIONE POITIVA: n PECOENDO ANEO NO2 n NO1 I A UNA DOPPIA INVEIONE DI FAE EAZIONE POITIVA 17/12/2002-5 iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO DE FF - FIP- FOP n = = n = UAUNUE IA I VAOE DI n n = UINDI A CONFIGUAZIONE =, = FOZA = E n= 17/12/2002-6 iselne2 - MZ Page 3 MZ 3

iselnf2 17/12/2002 CICUITI EUENZIAI FUNZIONAMENTO DE FF - FIP- FOP n = = n n = UAUNUE IA I VAOE DI = UINDI A CONFIGUAZIONE =, = FOZA = E n= 17/12/2002-7 iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO DE FF - (T-1) n = = n(t-1) -1 n-1 n E UCITE DIPENDONO OO DAI VAOI PECEDENTI DI E n. E NE PAATO I ONO VEIFICATI OO I DUE CAI PECEDENTI ( =, = ) E n ONO EMPE COMPEMENTAI I MANTIENE UTIMO VAOE GAZIE AA EAZIONE POITIVA UINDI A CONFIGUAZIONE =, = MANTIENE IN MEMOIA E n 17/12/2002-8 iselne2 - MZ Page 4 MZ 4

iselnf2 17/12/2002 CICUITI EUENZIAI FUNZIONAMENTO DE FF - n = = -1 n-1 n E UCITE DEI DUE NO ONO EMPE!!!!!!!! NON È PIÙ VEO CE = not (n)!!!!!! A CONFIGUAZIONE =, = CE VIOA A COMPEMENTAIETÀ DEE DUE UCITE NON A UEEMO MAI E A CIAMEEMO CONFIGUAZIONE VIETATA (TATO POIBITO) 17/12/2002-9 iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO DE FF - n n -1 n -1 CONCUIONI: UN FIP-FOP PUÒ DI FOZAE UCITA AD, A OPPUE DI ACIAA INATEATA (TATO DI MEMOIA); UCITA n AUME I VAOE COMPEMENTATO DI. PUÒ UINDI MEMOIZZAE UN BIT... MA... NON I DEVE MAI UAE O TATO POIBITO (=,=) DEGI INGEI!!!!!! 17/12/2002-10 iselne2 - MZ Page 5 MZ 5

iselnf2 17/12/2002 CICUITI EUENZIAI FUNZIONAMENTO DE FF - n n -1 n -1 INGEO I CIAMA ET (E FOZA UCITA AD ); INGEO I CIAMA EET (E FOZA UCITA A ) UETO FIP FOP I CIAMA ANCE FIP FOP ET - EET 17/12/2002-11 iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO DE FF - APPICIAMO E EGGI DI DE MOGAN: n n n n 17/12/2002-12 iselne2 - MZ Page 6 MZ 6

iselnf2 17/12/2002 CICUITI EUENZIAI FUNZIONAMENTO DE FF - n n 17/12/2002-13 iselne2 - MZ CICUITI EUENZIAI FUNZIONAMENTO DE FF - n n -1 n -1 UN FIP FOP I PUÒ FAE ANCE CON POTE NAND; I EGNAI E ONO PEÒ ATTIVI BAI (= ). A CONFIGUAZIONE DI MEMOIA È MENTE A CONFIGUAZIONE POIBITA È 17/12/2002-14 iselne2 - MZ Page 7 MZ 7

iselnf2 17/12/2002 TEMPITICA DE FF - n n ET EET POIBITO = n =!!!! 17/12/2002-15 iselne2 - MZ IA 1 I ITADO DI E 2 I ITADO DI TEMPITICA DE FF - 1 n 2 n T2 T1 T3 T4 T1 = 1 ; T2 = 1 + 2 T3 =? T4 =? UAE È A DUATA MINIMA DE IMPUO U o? 17/12/2002-16 iselne2 - MZ Page 8 MZ 8

iselnf2 17/12/2002 EEMPIO: CICUITO DEBOUNCING Val UANDO I DEVIATOE COMMUTA, I CONTATTO OCIA PIÙ VOTE DANDO OIGINE A TANIZIONI MUTIPE Gnd A OUT A B B OUT Val I FF- EVITA CE UCITA OUT COMMUTI PIÙ VOTE 17/12/2002-17 iselne2 - MZ CICUITI AINCONI vs. INCONI I FF- ENTE GI INGEI IN UAIAI ITANTE ED È IN GADO DI COMMUTAE E UCITE IN UAUNUE MOMENTO (CICUITO AINCONO) MOTO PEO È PIÙ UTIE AVEE CICUITI DI MEMOIA CE ENTANO GI INGEI (E FACCIANO VAIAE E UCITE) OO IN CONCOMITANZA DI UN EGNAE DI INCONIZZAZIONE O CO (CICUITO INCONO) EEMPIO DI FF- CON I CO: I FF ENTE GI INGEI OO UANDO = 17/12/2002-18 iselne2 - MZ Page 9 MZ 9

iselnf2 17/12/2002 CICUITI INCONI - ATC IN EATÀ I FF- ENTE GI INGEI PE TUTTO I TEMPO IN CUI = I CICUITO I CIAMA ATC E FUNZIONA IN DUE MODI: = UCITA È EGATA AGI INGEI (TANPAENT MODE) = UCITA NON COMMUTA (ATCED MODE) I EGNAE DI OITO I CIAMA ATC ENABE 17/12/2002-19 iselne2 - MZ (E) CICUITI INCONI MATE-AVE MATE AVE I PIMO (MATE) È ATTIVO UANDO =, MENTE I ECONDO (AVE) È IN MEMOIA U FONTE DI DICEA DI I FF MATE PAA IN MEMOIA E O AVE DIVENTA TAPAENTE, POTANDO IN UCITA I VAOE MEMOIZZATO IN UE ITANTE U MATE È UN FF DI TIPO NEGATIVE EDGE - TIGGEED 17/12/2002-20 iselne2 - MZ Page 10 MZ 10

iselnf2 17/12/2002 CICUITI INCONI INCONIZZAZIONI DA PUNTO DI VITA DEA INCONIZZAZIONE EITONO TE TIPI DI FF: ATC POITIVE-EDGE-TIGGEED NEGATIVE-EDGE-TIGGEED E ATC UCITA CAMBIA DUANTE A FAE TAPAENTE (E = ) ENIBIE A FONTE UCITA CAMBIA U FONTE DE CO 17/12/2002-21 iselne2 - MZ FIP FOP D FIP FOP D MATE AVE D n 17/12/2002-22 iselne2 - MZ Page 11 MZ 11

iselnf2 17/12/2002 FIP FOP D I FIP FOP D I OTTIENE COEGANDO INGEO D A ET E I UO VAOE NEGATO A EET. IN TA MODO I FF- AVOA OO CON DUE CONFIGUAZIONI DI INGEO CE FOZANO UCITA A IVEO OPPUE A IVEO D n D n - / -1 n -1 17/12/2002-23 iselne2 - MZ FIP FOP D INGEI AINCONI PEO A FF DI TIPO D I AGGIUNGONO DUE INGEI AINCONI PE POTE FOZAE UCITA IN UAUNUE MOMENTO: ET FOZA = IN MODO AINCONO EET FOZA = IN MODO AINCONO D n NON I DEVE MAI FOZAE e CONTEMPOANEAMENTE!!!!!! 17/12/2002-24 iselne2 - MZ Page 12 MZ 12

iselnf2 17/12/2002 FIP FOP JK I FIP FOP JK A DUE INGEI DI DATO (J, K) E PEMETTE DI FAE PIÙ OPEAZIONI U UCITA J K n J K -1 n n -1 JK= FA COMPEMENTAE UCITA AD OGNI COPO DI CO -1 n -1 17/12/2002-25 iselne2 - MZ EECIZIO: FIP FOP JK COME I PUÒ EAIZZAE UN FF- JK PATENDO DA UN FF-? J K n -1 n -1 J K n n -1 n -1 17/12/2002-26 iselne2 - MZ Page 13 MZ 13

iselnf2 17/12/2002 TEMPITICA DE FIP FOP DATO UN FIP FOP (AD EEMPIO DI TIPO D) I DEFINICONO DIVEI ITADI TA GI INGEI DI CO E AINCONI E E UCITE: ; n ; ; n ; ; n D n 17/12/2002-27 iselne2 - MZ TEMPITICA DE FIP FOP TEMPO DI ET-UP E OD DATO UN FIP FOP DI TIPO D I DICE CE U FONTE DI AITA DE CO I CAMPIONA INGEO D CE VIENE MEMOIZZATO IN UCITA... MA COA UCCEDE E D CAMBIA POPIO U FONTE DE CO? D n UCITA NON VAIA COME PEVITO; PUÒ OCIAE ANCE PE UNGO TEMPO!!!!!!! 17/12/2002-28 iselne2 - MZ Page 14 MZ 14

iselnf2 17/12/2002 TEMPITICA DE FIP FOP TEMPO DI ET-UP E OD I CAMPIONAMENTO DE DATO D È COME FAE UNA FOTO; E I OGGETTO I MUOVE MENTE I CATTA A FOTO IMANE MOA... COME PE E FOTO È NECEAIO CE D NON CAMBI DUANTE I FONTE DE CO: Tsu = TEMPO (DI ET-UP ) PIMA DE FONTE IN CUI D NON DEVE VAIAE Th = TEMPO (DI OD) DOPO I FONTE IN CUI D NON DEVE VAIAE Tsu Th D 17/12/2002-29 iselne2 - MZ Page 15 MZ 15