Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA:

Documenti analoghi
Prova d esame di Reti Logiche T 13 Luglio 2016

Prova d esame di Reti Logiche T 11Settembre 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 10 Giugno 2016

Prova d esame di Reti Logiche T 09 Gennaio 2015 COGNOME:.. NOME:.. MATRICOLA:

Prova d esame di Reti Logiche T 12Giugno 2015 COGNOME:.. NOME:.. MATRICOLA:

ESERCIZIO N. 1 - PAGINA 1

Reti Logiche T. Esercizi reti sequenziali asincrone

RETI LOGICHE T Ingegneria Informatica. Esercitazione 2 Reti Sequenziali Asincrone

Reti Logiche T. Esercizi reti sequenziali sincrone

Ia Prova finale MATRICOLA COGNOME NOME 29/06/2006 ESERCIZIO 1, pagina 1

COGNOME NOME COGNOME NOME

13/01/2005 COGNOME NOME MATRICOLA. SOLUZIONE ESERCIZIO N. 1 Pagina 1. Si consideri la rete sequenziale asincrona rappresentata in figura:

Esercizio 1. presenta lo stesso valore (0 o 1) in corrispondenza del fronte di discesa e del successivo fronte di salita del segnale X 1

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

Le reti sequenziali sincrone memorizzano il proprio stato in dei FF-D

x y z F x y z F

Esercizi Risolti RETI LOGICHE T (Modulo 2)

RETI LOGICHE T Ingegneria Informatica. Esercitazione 3 Reti Sequenziali Sincrone

Reti Logiche A Prova di giovedì 3 febbraio 2005

PROGRAMMA DI ELETTRONICA classe 3B a.s. 2014/15

Esercizi sulle Reti Sequenziali Sincronizzate

Esercizio 1. Sintesi ottima SP e NAND

APPUNTI DI ELETTRONICA DIGITALE

DOMANDA N. 1 Quale frequenza del clock minimizza il numero di stati della rete sequenziale sincrona?

NOME e COGNOME (stampatello): Compito A. Esercizio 1 (8 punti) Minimizzare l automa in tabella e disegnare l automa minimo.

Esercizi Logica Digitale,Circuiti e Bus

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

Circuiti Sequenziali & Somma FP

Modelli per le macchine digitali

Esercizio 1. Utilizzare FF di tipo D (come ovvio dalla figura, sensibili al fronte di discesa del clock). Progettare il circuito con un PLA.

Sintesi Sequenziale Sincrona Sintesi Comportamentale di reti Sequenziali Sincrone

Compito di analisi e sintesi dei circuiti digitali

Reti Logiche A Appello del 9 luglio 2009

Esercizio 1 Domanda 1

Il livello logico digitale

Esercizio 1. Esercizio 1. Esercitazioni su circuiti sequenziali. Esercizio 1. Mimimizzazione. Macchina a stati finiti di Moore F* = A~S + F~S

Tutorato di Calcolatori Elettronici Battista Biggio - Sebastiano Pomata. Corso di Laurea in Ingegneria Elettronica

Sintesi di Reti sequenziali Sincrone

Capitolo 6. Reti asincrone. Elaborazione asincrona Procedimenti di sintesi e analisi Memorie binarie

Reti Logiche A Esame del 24 febbraio 2006

Appello di Progettazione di Sistemi Digitali 16 Settembre Docenti: Proff. Gorla e Massini

Corso di studi in Ingegneria Elettronica A.A. 2006/2007. Calcolatori Elettronici. Esercitazione n 2

Minimizzazione degli stati di reti sequenziali asincrone (RSA) / sincrone (RSS)

Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94

Capitolo 6. Reti asincrone. 6.1 Struttura, comportamento e corretto impiego. Reti sequenziali asincrone (struttura)

Sintesi di Reti Sequenziali Sincrone

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Esigenze. 6.1 Elaborazione asincrona 6.2 Memorie binarie 6.3 Analisi e Sintesi

Esercizio 1 S 3 S 1 S 2

Problema 1. In un sistema di comunicazione digitale vengono trasferiti messaggi costituiti da al più N max. ) con un ulteriore bit (b k

I Indice. Prefazione. Capitolo 1 Introduzione 1

ANALISI E PROGETTO DI CIRCUITI SEQUENZIALI

a b / c d

FONDAMENTI DI INFORMATICA Lezione n. 7. Esercizi di progetto di circuiti sequenziali

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

Problema 1. ) e da quattro segnali di uscita (O 0

Domande di Reti Logiche compito del 18/07/2017

Prefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...

Problema 1. ) e da un segnale di uscita (D O

Esercizi. Logica Digitale. Alessandro A. Nacci ACSO 2014/2014

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

Fondamenti di informatica II 1. Sintesi di reti logiche sequenziali

Domande di Reti Logiche compito dell 11/1/2016

Algebra e circuiti elettronici

05EKL-Progetto di Circuiti Digitali. Richiami di Reti Logiche

Tutorato architettura degli elaboratori modulo I (lezione 4)

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Reti Sequenziali

Reti Logiche Appello del 1 marzo 2011

* Y+2 se X e' minore o uguale a Y * X-Y-1 se X e' maggiore di Y. Esercizio 4 (6 punti) Quale delle seguenti equivalenze è corretta?

Calcolatori Elettronici

UNIVERSITÀ DEGLI STUDI DI PARMA FACOLTÀ DI INGEGNERIA Corso di Reti Logiche A

Reti sequenziali asincrone

FSM: Macchine a Stati Finiti

Esercitazioni su circuiti combinatori

Richiami di Algebra di Commutazione

Calcolatori Elettronici Prof. Ing. Fabio Roli

Compito A. Esercizio 1 (13 punti) Minimizzare l automa descritto dalla seguente tabella degli stati

Esercitazioni di Reti Logiche

CORSO DI LAUREA: Ingegneria Informatica e dell Automazione

Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis. Algebra booleana. Operatori logici di base P AND Q = P Q

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 19/01/2018

Reti Logiche A Esame del 13 settembre 2007

Esercizio 1 (12 punti) Minimizzare il numero di stati dell automa qui rappresentato. Disegnare l automa minimo. S 7

Modulo Calcolatori Elettronici Prof. Ing. Fabio Roli

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Domande di Reti Logiche compito del 6/6/2017

circuiti combinatori Esercitazioni su Algebra Booleana: funzioni logiche di base Algebra booleana: equazioni

PROVA SCRITTA DEL MODULO DI

ESAME di PROGETTAZIONE di SISTEMI DIGITALI. Nome e Cognome Secondo Esonero

RETI LOGICHE T Analisi, sintesi e composizione di Reti Sequenziali Sincrone

Elementi di Architettura e Sistemi Operativi. problema punti massimi i tuoi punti problema 1 7 problema 2 8 problema 3 5 problema 4 10 totale 30

UNIVERSITÀ DEGLI STUDI DI FIRENZE CORSO DI LAUREA IN INFORMATICA Corso di Architettura degli Elaboratori Esercitazione del 25/01/2019

Reti Logiche A II Prova - 2 marzo 2009

A Laurea in Fisica - Anno Accademico

Reti Logiche A Prova di mercoledì 12 novembre 2003

Sintesi di Reti sequenziali Sincrone

Capitolo 6. Reti asincrone. 6.1 Elaborazione asincrona. Reti sequenziali asincrone (struttura) Reti sequenziali asincrone (comportamento)

Calcolatori Elettronici Gli Automi

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

SCHEDA N D05_02A Data: 28/01/2005. ESERCIZIO N 2 7 punti. ESERCIZIO N 3 6 punti. ESERCIZIO N 4 7 punti. ESERCIZIO N 1 8 punti.

Transcript:

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: Si ricorda il divieto di utilizzare qualsiasi dispositivo elettronico (computer, tablet, smartphone,..) eccetto la calcolatrice, e che il compito verrà considerato nullo in assenza di regolare iscrizione su Almaesami. Non è possibile uscire e rientrare in aula dopo le prime due ore. Esercizio 1 (13 punti) Un gas viene mantenuto a volume costante all interno di un contenitore per il funzionamento di una macchina termica. Il gas è monitorato da due sensori, uno che ne rileva la temperatura ed uno che ne rileva la pressione. Ciascuno dei due sensori produce un segnale binario. Il sensore di pressione P vale 1 se la pressione ha superato una soglia X, e vale 0 altrimenti. Il sensore di temperatura T vale 1 se la temperatura ha superato una soglia Y, e vale 0 altrimenti. Il corretto ciclo di funzionamento della macchina prevede il riscaldamento del gas in modo che la temperatura superi il valore X, quindi si attende che la pressione superi il valore Y, ed a questo punto il gas viene raffreddato in modo che la temperatura scenda sotto il valore X, e successivamente anche la pressione scenda sotto il valore Y. Una rete sequenziale asincrona riceve in ingresso i due segnali P e T e produce in uscita un segnale di errore E. Il segnale E deve valere 1 se si verifica almeno una di queste condizioni: (1) dopo il riscaldamento del gas, il sensore P si spegne prima del sensore T; (2) una volta spento il segnale T, questo si riaccende prima dello spegnimento di P; (3) prima dell inizio del ciclo di riscaldamento, si accende subito il sensore P. Il segnale E deve essere mantenuto a 1 fino a che il sistema non viene riportato alla condizione in cui entrambi i sensori sono disattivati. Nota: se, all inizio del ciclo di riscaldamento, il sensore T si accende e poi si spegne, senza che si sia acceso il sensore P, non deve essere generato errore. 1.1 Individuare il grafo degli primitivo utilizzando il modello di Mealy. (punti 4) TP, E Pag. 1/6

1.2 Individuare la tabella di flusso relativa all automa minimo (modello di Mealy), evidenziando le condizioni di stabilità e riportando tabella triangolare e classi massime di compatibilità (punti 3) 1.3 Individuare una codifica degli stati indicando il grafo delle adiacenze e la tabella delle transizioni (punti 2) Pag. 2/6

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: 1.4 Individuare le espressioni SP di costo minimo della variabile di uscita e della variabile di stato di peso minore, riportando le mappe di Karnaugh e i raggruppamenti rettangolari individuati, evitando il fenomeno dell alea statica (punti 2) 1.5 Completare la sintesi del segnale di uscita mediante l espressione ottenuta al punto precedente utilizzando un MUX a 4 bit d indirizzo (disegnare lo schema) (punti 2) Pag. 3/6

Esercizio 2 (13 punti) Una rete sequenziale sincrona riceve in ingresso un segnale X e produce in uscita due segnali A e B. L uscita A vale 1 ogni tre cicli di clock e 0 altrimenti. Quando A vale 1, l uscita B deve assumere valore 1 se negli ultimi tre cicli di clock (compreso quello corrente) X ha assunto sempre lo stesso valore, altrimenti B vale 0. Negli istanti in cui A vale 0, l uscita B non assume valori significativi. 1.1 Individuare il grafo degli stati relativo all automa minimo (modello di Mealy).(punti 4) X, AB 1.2 Individuare la tabella di flusso e la tabella delle transizioni relative al grafo del punto precedente (modello di Mealy) (punti 3) Pag. 4/6

Prova d esame di Reti Logiche T 29 Gennaio 2016 COGNOME:.. NOME:.. MATRICOLA: 1.3 Individuare le espressioni SP di costo minimo relative ai segnali di uscita, riportando la mappa di Karnaugh e i raggruppamenti rettangolari individuati (punti 3) 1.4 Realizzare la sintesi diretta del segnale B mediante uno Shift Register a 2 bit. Oltre a B, indicare nello schema i segnali di ingresso per lo Shift Register (punti 3) 2-bit SR SI SO Q 0 Pag. 5/6

Esercizio 3 (6 punti) 3.1 Si consideri la funzionef(a,b,c) = a bc + b (ac + c ) + ac. Riportare la sintesi a NAND nell ipotesi di disporre di ingressi veri e negati (punti 2) 3.2 Applicare il teorema di espansione in forma SP alla variabile c, riportando l espressione determinata. (punti 2) 3.3 Elencare i mintermini di F (punti 2) Pag. 6/6