Macchine a Stati finiti (esercizi) Riconoscitore di stringhe

Documenti analoghi
Macchine a Stati finiti

Macchine a Stati finiti

Macchine a Stati finiti

Circuiti sequenziali: macchine a stati finiti

Macchine a Stati finiti. Sommario

Flip-flop, registri, la macchina a stati finiti

Reti sequenziali. Nord

I Componenti di un Sistema Digitale e Progetto Controllore data path

Calcolatori Elettronici A a.a. 2008/2009

Macchine Sequenziali

Flip-flop, registri, la macchina a stati finiti

Sintesi di circuiti sequenziali

Macchine a Stati finiti

Architetture sincrone e asincrone Sintesi di circuiti sequenziali

Calcolatori Elettronici

Esercizi sulle Reti Sequenziali Sincronizzate

Sommatori e Moltiplicatori

Sommatori e Moltiplicatori. Sommario

Calcolatori Elettronici Gli Automi

Calcolatori Elettronici A a.a. 2008/2009. RETI SEQUENZIALI: ESERCIZI Massimiliano Giacomin

Meccanica: Introduzione. Lo Studio del moto degli oggetti

Sintesi Sequenziale Sincrona

Laboratorio di Algoritmi e Strutture Dati

Esercizi 5 CICLI. Es.5(cicli)

Una CPU multi-ciclo. Sommario

Capitolo 4 Reti Sequenziali. Reti Logiche T

Variabili e assegnazione

a) Si scriva la tabella ingressi-uscite e per ogni mintermine individuato si scriva la forma algebrica corrispondente:

I furgoncini di Algoritmia

Laboratorio di Algoritmi e Strutture Dati

Introduzione. Sintesi Sequenziale Sincrona. Modello del circuito sequenziale. Progetto e strumenti. Il modello di un circuito sincrono può essere

Esercizi Logica Digitale,Circuiti e Bus

Laboratorio di Algoritmi e Strutture Dati

Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94

Fondamenti Teorici. Antonio Pescapè e Marcello Esposito Parte Prima v1.0

Foto n. 2: facciata Nord

Prova d esame di Reti Logiche T 10 Giugno 2016

Circuiti Sequenziali & Somma FP

CORPO 11: Area Verde - giardino (fg.16, mapp. 76)

Macchine sequenziali. Automa a Stati Finiti (ASF)

Automi a stati finiti

Sintesi di Reti Sequenziali Sincrone

un insieme finito di segnali d uscita U (nell ascensore U={stare fermo, salire, scendere})

Nome: Cognome: Matr.: Fila: Posto:

1. Automi a stati finiti: introduzione

Automi e Macchine. Computabilità. Progetto Nazionale Lauree Scientifiche Licei Fracastoro e Messedaglia Verona, novembre/dicembre 2012.

Esercizi. Logica Digitale. Alessandro A. Nacci ACSO 2014/2014

Sintesi Sequenziale Sincrona

Codifica binaria: - numeri interi relativi -

Calcolatori Elettronici Gli Automi

Analisi e Sintesi di circuiti sequenziali

Dalla tabella alla funzione canonica

PRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016

Somma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 9

Moltiplicatori HW e ALU

Reti combinatorie. Reti combinatorie (segue)

Reti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1

LabVIEW - generalità

Lezione 9: Puntatori a funzioni. Tipi enumerativi e orientati ai bit

Capitolo 3. Modelli. Macchine combinatorie Macchine sequenziali asincrone sincrone

Rappresentazione dei numeri. Rappresentazione di insiemi numerici mediante insiemi finiti di stringhe di bit Problemi:

Reti Logiche A Prova di giovedì 3 febbraio 2005

Circuiti sequenziali e latch

SIMULATORE DI SEMAFORO INTELLIGENTE DL 2121RM. Laboratorio di Automazione

Compito A (Per il canale Velardi P-Z) Orale: 26 febbraio aula alfa ore 10, portare la prova Circuimaker

MODULO 1. Prof. Onofrio Greco. Prof. Greco Onofrio

Architettura degli elaboratori - II Le architetture multi-ciclo

Sintesi di Reti sequenziali Sincrone

Componenti notevoli combinatori

Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini

ESERCIZI SUGLI AUTOMI A STATI FINITI

Capitolo 3. Modelli. 3.1 La macchina a stati finiti 3.2 La macchina combinatoria 3.3 La macchina asincrona 3.4 La macchina sincrona

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

Le memorie Cache. Sommario

Informatica B Prof. Di Nitto, Morzenti Prova del 18 novembre 2004 Cognome e Nome... Numero Matricola... (in stampatello)

Parte 1: tipi primitivi e istruzioni C

Contenuti Riepilogo Termogrammi

Stall on load e Hazard sul controllo. Sommario

Informatica 3. Informatica 3. LEZIONE 21: Ricerca su liste e tecniche di hashing. Lezione 21 - Modulo 1. Introduzione (1) Introduzione (2) Ricerca:

Introduzione - Modello. Introduzione - progetto e strumenti

62/8=,21,'(*/,(6(5&,=,

Architettura della CPU multi-ciclo

DOCUMENTAZIONE FOTOGRAFICA

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Componenti per l aritmetica binaria

SEMAFORO per MODELLISMO NEW MINIATURE TRAFFIC LIGHT

Macchine sequenziali

Linguaggio macchina e register file

Tutorato di Calcolatori Elettronici. Corso di laurea in Ingegneria Biomedica Elettrica, Elettronica e Informatica

L unità di controllo di CPU multi-ciclo. Sommario

Rappresentazione dei numeri interi in un calcolatore

Reti Logiche Compito d esame del 22/3/97

Circuiti combinatori

Una CPU multi-ciclo. Sommario

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

Modello di sistema di comunicazione

Reti Logiche Combinatorie

Esercizi di riepilogo (Fondamenti di Informatica 1 Walter Didimo)

I flip-flop ed il register file. Sommario

Transcript:

Macchine a Stati finiti (esercizi) Prof. Alberto Borghese Dipartimento di Scienze dell nformazione borghese@dsi.unimi.it Università degli Studi di Milano 1/10 Riconoscitore di stringhe La macchina analizza una stringa che viene composta inserendo un carattere alla volta alla destra della stringa precedentemente formata. Quando la parte terminale della stringa contiene i caratteri ABB, la macchina invia un segnale di stringa riconosciuta. La macchina accetta in ingresso un carattere alfabetico alla volta (A-Z + nulla). La macchina è sincronizzata, ed in ogni periodo di tempo accetta al massimo un carattere in ingresso. Se non riceve nulla, la stringa costruita fino a quel momento rimane la stessa. Sintetizzare la macchina come macchina di Huffman. 2/10 1

c (0) A (01) B (10) Altro (11) Altro Altro A Altro Altro No (00) A A A AB Altro No (01) AB AB ABA Altro Altro No (10) ABA A A AB Altro Sì (11) = {Altro, A, AB, ABA } = {00, 01, 10, 11} f(,) =? = {, A, B, Altro } = {00, 01, 10, 11} g() =? Y = {No, Sì} = {0, 1} ini = Altro Y 3/10 Y = 1 0 0 =! 0! 1 0 + 0! 1 1 =! 1 1! 0 +! 0 1 0 4/10 2

Semaforo ntelligente Si vuole realizzare una macchina intelligente che controlli il traffico lungo due direttrici: Nord-Sud ed Est-Ovest, attraverso un semaforo. Si supponga che il semaforo possa essere solamente: verde per la direttrice nord-sud (rosso per la direttrice est-ovest) o rosso per la direttrice nord-sud (verde per la direttrice est-ovest). Alla macchina che controlla il semaforo è associato un sistema di video-sorveglianza che fornisce in ogni intervallo di tempo le seguenti informzioni: non ci sono auto nelle due direzioni, ci sono solo auto in una delle due direzioni, ci sono auto in entrambe le direzioni. l sistema di controllo, non cambia la situazione del semaforo se non passano auto o passano auto solo lungo la direzione in cui il semaforo è verde. l sistema di controllo accende il semaforo nella direzione EO (NS) quando passano auto solo in direzione EO (NS. Quando passano auto in entrambe le direzioni, in un primo periodo di tempo, la macchina che controlla il semaforo non commuta. Se nel periodo di tempo successivo sono presenti auto in entrambe le direzioni, solo allora la macchina che controlla il semaforo commuta. 5/10 No_Auto Auto_NS Auto_EO Auto_Both ViaNS ViaNS ViaNS ViaEO ViaNS VerdeNS ViaNS ViaNS ViaNS ViaEO ViaEO VerdeNS ViaEO ViaEO ViaNS ViaEO ViaEO VerdeEO ViaEO ViaEO ViaNS ViaEO ViaNS VerdeEO Y = {ViaNS, ViaNS, ViaEO, ViaEO } = {00, 01, 10, 11} f(,) =? = {No_Auto, AutoNS, AutoEO, AutoBoth} = {00, 01, 10, 11} g() =? Y = {VerdeNS, VerdeEO} = {0, 1} ini = ViaNS 6/10 3

Y = 1 DA QU 0 = 0 1! 0 1 =! 0! 1 1 +! 0 1 + 0 1 ( 0 1 ) 7/10 Sommatore sequenziale Si vuole realizzare un sommatore controllato da una macchina a stati finiti. l sommatore somma due numeri su N bit, sommando ad ogni istante una coppia dei bit del numero, da destra a sinistra. L uscita, ad ogni istante, rappresenta la somma dei bit presenti all istante precedente più il riporto all istante precedente. l sistema memorizza ad ogni istante la somma dei bit presenti ed il riporto che va all istante successivo. 8/10 4

a=b=0 a=0, b=1 a=1, b=0 a=b=1 s s=0 Reston=0 Reston=0 Reston=0 Reston=0 Reston=1 Reston=1 Reston=0 Reston=0 Reston=0 Reston=1 Reston=0 Reston=1 Reston=0 Reston=1 Reston=1 Reston=1 Reston=0 Reston=1 Reston=1 Reston=1 s=0 s=1 s=1 = {/Reston=0, /Reston=0, /Reston=0, /Reston=1} = {00, 01, 10, 11} f(,) =? = {a=b=0, a=1/b=0, a=0/b=1, a=b=1} = {00, 01, 10, 11} g() =? Y = {s=0, s=1} = {0, 1} ini = /Reston=0 9/10 Y = 1 0 = 0 1 + 0 ( 0 1 ) 1 = 1!( 0 1 ) + 0 ( 0 1 ) 1 1 0 1 0 0 1 10/10 5