pdseln 1 SISTEMI ELETTRONICI Ingegneria dell Informazione Modulo Obiettivi di questa lezione (D2) ELABORAZIONE DIGITALE dei SEGNALI A/D D/A

Documenti analoghi
Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI

pdseln 1 SISTEMI ELETTRONICI Ingegneria dell Informazione Modulo Obiettivi del gruppo di lezioni D Obiettivi di questa lezione (D2)

Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Modulo. Obiettivi del gruppo di lezioni D

Page 1 SISTEMI ELETTRONICI. Ingegneria dell Informazione. Obiettivi del gruppo di lezioni F

Sommatori: Full Adder. Adder. Architetture aritmetiche. Ripple Carry. Sommatori: Ripple Carry [2] Ripple Carry. Ripple Carry

Aritmetica e architetture

Architetture aritmetiche. Corso di Organizzazione dei Calcolatori Mariagiovanna Sami

Elettronica dei Sistemi Digitali LA

Realizzazione di FSM sincrone. Sommario. Introduzione. Sommario. M. Favalli

commutazione induttiva (carico induttivo); commutazione capacitiva (carico capacitivo).

5: Strato fisico: limitazione di banda, formula di Nyquist; caratterizzazione del canale in frequenza

Fondamenti di Informatica/8 Gianni CONTE LIVELLO RTL

ELETTRONICA dei SISTEMI DIGITALI Universita di Bologna, sede di Cesena. Fabio Campi

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO LA A.A Esame Scritto del 10/12/2004 Soluzione (sommaria) degli esercizi

Lezione 2 Codifica della informazione

IL RUMORE NEGLI AMPLIFICATORI

Limitazioni di ampiezza negli amplificatori reali

La rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri

Rappresentazione dei numeri PH. 3.1, 3.2, 3.3

Rappresentazione dei numeri

IL RUMORE NEGLI AMPLIFICATORI

Esercizi sulle reti elettriche in corrente continua (parte 2)

pdseln 1 SISTEMI ELETTRONICI Ingegneria dell Informazione Modulo Obiettivi del gruppo di lezioni F Obiettivi di questa lezione (D3)

PROGETTO E VERIFICA DI UN LIMITATORE DI GUADAGNO DI PRECISIONE

RICHIAMI SULLA RAPPRESENTAZIONE IN COMPLEMENTO A 2

Esercitazione 4a: CONVERTITORE D/A CON RETE A SCALA

INFORMAZIONE IMPORTANTE. Per questioni organizzative, le iscrizioni per l esame scadranno una settimana prima del dell esame stesso!!!

Risposta in frequenza

Il procedimento può essere pensato come una ricerca in un insieme ordinato, il peso incognito può essere cercato con il metodo della ricerca binaria.

Sommario. Calcolatori Elettronici Prof. Gian Luca Marcialis

ELETTROTECNICA ED ELETTRONICA (C.I.) Modulo di Elettronica. Lezione 4. a.a

Lezione 3 Codifica della informazione (2)

Trigger di Schmitt. e +V t

Sistemi elettronici di bordo

SisElnF2 22/12/ /12/ SisElnF DDC-GP-MGG. 22/12/ SisElnF DDC-GP-MGG. 22/12/ SisElnF DDC-GP-MGG.

FUNZIONAMENTO IN REGIME ALTERNATO SINUSOIDALE

Corsi di Laurea in Ingegneria Elettrica, Elettronica ed Informatica, Ingegneria Biomedica

Misure dirette utilizzate per il calcolo della misura indiretta X:

Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 17 Luglio Attenzione:

La sincronizzazione. (Libro) Trasmissione dell Informazione

Un quadro della situazione. Lezione 7 Logica Digitale (1) Dove siamo nel corso. Organizzazione della lezione. Dove siamo. Dove stiamo andando..

Teoremi dei circuiti

10 BQ. Ipotesi per il progetto della polarizzazione. 10 h. 10 h VCC R C R 1 I 1 I C I B. npn I E I 2 R 2 CC CEQ E VCC RC ICQ VCEQ VE

Amplificatori operazionali

Teoremi dei circuiti

Cosa è la risposta in frequenza di un circuito? circuito al variare della frequenza

Amplificatori operazionali

Lezione n. 10. Legge di Raoult Legge di Henry Soluzioni ideali Deviazioni dall idealit. idealità Convenzioni per le soluzioni reali

x(t) x[n] x q [n] x q [n] Campionamento Quantizzazione Codifica

Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI. Analisi Sistemistica di soluzioni analogiche/digitali

Introduzione e modellistica dei sistemi

Architettura degli Elaboratori

La retroazione negli amplificatori

Esercitazione 12 ottobre 2011 Trasformazioni circuitali. v 3. v 1. Per entrambi i casi, i valori delle grandezze sono riportati in Tab. I.

Bipoli resistivi. (versione del ) Bipoli resistivi

Ingegneria dell Informazione D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI. D3- Filtro a media mobile, Filtro FIR:

Circuiti elettrici in regime stazionario

Introduzione a MATLAB

Sistemi di Acquisizione Dati Prof. Alessandro Pesatori

Lezione n. 7. Legge di Raoult Legge di Henry Soluzioni ideali Deviazioni dall idealit. idealità. Antonino Polimeno 1

I generatori dipendenti o pilotati e gli amplificatori operazionali

Reti neurali feedforward

Università degli Studi di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica CODIFICA BINARIA DELL INFORMAZIONE

3 = 3 Ω. quindi se v g = 24 V, i = 1,89 A Dobbiamo studiare tre circuiti; in tutti e tre i casi si ottiene un partitore di corrente.

Ingegneria Elettrica Politecnico di Torino. Luca Carlone. ControlliAutomaticiI LEZIONE III

V n. =, e se esiste, il lim An

Risposta in frequenza e filtri

Questo è il secondo di una serie di articoli, di

Architettura degli Elaboratori

Circuiti elettrici in regime stazionario

Il dimensionamento dei sistemi di fabbricazione

PROCEDURA INFORMATIZZATA PER LA COMPENSAZIONE DELLE RETI DI LIVELLAZIONE. (Metodo delle Osservazioni Indirette) - 1 -

PONTE DELLA MUSICA - ROMA Analisi modale operazionale

Matematica Computazionale(6cfu) Ottimizzazione(8cfu)

Risposta in frequenza e filtri

B - ESERCIZI: IP e TCP:

Stabilità dei Sistemi Dinamici. Stabilità Semplice. Stabilità Asintotica. Stabilità: concetto intuitivo che può essere formalizzato in molti modi

La taratura degli strumenti di misura

Analisi ammortizzata. Illustriamo il metodo con due esempi. operazioni su di una pila Sia P una pila di interi con le solite operazioni:

Prova scritta di Elettronica I 26 giugno 2001

Modelli di variabili casuali

Componenti resistivi

Le operazioni che vogliamo realizzare sono. Supporremo che una tabella T abbia i seguenti attributi: 1. Table(T): costruisce una tabella vuota T.

Principi di ingegneria elettrica. Lezione 6 a. Analisi delle reti resistive

D SISTEMI DI ELABORAZIONE DIGITALE DEI SEGNALI

Componenti resistivi

Misure su sistemi trifasi

CORSO DI FISICA TECNICA 2 AA 2013/14 ACUSTICA. Lezione n 2:

Metodi e Modelli per l Ottimizzazione Combinatoria Progetto: Metodo di soluzione basato su generazione di colonne

PROBLEMA DI SCELTA FRA DUE REGIMI DI

Diodi. (versione del ) Diodo ideale

{ 1, 2,..., n} Elementi di teoria dei giochi. Giovanni Di Bartolomeo Università degli Studi di Teramo

Macchine. 5 Esercitazione 5

3) Entropie condizionate, entropie congiunte ed informazione mutua

Autronica LEZIONE N 4

SERIE STORICHE, TREND, MEDIE MOBILI, REGRESSIONE Andrea Prevete

Fondamenti di Informatica Ingegneria Meccanica, Elettrica, Gestionale Prova scritta del 27 Aprile 2004

Prof. Luigi Puccinelli IMPIANTI E SISTEMI AEROSPAZIALI CALCOLATORI DI BORDO

DBMS multimediali A L B E R T O B E L U S S I B A S I D I D A T I A N N O A C C A D E M I C O /

Transcript:

Ingegnera dell Informazone Modulo SISTEMI ELETTONICI D SISTEMI DI ELABOAZIONE DIGITALE DEI SEGNALI D-» Conclusone della D» Comnatore Dgtale:. Defnzone delle caratterstche funzonal d un locco d elaorazone dgtale. Defnzone delle specfche del comnatore -Jan- - Oettv d questa lezone (D» Conclusone precedente modulo: - Elaorazone Dgtale - Converttore ; - Fltro d rcostruzone» Progetto d un comnatore lneare dgtale: - Defnzone delle specfche; - Schema a locch delle soluzon possl - Prolem d rappresentazone: troncamento, saturazone; - Struttura del sommatore; - Struttura del moltplcatore dgtale; - Utlzzo regstr d temporzzazone; -Jan- - ELABOAZIONE DIGITALE de SEGNALI FILTO ANTI- SAMPLE & CONDIZIONAMENTO SEGNALI ALIASING FILTO DI ICOST. HOLD LATCH ELAB. DIGITALE -Jan- - pdseln

ELABOAZIONE DIGITALE I Questo locco deve garantre che dat della sequenza n ngresso sano elaorat n un tempo NON superore all ntervallo tra dat successv. In altr termn s deve avere un dato valdo n uscta ogn / TsELABOAZIONE DIGITALE de SEGNALI Ts Elaorazone comnatora Dn- Dn- Dn- Dn- - - - - ELAB. DIGIT. Tel Ts t -Jan- - 4 ELABOAZIONE DIGITALE II Il locco d elaorazone puo lavorare n modo comnatoro, a patto d garantre un dato valdo ogn Ts (questo e soltamente possle quando l elaorazone non rsulta troppo pesante; alternatvamente l elaorazone puo essere suddvsa n pu fas n cascata, utlzzando element d memora ntermed. Dato che l elaorazone deve svolgers ogn Ts, soltamente locch d elaorazone dgtale lavorano n modo sncrono rspetto al segnale fck (frequenza d clock o d orologo -Jan- - 5 ELABOAZIONE DIGITALE III Ts Dn Elaorazone comnatora Dn- Dn- Dn- Dn- Tel - - - - fck Ts Dn Elaorazone sequenzale (temporzzata Dn- Dn- Dn- Dn- Tel*Ts - - - LATENZA -Jan- - 6 pdseln

ELABOAZIONE DIGITALE IV Nel caso nel quale la funzone dgtale da esegure su dat sa partcolarmente complessa, puo rsultare convenente utlzzare come locco dgtale un mcroprocessore o un processore per l elaorazone dgtale de segnal DSP (Dgtal Sgnal Processor. Dn Instructons DSP L utlzzo d un DSP puo ntrodurre una latenza assa pu elevata rspetto a soluzon HW dedcate C -Jan- - 7 LATCH Questo locco deve garantre che l dato n uscta dal locco d elaorazone dgtale venga regstrato e mantenuto stale per un ntero perodo Ts n modo da poter effettuare la conversone. Ts Dn- Dn- Dn- Dn- LATCH L Tel - - - - L - - - - -Jan- - 8 CONVETITOE Funzonalmente effettua l operazone complementare rspetto al converttore. In questo caso la sequenza d dat n ngresso vene trasformata n una sequenza d tenson corrspondent. Supponendo una rappresentazone n modulo del dato, la funzone realzzata dal DAC e del tpo : V out Dove sono t della paraola da convertre con valor,. -Jan- - 9 pdseln

pdseln 4 -Jan- - 8V 6.4 (per.5 8 4 ( ( ( 8V a corrspond a (ms..ls : parola la che vuole s Vout.8.6.4. 4. 4.8 5.6 6.4 7. CONVETITOE esempo -Jan- - V 8 (per.5 8 4 ( ( ( a V corrspond a (ms..ls : parola la che vuole s Vout 4 5 6 7 8 9 CONVETITOE esempo -Jan- - V 8 (per.5 8 4 ( ( ( a V corrspond a (ms..ls : parola la che vuole s Vout 4 5 6 7 8 9 CONVETITOE esempo

CONVETITOE esemp s vuoleche la parola : Vout 4 5 6 7 ( 64 (.8 6 64 5 (ms..lscorrsponda av....4.5.6.7.8.9 -Jan- - CONVETITOE Una realzzazone mmedata d converttore e quello a resstenze pesate: V SW SW 4 SW 8 SW F - Vout V F Vout V F 4 8 -Jan- - 4 FILTO d ICOSTUZIONE La sequenza d tenson all uscta del rchede un fltraggo d tpo passa-asso per rcostrure un segnale analogco d tpo contnuo. Spesso prma d fltrare l segnale n uscta dal DAC vene nserto un crcuto d sample & hold per rdurre l effetto de gltch che s orgnano nel processo d conversone. FILTO DI ICOST. S&H -Jan- - 5 pdseln 5

COMBINATOE DIGITALE: SPECIFICHE S realzz un comnatore lneare con le seguent caratterstche: Funzone: Vout5*Vn*Vn Dnamca n ngresso Vn[-5V,5V], Vn[-V,V] Banda de segnal n ngresso khz Converttore su t n C, Input ange [-V,V], tempo d conversone µs -Jan- - 6 V V COMBINATOE DIGITALE SOLUZIONE : V V D D Hz Vout -Jan- - 7 COMBINATOE DIGITALE Utlzzo crcut d condzonamento analogc per realzzare la moltplcazone per coeffcent che garantscano l rapporto 5/ rchesto per gl ngress l adattamento alla dnamca d ngresso dell. -Jan- - 8 pdseln 6

COMBINATOE DIGITALE Per garantre l rapporto 5/ rchesto per gl ngress l adattamento alla dnamca d ngresso dell. V A*V V A*V S vuole che V 5**V V **V Scelgo A, sfruttando l fatto la dnamca d V concde con quella dell / Qund A5/.66 Le dnamche sono: per V.66*58.V per V V -Jan- - 9 COMBINATOE DIGITALE La anda de segnal n ngresso khz rchede una frequenza d camponamento d almeno khz alla quale corrsponde un tempo d conversone d 5µs compatle con le caratterstche del converttore utlzzato. Il perodo 5µs dventa qund l ntervallo nel quale esegure l operazone d somma dgtale de due dat rappresentat su t n C. -Jan- - COMBINATOE DIGITALE Vn *5/ Vn * D D Hz Vout -Jan- - pdseln 7

SOMMATOE DIGITALE D D Il sommatore s trova n ngresso due dat su k t con k e deve produrre n uscta un nuovo dato sgnfcatvo su k t: D -Jan- - D SOMMATOE DIGITALE portare la dnamca d uscta a t ( puo essere effettuato n HW n dvers mod: D D? toglere l ms errore ntollerale saturare al massmo d t ancora errore grande toglere l ls errore tollerale -Jan- - SOMMATOE DIGITALE porto a t: orgnale tolgo ms saturo tolgo ls 4 4 4 5 5 5 6 6 6 7 7 7 8 7 4 9 7 4 7 5 7 5 4 7 6 5 7 6 4 6 7 7 5 7 7 7 -Jan- - 4 pdseln 8

SOMMATOE DIGITALE L elemento ase per realzzare un sommatore e l : c cout sout a ^k FULL-ADDE a sout cout ^k ^k ^k ^k dec. *^k *^k *^k *^k *^k *^k *^k *^k c -Jan- - 5 SOMMATOE DIGITALE a a a a -Jan- - 6 s4 s s s s LSB Ad esempo un sommatore d due dat A e B su 4 t puo essere realzzato mettendo n catena 4 Full Adder. Questa struttura vene detta a rpple carry ovvero l rporto vene propagato al successvo. Caratterstche: strutturalmente molto semplce l rtardo complessvo puo essere molto elevato nel caso d un numero d t n ngresso elevato. SOMMATOE DIGITALE -Jan- - 7 LSB S prova a sommare (5 5 Elmnando l ls : (55, /5 pdseln 9

COMBINATOE DIGITALE SOLUZIONE : Utlzzo crcut d condzonamento solo per adattare Vn,Vn alla dnamca d ngresso de converttor. Per questo motvo s utlzza per Vn un fattore e per Vn un fattore : n questo modo le dnamche n ngresso a converttor dventano per Vn e per Vn [-,] I coeffcent della comnazone sono realzzat dgtalmente utlzzando due moltplcator con 5/ e -Jan- - 8 COMBINATOE DIGITALE Vn * Vn * S S D D Hz -Jan- - 9 COMBINATOE DIGITALE L operazone d moltplcazone dgtale rchede l utlzzo d un locco HW che, pres l moltplcando su t (n C e l moltplcatore su L t (n C, produca n uscta un nuovo dato ancora su t. S L (L-? Nel caso d un moltplcatore HW, questo produce un rsultato con la massma precsone su (L - t n C anche n questo caso sogna rportare l uscta su t. -Jan- - pdseln

COMBINATOE DIGITALE Struttura d un moltplcatore parallelo per operand A, B su 4 t con rappresentazone n modulo: a a a a a a a a a a a a a a a a a a a a 6 5 4 p6 p5 p4 p p p p -Jan- - COMBINATOE DIGITALE a a a a MOLTIPLICATOE PAALLELO?????? -Jan- - COMBINATOE DIGITALE Anche n questa soluzone del comnatore dgtale l ntervallo entro l quale devono essere esegute le operazon d prodotto e d somma e d 5 µs che non presenta alcun prolema rspetto alle tecnologe attualmente dsponl: rtard per le qual sono d almeno ordn d grandezza nferor. In generale nelle strutture HW convene non porre n cascata dretta locch compless qual moltplcator e sommator, ma nterporre element d memora (regstr sncronzzat su. -Jan- - pdseln

COMBINATOE DIGITALE S S D D S S D D -Jan- - 4 COMBINATOE DIGITALE Da un punto d vsta sstemstco l utlzzo d due canal ndpendent per Vn e Vn rsulta costoso ( S&H, ADC... e ngustfcato dal punto d vsta delle specfche d tmng dato che l converttore presenta un tempo d conversone d µs e vene utlzzato a 5 µs. E possle mmagnare d avere un unco canale d acquszone condvso tra due ngress Vn Vn. Se l meccansmo d condvsone e a dvsone d tempo s ndca TDM Tme Dvson Multplexng -Jan- - 5 COMBINATOE DIGITALE Vn* Vn * MUX ANALOGICO *4Hz I regstr e memorzzeranno l uscta del converttore ogn Ts/ ma solo ccl par e solo dspar * S S * D D -Jan- - 6 pdseln